一种用于存储器的字线驱动电路
本发明属于存储器电路，具体涉及一种用于存储器的字线驱动电路。
背景技术：
1、在动态随机存取存储器(dynamic random access memory，dram)以及铁电随机存取存储器(ferroelectric random access memory，feram)等新型存储器中，字线(wordline，wl)驱动电路用于控制存储单元访问晶体管的导通状态，是存储阵列正常读写操作的关键组成部分。字线电压幅值、上升沿速度以及在存储阵列中的驱动能力，直接影响存储单元的读写速度、数据可靠性以及功耗表现。在存储器的读写操作过程中，字线承担着驱动访问晶体管栅极的关键任务，以便将存储单元中的电荷有效传输至读出电路。然而，由于访问晶体管在开启时受到阈值电压vth的限制，导致其无法实现完全导通，限制了存储单元内部节点电压的变化范围。这种电压摆幅的受限直接降低了存储器读出信号的裕度，从而可能影响存储器的可靠性和信号判决的准确性，已成为设计高性能存储器时需要重点解决的关键问题之一。同时字线驱动电路与控制逻辑电压或电源电压往往工作在不同的电压域。此时，需要通过电平转换电路(level shifter)将低电压域的控制信号转换为可驱动字线升压电路的高电平信号。
2、针对上述问题，通常需要在字线驱动电路中引入字线升压、电平转换或缓冲增强等技术手段，以确保访问晶体管能够充分导通，并提升存储单元的信号完整性和读出精度。在此背景下，字线升压和电平转换技术被广泛引入，用于在访问操作期间将字线电压提升至高于芯片供电电压的水平，以增强访问晶体管的导通能力，提高存储器在高速、低电压及大规模阵列条件下的工作可靠性。
3、专利cn201811241460.8提出了一种全n型四相位时钟电荷泵，能够实现较为连续的电荷传输过程，适合驱动具有较大分布电容的负载节点。然而，该类电路对多相位、非重叠时钟信号的生成提出了较高要求，时钟控制电路复杂度和功耗均有所增加。此外，由于电荷传输过程被分散至多个时钟相位，字线电压的升压时间较长，且复杂的时序控制进一步增加了整体电路的复杂度。
4、专利cn202510213885.1提出了一种高效的交叉耦合电荷泵电路，该传统交叉耦合型电荷泵由于晶体管的开关非理想性和寄生电容影响，在高频或大负载情况下容易产生开关失配问题。
5、专利cn202510287154.1和cn202511363823.5提出的字线驱动电路采用传统的交叉耦合型电平转换结构，无需复杂控制电路即可实现低电压信号向高电压信号的转换。然而，其性能对输入电压幅值、负载电容及工艺参数变化较为敏感，容易出现转换延迟、驱动能力不足甚至短暂锁存等问题。因此，在高频、高性能或超低电压的现代应用中，传统交叉耦合型电平转换器逐渐被改进型结构所取代。
6、专利cn202511368221.9提出的电流镜型电平转换器的优势在于速度较快、输出稳定性高，并且对输入电压和工艺变化的适应性较好。然而，其结构相对复杂，占用面积比交叉耦合型略大，同时为保证电流镜的精确复制，往往需要较高的静态电流，从而带来额外的功耗开销。
7、因此，传统字线升压电路存在控制时序复杂、晶体管数量多、电路面积大、升压时间较长的问题，且对于仅需将电压提升至vdd+vth的dram、feram等存储器而言设计冗余；而传统电平转换电路则分别在近阈值输入下存在静态功耗较大、驱动能力不足，或需要较高静态电流导致功耗开销增大等问题，整体上限制了存储器的读写速度、面积效率、功耗表现和低电压工作可靠性。
技术实现思路
1、为了解决现有技术中存在的上述问题，本发明提供了一种用于存储器的字线驱动电路。本发明要解决的技术问题通过以下技术方案实现：
2、本发明实施例提供了一种用于存储器的字线驱动电路，包括：
3、字线升压模块，输入端接收字线信号和控制信号，用于基于电容两端电压不可突变的原理，根据所述控制信号将字线信号进行升压处理，生成幅值高于电源电压的升压字线信号；
4、电平转换模块，输入端与所述字线升压模块的输出端连接，用于将低电压域的所述升压字线信号转换为与高电压域字线驱动需求相匹配的字线控制信号；
5、字线，沿存储阵列方向延伸，一端与电平转换模块的输出端连接，另一端与存储阵列中存储单元的访问晶体管栅极相连，用于将字线控制信号分配至对应行的多个存储单元；所述存储单元响应于所述字线控制信号以实现选通与关闭。
6、在本发明的一个实施例中，所述字线升压模块中，输出的升压字线信号的电压幅值为电源电压与所述存储单元的访问晶体管阈值电压之和。
7、在本发明的一个实施例中，所述字线升压模块包括第一级升压结构、第二级升压结构和缓冲电路；
8、所述第一级升压结构用于接收控制信号，基于电容两端电压不可突变的原理，根据所述控制将字线信号进行升压处理，使电源电压在无阈值损失的情况下传输至中间节点；
9、所述第二级升压结构与所述第一级升压结构相连，用于基于电容两端电压不可突变的原理，对所述中间节点的电压进行进一步抬升，输出所述升压字线信号；
10、所述缓冲电路用于接收字线信号。
11、在本发明的一个实施例中，所述第一级升压结构包括第一nmos管、第二nmos管、第三nmos管、第四nmos管、第一反相器、第一缓冲器和第一电容；
12、所述第一反相器的输入端、所述第二nmos管的栅极、所述第一缓冲器的输入端接收控制信号，所述第一反相器的输出端与所述第一nmos管的栅极相连；所述第一nmos管的漏极连接电源电压，所述第一nmos管的源极与所述第一电容的上极板、所述第三nmos管的栅极、所述第二nmos管的漏极相连；
13、所述第二nmos管的源极接地；
14、所述第三nmos管的漏极连接电源电压，所述第三nmos管的源极、所述第四nmos管的漏极连接所述中间节点且连接所述字线升压模块的输出端；
15、所述第一缓冲器的输出端连接所述第四nmos管的栅极；
16、所述第四nmos管的源极接地；
17、所述第一电容的下极板连接所述缓冲电路的输出端。
18、在本发明的一个实施例中，所述第二级升压结构包括第五nmos管、第六nmos管和第二电容，所述第六nmos管为限压管；
19、所述第五nmos管的栅极连接所述中间节点，所述第五nmos管的源极连接所述缓冲电路的输出端，所述第五nmos管的漏极连接所述第二电容的下极板；
20、所述第六nmos管的栅极连接所述第六nmos管的源极、所述第二电容的上极板和所述输出端；所述第六nmos管的漏极连接电源电压。
21、在本发明的一个实施例中，所述缓冲电路包括第二缓冲器和第三缓冲器；
22、所述第二缓冲器的输入端输入第一字线信号，所述第二缓冲器的输出端连接所述第一电容的下极板；
23、所述第三缓冲器的输入端输入第二字线信号，所述第三缓冲器的输出端连接所述第五nmos管的源极。
24、在本发明的一个实施例中，所述电平转换模块被配置为采用电流镜结构与交叉耦合pmos对结构相结合的电路拓扑，在输出端输出与高电压域匹配的字线控制信号。
25、在本发明的一个实施例中，所述电平转换模块包括输入差分对管、电流镜结构、交叉耦合pmos对和输出级；所述输入差分对管包括第七nmos管和第八nmos管，所述电流镜结构包括第一pmos管和第二pmos管，所述交叉耦合pmos对包括第三pmos管和第四pmos管，所述输出级包括第五pmos管、第六pmos管、第七pmos管、第九nmos管和第十nmos管；
26、所述第七nmos管的栅极接收输入信号，所述输入信号为升压字线信号；所述第八nmos管的栅极接收输入信号的反相信号；
27、所述第七nmos管的源极、所述第八nmos管的源极、所述第九nmos管的源极、所述第十nmos管的源极均接地；
28、所述第七nmos管的漏极连接所述第三pmos管的漏极、所述第四pmos管的栅极、所述第五pmos管的栅极、所述第六pmos管的栅极；
29、所述第八nmos管的漏极连接所述第三pmos管的栅极、所述第四pmos管的漏极、所述第九nmos管的栅极；
30、所述第三pmos管的源极连接所述第一pmos管的漏极和栅极、所述第二pmos管的栅极；
31、所述第四pmos管的源极连接所述第二pmos管的漏极；
32、所述第一pmos管的源极、所述第二pmos管的源极、所述第五pmos管的源极、所述第七pmos管的源极连接高电源电压；
33、所述第五pmos管的漏极连接所述第六pmos管的源极；所述第六pmos管的漏极连接第九nmos管的漏极、所述第七pmos管的栅极和所述第十nmos管的栅极；
34、所述第七pmos管的漏极和所述第十nmos管的漏极连接所述电平转换模块的输出端。
35、在本发明的一个实施例中，所述存储阵列包括多条字线、多条位线以及位于字线与位线交叉处的多个存储单元；
36、每一存储单元分别与一条字线和一条位线电连接，用于存储数据信息。
37、在本发明的一个实施例中，所述存储单元包括铁电随机存取存储器存储单元或动态随机存取存储器存储单元。
38、与现有技术相比，本发明的有益效果：
39、1、本发明用于存储器的字线驱动电路中引入字线升压模块和电平转换模块，通过设定的信号流程将字线信号依次经由字线升压、电平转换和字线传输后作用于存储单元，实现了字线电压的有效提升与稳定驱动，解决了不同电压域之间的信号传输与兼容问题，实现字线驱动信号的快速、可靠翻转，提升了存储器的读写性能、访问速度及工作稳定性，满足了先进存储器电路对高性能、低功耗和高可靠性的设计需求；
40、2、本发明字线升压模块基于电容两端电压不可突变的原理，将字线信号进行升压处理，相比传统方案，电路结构由mos管和电容组成，其电路结构与控制时序更为精简，同时具有较强的升压驱动能力，有效提升了面积效率；
41、3、本发明的字线升压模块只需要将字线驱动电压升高到电源电压与所述存储单元的访问晶体管阈值电压之和即可，无需过高的升压幅值，从而有效降低了电路复杂度及功耗开销；
42、4、本发明的电平转换模块实现了低电压控制信号向高电压字线的高效转换，采用电流镜结构和交叉耦合的pmos对结构的组合使电路在近阈值区间也能有效工作，同时克服了静态功耗的问题，解决了字线驱动电路与控制逻辑工作在不同电压域时的信号兼容性问题，提高了访问晶体管在低电压和大负载条件下的驱动能力和响应速度，降低了字线延迟及信号传输损耗，提升了存储器的读写速度和数据可靠性。