一种基于改进March算法的闪存故障检测方法及系统与流程
在本发明涉及半导体集成电路测试，具体而言，涉及一种基于改进march算法的闪存故障检测方法及系统。
背景技术：
1、随着半导体集成电路集成度的提高，闪存存储器容量和密度显著提升。但单元电荷容量缩减引发电荷泄露、读写串扰等新型故障频发，传统测试方法面临严峻挑战：一方面，主流march算法多采用固定数据模式（如全0/全1填充）虽能检测基础单元失效，但对地址奇偶性相关的耦合故障，动态干扰失效等复杂缺陷敏感性不足，导致闪存故障漏检率升高；另一方面，传统测试系统需人工配置参数适配不同接口协议芯片，流程繁琐且漏检率高，难以匹配高密度存储器可靠性验证需求。
2、为解决上述问题，近年来业内提出了部分技术改进方案。一类方案通过在march算法中叠加高频次读0、读1、写0、写1操作序列来强化测试强度，并构建日志追踪机制进行故障特征提取。然而，其测试逻辑仍基于传统march算法，未针对闪存存储单元的电气特性优化测试向量，导致动态故障检测能力受限。另一类方案则采用接口转换技术实现多芯片并发测试，虽通过协议物理层转换减少了线缆互联复杂度，但受限于固化的软硬件架构，无法动态适配多种接口协议的闪存芯片，且缺乏可视化界面，影响闪存故障定位效率和精度。
3、综上，现有技术普遍存在算法-系统协同不足、测试流程自动化程度低、故障分析维度单一三大瓶颈。本专利通过基于改进march算法与模块化系统架构深度融合，构建双轨并行测试解决方案：算法层面开发基于奇偶地址交替写入与正序/逆序双循环校验架构的改进march算法，降低动态故障漏检率；系统层面设计可视化界面与自动化检测机制，实现闪存故障检测流程自动化与智能化，为半导体制造领域提供高效、低成本的闪存故障检测技术方案。
技术实现思路
1、现有闪存故障检测技术存在以下技术瓶颈。
2、1. 算法适配性缺陷：传统march算法未针对闪存擦除特性优化，导致测试流程中频繁擦除操作（增加30%-50%无效周期），且固定数据模式（全0/全1顺序读写）难以检测地址奇偶性耦合故障和邻位干扰等动态缺陷，动态故障漏检率高达20%以上。
3、2. 系统架构固化：传统系统软硬件架构采用非模块化设计理念，缺乏灵活性，无法动态适配nand、nor等不同协议的闪存芯片。其依赖人工进行参数配置，导致协议切换过程繁琐，平均耗时长达15分钟，严重制约了闪存故障检测效率的提升。
4、3. 故障分析维度单一：现有技术缺乏实时缓存与可视化机制，故障数据需人工提取分析，定位精度低，且无法生成多维故障特征图谱，难以满足智能化分析需求。
5、为了克服上述技术瓶颈，本发明提供一种基于改进march算法的闪存故障检测方法及系统。该系统基于改进的march算法进行算法-系统协同设计，构建双轨并行自适应测试架构，并集成实时故障可视化功能，旨在将动态故障漏检率降至5%以下，测试周期缩短40%，故障定位精度提升至95%以上。
6、本发明解决其技术问题所采用的技术方案如下。
7、本发明提供一种基于改进march算法的闪存故障检测方法，该方法是在传统march算法的基础上进行系统性优化，适配闪存存储器，将传统march算法单一的地址遍历模式升级为正序-逆序双向扫描耦合校验模式，具体改进策略如下。
8、1. 动态奇偶校验写入策略：在传统算法固定写入模式的基础上，新增按闪存地址奇偶性交替写入棋盘格背景图案（奇地址写0xaa，偶地址写0x55）的校验机制。通过闪存地址最低位的二进制特性实现存储单元差异化标记，使每个测试周期仅需单次全地址遍历即可完成两种模式的校验，写入操作次数减少50%以上（传统算法需2次独立写入，本方案降为1次）。
9、2. 双向遍历耦合测试：突破传统算法单向遍历限制，构建正序-逆序双循环测试架构。首次擦除后执行闪存地址正序遍历，通过"读1→奇偶校验写→读校验值→全地址依次验证"的四步操作完成基础测试；二次擦除后启动闪存地址逆序遍历，采用完全镜像的操作流程。该模式可检测地址译码器在升序/降序操作中的逻辑故障，消除单向测试的耦合故障漏检风险，测试覆盖率提升至98%以上。
10、3. 存储单元状态保持验证：在双向测试流程中嵌入状态保持性检测环节。通过连续读取相邻闪存存储单元的交替校验值（0xaa→0x55→0xaa…），验证闪存存储单元在多次读写操作后的数据保持能力，有效检测因电荷泄漏或干扰导致的动态故障，弥补传统算法侧重静态故障检测的不足。
11、4. 算法复杂度优化：通过降低闪存写1操作频率与擦除次数，实现总操作次数由传统march c算法的10n优化为8n+2（n为存储单元数量），在保持故障覆盖率不降低的前提下，测试时间缩短约20%，显著提升了大规模闪存芯片的测试效率。
12、本发明还提供一种基于改进march算法的闪存故障检测系统，包括可视化交互子系统、测试管理子系统、通信接口、烧录接口。
13、所述可视化交互子系统包含故障类型分析单元、分析结果显示单元。
14、所述故障类型分析单元用于对通信接口接收到的闪存测试结果执行数据解析与故障类型识别，将分类后的故障类型数据实时传输至分析结果显示单元。
15、所述分析结果显示单元基于接收来自故障类型分析单元的数据自动生成二维存储故障密度动态映射图（展示故障单元物理位置分布）及故障类型统计饼图（量化显示各类故障占比）。
16、所述测试管理子系统包含参数识别单元、固件库、烧录控制单元。
17、所述参数识别单元通过通信接口发送读指令获取闪存jedec id，经解析后传输至烧录控制单元。
18、所述固件库集成包含改进march算法的闪存检测固件集，通过标准化api接口支持固件的调用。
19、所述烧录控制单元执行三级操作流程。
20、1. 接收参数识别单元解析的闪存硬件相关信息。
21、2. 根据解析后的闪存硬件相关信息调用固件库的api接口，匹配固件库中的对应改进march算法的检测固件。
22、3. 通过烧录接口将固件写入待测板卡。
23、所述通信接口与通信总线电气相连，用于向待测板卡传输各类指令，采用校验和重传机制保障数据传输可靠性。
24、所述烧录接口与烧录总线电气相连，用于向待测板卡烧录改进march算法的闪存检测固件。并采用加密算法对固件进行加密，加密固件解密密钥通过通信接口动态分发，确保固件传输的安全性。
25、所述待测板卡上挂载待测闪存，通过执行改进march算法的闪存检测固件，实现对待测闪存进行故障检测。
26、本发明提出的一种基于改进march算法的闪存故障检测方法及系统，具有以下有益效果。
27、本发明针对传统march算法在闪存检测中存在的检测效率低、动态故障漏检率高、故障模式覆盖不全，以及系统架构固化、故障分析效率低效的问题，提出算法与故障检测系统协同的双轨并行解决方案：算法层面，通过奇偶地址交替写入与正序/逆序双循环校验架构的改进march算法，实现存储单元擦写次数降低50%的同时，将地址耦合故障检测覆盖率提升30%以上，精准识别动态读写耦合、电荷泄露及数据转换故障；系统层面，设计测试管理子系统支持不同协议闪存芯片自适应接入，配合可视化交互子系统实现闪存故障的精准定位与智能分析。该方案不仅突破传统march算法在闪存检测中的局限性，更通过算法-系统协同形成“高效检测-智能分析-寿命优化”的闭环体系，使闪存可靠性有所提升，同时兼容主流闪存协议类型，对闪存固定位故障、转换故障、耦合故障、寻址故障、数据保持故障均有良好的检出率，有效延长闪存使用寿命，为工业化闪存可靠性检测提供系统性的方案。