三维存储器及其制作方法与流程

1.本发明涉及半导体技术领域，尤其涉及一种三维存储器及其制作方法。


背景技术：

2.三维存储器，例如，三维(3d，3dimension)nand型存储器由于其功耗低和集成密度高等优点，已经在电子产品中得到了越来越广泛的应用。在制造三维存储器的过程中，由于应力的存在，可能会导致用于形成三维存储器的晶圆(wafer)发生翘曲变形；而随着三维存储器厚度的增加，晶圆的翘曲度也会变得越来越大，进而影响三维存储器的性能和良率。


技术实现要素：

3.为解决现有存在的技术问题的一个或多个，本发明实施例提出一种三维存储器及其制作方法。
4.本发明实施例提供了一种三维存储器，包括：至少一个存储面；所述存储面中设置有堆叠结构、若干贯穿所述堆叠结构的虚设沟道孔结构、多条贯穿所述堆叠结构的栅极线狭缝结构及多条贯穿所述堆叠结构的虚设沟槽结构；其中，
5.所述虚设沟道孔结构的虚设沟道孔及所述虚设沟槽结构的虚设沟槽在同一制程中形成；
6.所述多条栅极线狭缝结构沿第一方向延伸且将所述存储面分成多个存储块；
7.所述虚设沟槽结构位于所述存储面的边缘且沿第二方向延伸与所述多条栅极线狭缝结构接触，所述第一方向与所述第二方向交叉。
8.上述方案中，每条所述虚设沟槽结构包括多个第一部分及与所述多个第一部分交叉设置的第二部分；
9.其中，所述多个第一部分均位于所述第二部分的一侧；所述第一部分和所述第二部分包围所述栅极线狭缝结构的端部，或者所述第一部分包围所述栅极线狭缝结构的端部。
10.上述方案中，至少一条所述栅极线狭缝结构所在的直线沿第一方向超出相应虚设沟槽结构的第二部分所在的直线；
11.和/或，
12.至少一条所述虚设沟槽结构的第二部分所在的直线沿第二方向超出相应栅极线狭缝结构所在的直线。
13.上述方案中，所述第二部分的形状包括长条状；所述第一部分包含至少一个向所述第二部分方向陷入的凹陷。
14.上述方案中，所述栅极线狭缝结构中靠近所述第一部分的端部位于所述凹陷内；
15.和/或，
16.所述栅极线狭缝结构与所述第二部分接触。
17.上述方案中，所述第一部分在所述第二方向上的宽度大于所述栅极线狭缝结构在
所述第二方向上的宽度。
18.上述方案中，所述堆叠结构包括台阶区、位于所述台阶区相对两侧的第一虚设区和第二虚设区、位于所述台阶区和第一虚设区中间的第一核心存储区及位于所述台阶区的第二虚设区中间的第二核心存储区；其中，所述多条虚设沟道孔结构分别设置在所述第一虚设区中和所述第二虚设区中；所述第一核心存储区和第二核心存储区中设置有多个存储沟道孔结构；所述第一虚设区和所述第二虚设区中设置有多个虚设沟道孔结构。
19.上述方案中，所述存储面中还设置有若干贯穿所述堆叠结构的存储沟道孔结构；每个所述存储块中设置有m行存储沟道孔结构；所述m为大于1的正整数。
20.上述方案中，所述堆叠结构至少包括第一子堆叠结构及位于所述第一子堆叠结构上的第二子堆叠结构；
21.所述存储沟道孔结构包括存储沟道孔及位于所述存储沟道孔中的存储结构；所述存储沟道孔包括设置在所述第一子堆叠结构中的第一子存储沟道孔及设置在所述第二子堆叠结构中且与所述第一子存储沟道孔连通的第二子存储沟道孔。
22.本发明实施例还提供了一种三维存储器的制作方法，所述三维存储器包括至少一个存储面，形成所述存储面的方法包括：
23.形成堆叠结构；
24.在同一制程中，形成若干贯穿所述堆叠结构的虚设沟道孔以及多条贯穿所述堆叠结构的虚设沟槽；
25.在所述虚设沟槽中填充绝缘材料，形成虚设沟槽结构；
26.形成多条贯穿所述堆叠结构的栅极线狭缝结构；其中，所述多条栅极线狭缝结构沿第一方向延且将所述存储面分成多个存储块；
27.所述虚设沟槽结构位于所述存储面的边缘且沿第二方向延伸与所述多条栅极线狭缝结构接触，所述第一方向与所述第二方向交叉。
28.上述方案中，每条所述虚设沟槽结构包括多个第一部分及与多个所述第一部分交叉设置的第二部分；
29.其中，所述多个第一部分均位于所述第二部分的一侧；所述第一部分和所述第二部分包围所述栅极线狭缝结构的端部，或者所述第一部分包围所述栅极线狭缝结构的端部。
30.上述方案中，所述第二部分的形状包括长条状；所述第一部分包含至少一个向所述第二部分方向陷入的凹陷。
31.上述方案中，所述栅极线狭缝结构与所述第一部分连接的端部位于所述凹陷内；
32.和/或，
33.所述栅极线狭缝结构与所述第二部分接触。
34.上述方案中，所述堆叠结构至少包括第一子堆叠结构及位于所述第一子堆叠结构上的第二子堆叠结构；
35.所述形成若干贯穿所述堆叠结构的虚设沟道孔以及多条贯穿所述堆叠结构的虚设沟槽，包括：
36.在所述第一子堆叠结构中形成第一子存储沟道孔、第一子虚设沟道孔及第一子虚设沟槽；
37.在所述第二子堆叠结构中形成第二子存储沟道孔、第二子虚设沟道孔及第二子虚设沟槽；其中，连通的所述第一子存储沟道孔与所述第二子存储沟道孔形成存储沟道孔；连通的所述第一子虚设沟道孔与所述第二子虚设沟道孔形成所述虚设沟道孔；连通的所述第一子虚设沟槽与所述第二子虚设沟槽形成所述虚设沟槽。
38.上述方案中，所述方法还包括：
39.在所述存储沟道孔和虚设沟道孔中分别形成存储结构，得到存储沟道孔结构和虚设沟道孔结构。
40.本发明实施例中，在存储面中形成多条贯穿堆叠结构且与栅极线狭缝结构相互交叉的虚设沟槽结构，多个虚设沟槽结构与多条栅极狭缝结构之间形成多个存储块；其中，虚设沟槽结构用于阻挡在栅极线狭缝结构置换栅极层时，栅极层的扩大；也就避免了同一存储面中相邻的多个存储块之间通过扩大的栅极层导通进而出现短路的情况；从而使得同一存储面中的多个存储块之间电性隔离；提高三维存储器的可靠性和良率。
附图说明
41.图1a为本发明实施例提供的一种三维存储器的俯视结构示意图；
42.图1b为本发明实施例中图1a中的aa’位置在xoz平面的剖面结构示意图；
43.图1c为本发明实施例中图1a中的bb’位置在yoz平面的剖面结构示意图；
44.图2a为本发明实施例提供的另一种三维存储器的俯视结构示意图；
45.图2b为本发明实施例提供的一种栅极线狭缝结构与虚设沟槽结构的位置关系示意图；
46.图2c为本发明实施例中图2b中的cc’位置在xoz平面的剖面结构示意图；
47.图3a-3b为本发明实施例提供的栅极线狭缝结构与虚设沟槽结构的位置关系示意图；
48.图4a为本发明实施例提供的虚设沟槽结构的第一部分与第二部分的位置关系示意图一；
49.图4b为本发明实施例提供的虚设沟槽结构的第一部分与第二部分的位置关系示意图二；
50.图5a-5d为本发明实施例提供的虚设沟槽结构的第二部分与栅极线狭缝结构的位置关系示意图；
51.图6为本发明实施例提供的三维存储器中存储面与虚设沟槽结构的位置关系示意图；
52.图7为本发明实施例提供的第一子堆叠结构与第二子堆叠结构关系示意图；
53.图8为本发明实施例三维存储器的制造方法的实现流程示意图；
54.图9a-9f为本发明实施例提供的一种三维存储器制作方法的实现过程的剖面示意图。
具体实施方式
55.下面将结合本发明实施方式及附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本发明的一部分实施方式，而不是全部的实施
方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
56.在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
57.在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
58.应当明白，当元件或层被称为“在
……
上”、“与
……
相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在
……
上”、“与
……
直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本发明必然存在第一元件、部件、区、层或部分。另外，第一、第二等可以是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
59.空间关系术语例如“在
……
下”、“在
……
下面”、“下面的”、“在
……
之下”、“在
……
之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在
……
下面”和“在
……
下”可包括上和下两个取向。
60.在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
61.为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
62.本文中的术语“衬底”是指在上面添加后续材料层的材料。能够对衬底本身图案化。添加到衬底上面的材料可以受到图案化，或者可以保持不受图案化。
63.本文中的术语“层”可以指包括具有一定厚度的区域的材料部分。层可以延伸在整个的下层结构或上覆结构之上，或者可以具有比下层或上覆结构的范围小的范围。此外，层可以是同质或者非同质的连续结构的一个区域，其具有小于该连续结构的厚度。
64.本发明实施例中的三维存储器包括但不限于3d nand型存储器。
65.本发明的一些实施例中，所述三维存储器可以包括外围电路和存储单元阵列；其中，所述外围电路可以包括配置为便于存储器实现读取操作、写操作、擦除操作等各种操作的任何合适的数字、模拟和/或混合信号电路。例如，外围电路可以包括控制逻辑(例如控制电路或控制器)、数据缓冲器、解码器(解码器也可以称为译码器)、驱动器及读写电路等。当控制逻辑收到读写操作命令及地址数据时，在控制逻辑的作用下，解码器可以基于解码的地址将从驱动器得到的相应电压施加到相应的位线、字线上，以实现数据的读写，并通过数据缓冲器与外部进行数据交互。
66.所述存储单元阵列可以包括多个存储芯片(die)；每个存储芯片可以包括多个存储面(plan)；所述存储面可以包括多个存储块(block)；每个存储块可以包括多个存储页(page)；每个存储页可以包括多个存储单元；每个存储单元可以被编程，并存储一位或多位数据。
67.在另一些具体实施例中，所述存储单元阵列可以包括多个存储串；每个存储串可以包括沿竖直方向堆叠设置的多个存储单元。具体地，
68.三维存储器的存储单元阵列具体可以包括：半导体衬底以及位于所述半导体衬底上的堆叠结构，所述堆叠结构包括若干间隔设置的栅极层和绝缘层；贯穿栅极层和绝缘层的多个存储沟道孔(ch，channel hole)结构和多个虚设沟道孔(dch，dummy channel hole)结构；其中，存储沟道孔结构及虚设沟道孔结构中均设置有存储器材料层(即onop结构)。这里，每个存储沟道孔中的存储器材料层与每个栅极层相交的位置对应为一个存储单元。
69.在三维存储器的制造过程中，由于应力(如热应力)的存在，会导致用于形成多个三维存储器的晶圆发生翘曲变形；而随着堆叠结构层数的增加，晶圆的翘曲度也会变得越来越大，当晶圆的翘曲度超过机台承受上限或承受能力，会导致晶圆在机台里卡片或者滑片等情况的产生，降低晶圆的可靠性，进而影响三维存储器的电学性能和可靠性。
70.在一种可选的实施例中，为了控制晶圆的翘曲度，可以采取在晶圆中的多个存储面之间的切割道(scribe lane)虚设区中形成与核心存储区相类似的叠层结构(例如氮化物-氧化物的叠层结构，n-o stack)，以降低由于切割道虚设区与核心存储区由于结构的不同而产生的翘曲应力，进而降低晶圆的翘曲度，提高晶圆的可靠性。
71.然而，在后栅工艺制程中，核心存储区被多条栅极线狭缝结构划分成多个存储块；在通过多个栅极线狭缝对多个存储块进行栅极层置换时，可能存在将切割道虚设区中靠近栅极线狭缝结构区域中的氮化物层置换成栅极层；使得相邻的多个存储块通过切割道虚设区中的栅极层导通；进而使得多个存储块之间短路，影响三维存储器的可靠性。
72.具体地，如图1a、图1b、图1c所示，图1a为相关技术中提供的一种三维存储器的结构示意图；存储面10中设置有堆叠结构；该堆叠结构可以包括核心存储区101、切割道虚设区102以及多条栅极线狭缝结构103(gls，gate line slit)；其中，所述核心存储区101中设置有多个存储沟道孔结构104；所述切割道虚设区102中设置有多个虚设沟道孔结构105；所述栅极线狭缝结构103贯穿堆叠结构且沿第一方向延伸。
73.这里，存储面中的多个存储沟道孔结构104与多个栅极线狭缝结构103间隔设置，且多个栅极线狭缝结构103将多个存储沟道孔结构104分隔成多个间隔设置的存储块。
74.这里，第一方向与堆叠结构表面平行；例如图1a示出的x方向。这里，堆叠结构表面可以理解为图1a中示出的xoy平面。
75.为了便于理解存储面的具体结构，图1b示出了图1a中的aa’位置在xoz平面的剖面结构示意图；图1c示出了图1a中的bb’位置在yoz平面的剖面结构示意图。
76.需要说明的是，aa’延伸的方向可以为x方向或者y方向；bb’延伸的方向可以为y方向或者x方向；本发明的一些实施例中，在aa’延伸的方向为x方向时，bb’延伸的方向为y方向；在aa’延伸的方向为y方向时，bb’延伸的方向为x方向。为了便于清楚理解，在本发明实施例中，以aa’延伸的方向为x方向；bb’延伸的方向为y方向为例进行解释说明。
77.在一些实施例中，栅极线狭缝结构103一方面可以用于将核心存储区101划分成多个存储块；另一方面可以用于将多个存储块中的氮化物层置换成栅极层。
78.然而，在后栅工艺中，通过栅极线狭缝结构103将核心存储区101的氮化物层，例如氮化硅(sin)层置换成栅极层，例如金属钨(w)时，未被栅极线狭缝结构103隔开的切割道虚设区102中的部分氮化物层也可能被置换成栅极层，参考图1b，从而使得相邻的多个存储块之间通过切割道虚设区102中的栅极层(氮化物被置换后形成的栅极层)互相导通；进而使得多个存储块之间出现短路情况，如图1a示出的箭头，造成三维存储器的可靠性降低。
79.需要说明的是，图1a、图1b和图1c为存储面进行后栅工艺之后的剖面结构示意图。
80.基于此，本发明实施例一方面提供一种三维存储器，所述三维存储器包括：
81.至少一个存储面；所述存储面中设置有堆叠结构、若干贯穿所述堆叠结构的虚设沟道孔结构、多条贯穿所述堆叠结构的栅极线狭缝结构及多条贯穿所述堆叠结构的虚设沟槽结构；其中，
82.所述虚设沟道孔结构的虚设沟道孔及所述虚设沟槽结构的虚设沟槽在同一制程中形成；
83.所述多条栅极线狭缝结构沿第一方向延伸将所述存储面分成多个存储块；
84.所述虚设沟槽结构位于所述存储面的边缘且沿第二方向延伸与所述多条栅极线狭缝结构接触，所述第一方向与所述第二方向交叉。
85.本发明的一些实施例中，三维存储器可以包括多个存储面；每个存储面均可以采用三维模式层层堆叠的结构，使得三维存储器具有高存储密度，高效存储单元性能的优点。这里，存储面中不仅可以设置有若干贯穿所述堆叠结构的虚设沟道孔结构、多条栅极线狭缝结构及多条虚设沟槽结构；还可以设置有若干贯穿所述堆叠结构的存储沟道孔结构。具体地，
86.如图2a、图2b、图2c所示，每个存储面可以包括衬底20a及位于衬底20a上的堆叠结构20b。这里，堆叠结构20b可以包括核心存储区201和切割道虚设区202；其中，核心存储区201中设置有多个存储沟道孔结构203；切割道虚设区中设置有多个虚设沟道孔结构204。
87.需要说明的是，参考图2b，存储沟道孔结构203包括存储沟道孔2031及位于所述存储沟道孔中的存储结构2032；存储结构2032可以为onop结构。虚设沟道孔结构204包括虚设沟道孔2041以及位于虚设沟道孔中的虚设结构2042。本发明的一些实施例中，虚设结构2042与存储结构2032可以相同也可以不同。
88.需要说明的是，在虚设结构2042与存储结构2032相同时，也可以理解为在虚设沟道孔2041中填充存储结构2032以形成虚设沟道孔结构204。
89.本发明的一些实施例中，onop结构包括四层薄膜，具体包括沿存储沟道孔径向方向依次层叠设置的阻挡介电层、电荷捕获层、隧穿介电层及沟道层。其中，覆盖于存储沟道
孔的侧壁表面的阻挡介电层，用于降低存储单元中的电荷运动至存储单元的栅极中的几率，阻挡介电层的材料可以包括：氧化物(ox)；覆盖于阻挡介电层表面的电荷捕获层，用于捕获电荷，电荷捕获层的材料可以包括：氮化硅(sin)；覆盖于电荷捕获层表面的隧穿介电层，用于在外加电压的作用下使电荷在沟道区与电荷捕获层之间发生隧穿，隧穿介电层的材料可以包括：氧化物(ox)；覆盖于隧穿介电层表面的沟道层，所述沟道层用于起到支撑的作用，沟道层的材料可以包括：多晶硅(poly)。
90.需要说明的是，为了便于更直观的理解本发明实施例提供的三维存储器的具体结构，图2c示出了图2b中的cc’位置在xoz平面的剖面结构示意图。
91.这里，第一平面可以理解为与x方向与y方向相交形成的xoy平面平行的平面。
92.本发明的一些实施例中，第一方向与第二方向可以是垂直的，也可以是相交的；为了便于清楚的表明本发明的立意，以第一方向与第二方向垂直为例进行说明。
93.需要说明的是，本发明实施例中，第一方向可以为x方向或者y方向；第二方向可以为y方向或者x方向；需要说明的是，在第一方向为x方向时，第二方向为y方向；在第一方向为y方向时，第二方向为x方向。为了便于描述的清楚、简洁，在本实施例中，以第一方向为x方向，第二方向为y方向为例进行解释说明。
94.本发明的一些实施例中，存储面还可以包括贯穿堆叠结构20b的栅极线狭缝结构205和虚设沟槽结构206；其中，多条栅极线狭缝结构205沿第一方向延伸将存储面分成多个存储块207；这里，如图2b所示，每个存储块207中可以包括部分核心存储区201和部分切割道虚设区202。
95.这里，栅极线狭缝结构205包括栅极线狭缝、位于所述栅极线狭缝中的绝缘层，以及位于所述绝缘层中的半导体材料。
96.本发明的一些实施例中，绝缘层的材料为绝缘材料，例如二氧化硅材料，但不限于此。半导体材料可以为多晶硅(poly)，但不限于此。
97.这里，虚设沟槽结构206包括虚设沟槽2061及位于所述虚设沟槽中的绝缘材料2062，例如二氧化硅材料，但不限于此。
98.需要说明的是，由于虚设沟槽2061的尺寸较小，填充在虚设沟槽2061中的绝缘材料2062较少，因此，该绝缘材料2062不会对三维存储器的翘曲度产生实质性的影响。
99.本发明的一些实施例中，参考图2a，存储面中还包括两条相对设置的虚设沟槽结构206；其中，每条虚设沟槽结构206位于所述存储面的边缘；该边缘可以理解为切割道虚设区202。
100.本发明的一些实施例中，参考图2a，每个存储面的切割道虚设区202可以包括第一虚设区2021和第二虚设区2022；第一虚设区2021和第二虚设区2022分别位于所述核心存储区201的相对两侧。两条所述虚设沟槽结构206分别设置在所述第一虚设区2021和所述第二虚设区2022中，这里，多条虚设沟槽结构206之间相互平行。
101.需要说明的是，每个存储面的第一虚设区2021和第二虚设区2022中均可以设置多条虚设沟槽结构206，其中，每个第一虚设区2021和每个第二虚设区2022中均设置有至少一条虚设沟槽结构206与相邻的栅极线狭缝结构205接触，以形成封闭的存储块207。
102.这里，所述第一平面与所述堆叠结构堆叠的方向垂直。也可以理解为，所述第一平面与所述堆叠结构表面平行。
103.需要说明的是，多个存储块207的尺寸可以相同，也可以不同。
104.这样，在存储面中形成多条贯穿堆叠结构且与栅极线狭缝结构相互交叉的虚设沟槽结构，多个虚设沟槽结构与多条栅极狭缝结构之间形成多个存储块；其中，虚设沟槽结构用于阻挡在栅极线狭缝结构置换栅极层时，栅极层的扩大；也就避免了同一存储面中相邻的多个存储块之间通过扩大的栅极层导通进而出现短路的情况；从而使得同一存储面中的多个存储块之间电性隔离；提高了三维存储器的可靠性和良率。
105.下面结合附图及具体实施例对本发明作进一步详细的说明。
106.在一些实施例中，参考图2b，每个存储块207中设置有m行存储沟道孔2031；所述m为大于1的正整数。
107.本发明的一些实施例中，每个存储块207中设置的存储沟道孔2031的行数是本领域技术人员可以根据实际需要进行选择的，例如9行、12行、16行等。
108.本发明的一些实施例中，在三维存储器的制造过程中，虚设沟槽结构206和栅极线狭缝结构205分别在不同的工艺制程中形成，一般为先形成虚设沟槽结构206，后形成栅极线狭缝结构205，但不限于此。这里，为了使在后形成的栅极线狭缝结构205与在先形成的虚设沟槽结构206之间能够实现更好地接触，或者，使虚设沟槽结构206，以提高二者之间形成的多个存储块的电性隔离，因此，在一些具体实施例中，将虚设沟槽结构206的一部分延伸至栅极线狭缝结构205所在的区域。
109.在一些实施例中，至少一条所述栅极线狭缝结构所在的直线沿第一方向超出相应虚设沟槽结构的第二部分所在的直线；
110.和/或，
111.至少一条所述虚设沟槽结构的第二部分所在的直线沿第二方向超出相应栅极线狭缝结构所在的直线。
112.实际应用中具体地，如图3a所示，栅极线狭缝结构205与虚设沟槽结构206接触后可延伸设置。具体地，多条栅极线狭缝结构205与虚设沟槽结构206相交后，该多条栅极线狭缝结构205可以沿第一方向超出该虚设沟槽结构206所在的直线，参考图3a虚线圆框所示，也可以不超出该虚设沟槽结构206所在的直线；参考图3a虚线方框所示；具体情况可根据工艺需求进行设定。
113.同样，如图3b所示，虚设沟槽结构206与栅极线狭缝结构205相交后，该虚设沟槽结构的第二部分206b沿第二方向可以超出该栅极线狭缝结构205所在的直线，参考图3b虚线方框所示，也可以不超出栅极线狭缝结构205所在的直线，参考图3b虚线圆框所示。
114.本发明的一些实施例中，每条所述虚设沟槽结构包括多个第一部分及与多个所述第一部分一一对应的第二部分；所述第一部分位于所述第二部分与所述栅极线狭缝结构之间；每条所述栅极线狭缝结构与所述多个第一部分中的至少一个所述第一部分接触。
115.本发明的一些实施例中，如图4a所示，每条虚设沟槽结构206包括多个第一部分206a和多个第二部分206b，多个第一部分206a和多个第二部分206b一一对应；每个第一部分206a与所对应的第二部分206b接触且平行设置。这里，多个虚设沟槽结构的第一部分206a与每条栅极线狭缝结构205接触，以使后栅工艺中，通过每条栅极线狭缝结构205对核心存储区的氮化物层进行栅极层的置换时，不会对切割道虚设区的氮化物层进行栅极层的置换；也即避免了相邻的多个存储块通过切割道虚设区中的栅极层导通；进而使得多个存
储块之间短路，影响三维存储器的可靠性。
116.需要说明的是，在一些实施例中，每条虚设沟槽结构206可以包括多个第二部分206b，也可以包括一个第二部分206b；当每条虚设沟槽结构206包括一个所述第二部分206b时，多个第一部分206a均与所述第二部分206b接触设置。具体地，多个第一部分206a可以是与所述第二部分206b交叉设置；也可以是与所述第二部分206b平行设置。本发明实施例中以每条虚设沟槽结构206包括多个第二部分206b和一个所述第二部分206b为例进行说明；但需要说明的是，本发明实施例中关于第一部分206a和第二部分206b数量的描述仅用于说明本发明，并不用来限制本发明的范围。
117.具体地，在一些实施例中，每条所述虚设沟槽结构包括多个第一部分及与所述多个第一部分接触的第二部分；其中，所述多个第一部分均位于所述第二部分的一侧；所述第一部分和所述第二部分包围所述栅极线狭缝结构的端部，或者所述第一部分包围所述栅极线狭缝结构的端部。
118.本发明的一些实施例中，如图4b所示，每条虚设沟槽结构206包括多个第一部分206a和第二部分206b，多个第一部分206a均与第二部分206b接触且交叉设置，该多个第一部分206a均设置在第二部分206b的一侧。
119.这里，所述第一部分206a和第二部分206b包围所述栅极线狭缝结构2015的端部，可以理解为虚设沟槽结构的第一部分206a和/或第二部分206b与栅极线狭缝结构2015接触，参考图4b中a虚线框所示；也可以理解为虚设沟槽结构的第一部分206a和第二部分206b环绕在栅极线狭缝结构2015的周围，参考图4b中b虚线框所示。
120.这里，所述第一部分206a包围所述栅极线狭缝结构2015的端部可以理解为虚设沟槽结构的第一部分206a与栅极线狭缝结构2015接触，参考图4b中c虚线框所示，也可以理解为虚设沟槽结构的第一部分206a环绕在栅极线狭缝结构2015的周围，参考图4b中d虚线框所示。
121.可以理解的是，虚设沟槽结构206的第一部分206a和第二部分206b用于阻挡栅极线狭缝结构2015中填充的金属钨延伸至切割道虚设区；也就避免了切割道虚设区中靠近栅极线狭缝结构2015的氮化物层被置换成栅极层；进而避免了相邻的多个存储块通过切割道虚设区中的栅极层导通；从而避免了多个存储块之间短路，提高了三维存储器的可靠性。
122.本发明实施例中，基于描述的简洁性考虑，以栅极线狭缝结构2015与虚设沟槽结构206接触为例进行说明；需要说明的是，以下关于栅极线狭缝结构2015与虚设沟槽结构206的具体位置关系仅用于说明本发明，并不用来限制本发明的范围。
123.在一些具体实施例中，栅极线狭缝结构2015可以与虚设沟槽结构的第一部分206a和第二部分206b均接触，也可以仅与虚设沟槽结构的第一部分206a接触。
124.需要说明的是，每条虚设沟槽结构206中设置的第一部分206a的个数大于栅极线狭缝结构205的条数；本发明的一些实施例中，每条栅极线狭缝结构205均能与至少一个第一部分206a接触。
125.示例性的，如图4b所示，栅极线狭缝结构205沿x方向延伸；虚设沟槽结构的第一部分206a沿x轴方向延伸；虚设沟槽结构的第二部分206b沿y方向延伸；虚设沟槽结构的第一部分206a与栅极线狭缝结构205接触。
126.在一些实施例中，虚设沟槽结构的第一部分206a包围所述栅极线狭缝结构205的
端部。
127.需要说明的是，所述虚设沟槽结构的第一部分206a在y轴方向上的宽度h1与所述栅极线狭缝结构在y轴方向上的宽度h2可以相同，也可以不同。
128.本发明的一些实施例中，为了增大工艺窗口，提高虚设沟槽结构的第一部分206a与栅极线狭缝结构205接触的可靠性，将虚设沟槽结构的第一部分206a在y轴方向上的宽度h1设置成大于栅极线狭缝结构205在y轴方向上的宽度h2；这里，参考图4b，h1大于h2。
129.需要说明的是，虚设沟槽结构的第一部分206a在y轴方向上的宽度h1小于存储块与存储块之间连接区域，也即，虚设沟槽结构的第一部分206a的宽度不会对存储块中的存储沟道孔结构和虚设沟道孔结构产生任何影响。
130.在一些实施例中，所述第二部分的形状包括长条状；所述第一部分包含至少一个向所述第二部分方向陷入的凹陷。
131.本发明的一些实施例中，如图5a所示，为了提高工艺的可行性，这里，将虚设沟槽结构的第二部分206b设置成长条状。需要说明的是，虚设沟槽结构的第二部分206b可以为长条状，但不限于此。
132.本发明的一些实施例中，为了增大栅极线狭缝结构205与虚设沟槽结构的第一部分的接触可靠性，在虚设沟槽结构的第一部分206a中设置至少一个向虚设沟槽结构的第二部分方向陷入的凹陷，并将栅极线狭缝结构205的一端设置在虚设沟槽结构206的第一部分206a的凹陷中。
133.这里，凹陷可以延伸至虚设沟槽结构的第二部分206b；也可以不延伸至虚设沟槽结构的第二部分206b。为了便于清楚、简洁的理解本发明，以凹陷延伸至虚设沟槽结构的第二部分206b为例进行说明。
134.为了便于理解，下面结合附图及具体实施例详细介绍凹陷数量包括一个时，虚设沟槽结构的第一部分206a的几种不同形态。具体地，
135.在一些实施例中，所述栅极线狭缝结构中靠近所述第一部分的端部位于所述凹陷内；
136.和/或，
137.所述栅极线狭缝结构与所述第二部分接触。
138.本发明的一些实施例中，如图5a所示，栅极线狭缝结构205中靠近虚设沟槽结构的第一部分206a的端部位于所述凹陷内，且栅极线狭缝结构205未与虚设沟槽结构的第二部分206b接触。
139.如图5b所示，栅极线狭缝结构205中靠近虚设沟槽结构的第一部分206a的端部位于所述凹陷内，且栅极线狭缝结构205与虚设沟槽结构的第二部分206b接触。
140.在三维存储器的制作过程中，由于工艺的精度有限，可能会出现栅极线狭缝结构205与部分虚设沟槽结构的第一部分206a接触，如图5c所示。
141.在三维存储器的制作过程中，虚设沟槽结构206还可以设置成，虚设沟槽结构的第一部分206a与虚设沟槽结构的第二部分206b接触的位置在y轴方向上的宽度h3，小于虚设沟槽结构的第一部分206a与栅极线狭缝结构205接触的位置在y轴方向上的总宽度h4，如图5d所示。
142.本发明的一些实施例中，由于形成栅极线狭缝结构205与虚设沟槽结构206的材料
不同，将栅极线狭缝结构205的一端设置在虚设沟槽结构的第一部分206a的凹陷内，一方面可以增大工艺窗口，另一方面可以提高栅极线狭缝结构205与虚设沟槽结构206接触的可靠性，以使形成的封闭的存储块207与相邻的存储块之间完全隔离，从而避免了同一存储面中相邻的多个存储块之间出现短路的情况；进而使得同一存储面中的多个封闭的存储块之间电性隔离；提高三维存储器的可靠性和良率。
143.需要说明的是，所述凹陷的数量可以包括一个或者多个。可以理解的是，当所述凹陷的数量包括一个时，虚设沟槽结构的制造更加简便。
144.本发明的一些实施例中，在三维存储器的制造过程中，为了提高工艺的可靠性，在两个相邻的栅极线狭缝结构205之间还可以设置有多个子栅极线狭缝结构。该多个子栅极线狭缝结构均沿第一方向间隔设置。
145.需要说明的是，栅极线狭缝结构205和多个间隔设置的子栅极线狭缝结构之间的区域中，也可以根据实际需求设置多行存储沟道孔，例如9行、12行、16行等。
146.在一些实施例中，如图6所示，所述堆叠结构包括台阶区208、位于所述台阶区相对两侧的第一虚设区202-1和第二虚设区202-2、位于所述台阶区208和第一虚设区202-1之间的第一核心存储区201-1及位于所述台阶区208和第二虚设区202-2之间的第二核心存储区201-2；其中，所述多条虚设沟槽结构206分别设置在所述第一虚设区202-1中和所述第二虚设区202-2中；所述第一核心存储区201-1和第二核心存储区201-2中设置有多个存储沟道孔结构203；所述第一虚设区202-1中和所述第二虚设区202-2中设置有多个虚设沟道孔结构204。
147.示例性的，参考图6，该存储芯片中包括四个存储面，例如存储面1(plane1)、存储面2(plane2)、存储面3(plane3)以及存储面4(plane4)；每一存储面中均设置有依次排列的第一虚设区202-1、第一核心存储区201-1、台阶区208、第二核心存储区201-2以及第二虚设区202-2。
148.这里，核心存储区2011a包括第一核心存储区2011a-1和第二核心存储区2011a-2；切割道虚设区包括第一虚设区2011b-1和第二虚设区2011b-2。
149.本发明的一些实施例中，参考图6，虚设沟槽结构206设置在每个存储面的相对两个子虚设区中，即第一虚设区202-1和第二虚设区202-2中。
150.为了便于更清楚的理解虚设沟槽结构206的具体位置，在图6中还示出了存储面2边缘的第一虚设区202-1和第二虚设区202-2中虚设沟槽结构206对应的放大图。
151.在一些实施例中，如图6所示，所述第一核心存储区201-1和第二核心存储区201-2中均设置有多个存储沟道孔结构203；所述第一虚设区202-1和第二虚设区202-2中均设置有多个虚设沟道孔结构204。
152.本发明的一些实施例中，存储沟道孔结构203与虚设沟道孔结构204中的填充材料前已述及，这里不再赘述。
153.在一些实施例中，如图7所示，所述堆叠结构20b至少包括第一子堆叠结构20b-1及位于所述第一子堆叠结构上的第二子堆叠结构20b-2；存储沟道孔结构203包括存储沟道孔2031及位于所述存储沟道孔中的存储结构2032；所述存储沟道孔2031包括设置在所述第一子堆叠结构20b-1中设置有第一子存储沟道孔2031a；以及设置在所述第二子堆叠结构20b-2中且与所述第一子存储沟道孔连通的第二子存储沟道孔2031b。
deposition)、溅镀(sputtering)或原子层沉积(ald，atomic layer deposition)工艺。在一些实施例中，沉积工艺还包括等离子体增强化学气相沉积(pecvd，plasma-enhanced cvd)、有机金属化学气相沉积(mocvd，metal-organic chemical vapor deposition)等。
170.在所述堆叠材料上形成第一掩膜层，该第一掩膜层可以用于对所述堆叠材料进行刻蚀时转印预设图案。这里，预设图案可以包括虚设沟道孔图案以及虚设沟槽图案，这样，可以按照预设图案对堆叠材料进行刻蚀，一起形成虚设沟道孔2041以及虚设沟槽2061。
171.需要说明的是，存储沟道孔2031可以与虚设沟道孔2041及虚设沟槽2061在同一工艺制程中形成，也可以在不同的工艺制程中形成；而存储沟道孔2031的实际形成过程，可以根据三维存储器的实际生产需求进行选择。这里，为了便于理解，以存储沟道孔2031与虚设沟道孔2041及虚设沟槽2061在同一工艺制程中形成为例进行说明。
172.基于此，在执行转印虚设沟道孔图案以及虚设沟槽图案操作的同时，第一掩膜层也可以转印存储沟道孔的预设图案。
173.这里，第一掩膜层可以包括光致抗蚀剂掩膜或基于光刻掩膜进行图案化的硬掩膜，例如，光刻胶等。
174.这里，形成第一掩膜层的方法包括涂覆，但不限于此。
175.需要说明的是，在后续制成工艺中，可以采用湿法去胶或干法去胶工艺对第一掩膜层进行去除。
176.本发明的一些实施例中，为了降低工艺难度，可以采用多步骤形成多个子堆叠结构的方式来形成堆叠结构。
177.在一些实施例中，如图9b、图9c、图9d所示，所述堆叠结构20b至少包括第一子堆叠结构20b-1及位于所述第一子堆叠结构20b-1上的第二子堆叠结构20b-2；
178.所述在同一制程中，形成若干贯穿所述堆叠结构20b的存储沟道孔2031、虚设沟道孔2041以及多条贯穿所述堆叠结构的虚设沟槽2061，包括：在所述第一子堆叠结构20b-1中形成第一子存储沟道孔2031a、第一子虚设沟道孔3041a及第一子虚设沟槽2061a；
179.在所述第二子堆叠结构20b-2中形成第二子存储沟道孔2031b、第二子虚设沟道孔2041b及第二子虚设沟槽2061b；其中，
180.连通的所述第一子存储沟道孔2031a与所述第二子存储沟道孔2031b形成所述存储沟道孔2031；连通的所述第一子虚设沟道孔2041a与所述第二子虚设沟道孔2041b形成所述虚设沟道孔2041；连通的所述第一子虚设沟槽2061a与所述第二子虚设沟槽2061b形成所述虚设沟槽2061。
181.本发明的一些实施例中，在衬底20a上形成第一子堆叠结构20b-1，包括：在衬底20a上形成第一子堆叠结构材料，所述第一子堆叠结构材料包括若干间隔堆叠设置的牺牲层901和绝缘层902，牺牲层901和牺牲层902前已述及，这里不再赘述。
182.在第一子堆叠结构材料上形成第二掩膜层；第二掩膜层可以用于对所述第一子堆叠材料进行刻蚀时转印第一子存储沟道孔、第一子虚设沟道孔和第一虚设沟道的预设图案。
183.这里，形成第二掩膜层的方法包括涂覆，但不限于此。
184.如图9b所示，基于上述第二掩膜层中第一子存储沟道孔、第一子虚设沟道孔和第一虚设沟道的预设图案，在第一子堆叠结构材料中形成第一子存储沟道孔2031a、第一子虚
设沟道孔3041a及第一子虚设沟槽2061a。
185.本发明的一些实施例中，可以通过刻蚀工艺同时形成第一子存储沟道孔2031a、第一子虚设沟道孔3041a及第一子虚设沟槽2061a，但不限于此。
186.如图9c所示，在第一子存储沟道孔2031a、第一子虚设沟道孔3041a及第一子虚设沟槽2061a中形成牺牲层，该牺牲层用于起支撑作用。
187.需要说明的是，用于在第一子存储沟道孔2031a、第一子虚设沟道孔3041a及第一子虚设沟槽2061a中形成的牺牲层的材料与用于形成堆叠结构的牺牲层901的材料不同。
188.在第一子堆叠结构20b-1上形成第二子堆叠结构20b-2，包括：在第一子堆叠结构20b-1上形成第二子堆叠结构材料，所述第二子堆叠结构材料包括若干间隔堆叠设置的牺牲层901和绝缘层902，所述牺牲层901和牺牲层902的材料即形成方法前已述及，这里不再赘述。
189.接下来，在第二子堆叠结构材料上形成第三掩膜层；第三掩膜层可以用于对所述第二子堆叠材料进行刻蚀时转印第二子存储沟道孔、第二子虚设沟道孔和第二虚设沟道的预设图案。
190.这里，形成第三掩膜层的方法包括涂覆，但不限于此。
191.如图9d所示，基于上述第三掩膜层中第二子存储沟道孔、第二子虚设沟道孔和第二虚设沟道的预设图案，在第二子堆叠结构材料中同时形成第二子存储沟道孔2031b、第二子虚设沟道孔3041b及第二子虚设沟槽2061b。
192.本发明的一些实施例中，可以通过刻蚀工艺形成第二子存储沟道孔2031b、第二子虚设沟道孔3041b及第二子虚设沟槽2061b，但不限于此。
193.这里，所述第一子存储沟道孔2031a与所述第二子存储沟道孔2031b连通以形成所述存储沟道孔2031；所述第一子虚设沟道孔2041a与所述第二子虚设沟道孔2041b连通以形成所述虚设沟道孔2041；所述第一子虚设沟槽2061a与所述第二子虚设沟槽2061b连通以形成所述虚设沟槽2061。
194.接下来，去除位于第一子存储沟道孔2031a、第一子虚设沟道孔2041a及第一子虚设沟槽2061a中形成牺牲层。
195.需要说明的是，虚设沟槽2061与存储沟道孔2031及虚设沟道孔2041在同一工艺制程中同时形成，无需增加额外的工艺流程，即无需增加额外的成本。
196.在一些实施例中，所述方法还包括：
197.在所述存储沟道孔和虚设沟道孔中分别形成存储结构，得到存储沟道孔结构和虚设沟道孔结构。
198.本发明的一些实施例中，如图9e所示，在存储沟道孔2031及虚设沟道孔2041中形成存储结构2032，进而形成存储沟道孔结构203、虚设沟道孔结构204。
199.本发明的一些实施例中，所述存储结构2032可以包括onop结构；形成存储结构2032的方法包括但不限于cvd、pvd或ald。
200.步骤802中，如图9e所示，在虚设沟槽2061中填充绝缘材料2062，形成虚设沟槽结构206。
201.这里，绝缘材料2062可以包括二氧化硅，但不限于此。
202.本发明的一些实施例中，填充绝缘材料2062的方法包括但不限于cvd、pvd或ald。
203.在步骤803中，形成多条贯穿所述堆叠结构的栅极线狭缝结构205(图9e中并未示出)。
204.本发明的一些实施例中，在堆叠结构上形成第四掩膜层，该第四掩膜层用于转印栅极线狭缝结构205的预设图案。
205.这里，形成第四掩膜层的方法包括涂覆，但不限于此。
206.基于上述第四掩膜层转印的栅极线狭缝结构205的预设图案，通过刻蚀工艺形成栅极线沟槽，并形成覆盖所述栅极线沟槽侧壁及底部的绝缘层，在所述绝缘层中填充半导体材料，以形成所述栅极线狭缝结构205。
207.本发明的一些实施例中，绝缘层的材料为绝缘材料，例如二氧化硅材料，但不限于此。半导体材料可以为多晶硅(poly)，但不限于此。
208.这里，所述多条栅极线狭缝结构205相互平行且将所述存储面分成多个存储块；
209.本发明的一些实施例中，通过栅极线狭缝结构205可以将堆叠结构20b中牺牲层901与栅极层209的去除，并置换成栅极层209。
210.这里，栅极层209的材料包括金属钨，但不限于此。
211.本发明的一些实施例中，形成栅极层209的方法包括但不限于cvd、pvd或ald。
212.需要说明的是，通过在存储面中形成多条贯穿堆叠结构且相互交叉的栅极线狭缝结构和多个虚设沟槽结构；以使多个虚设沟槽结构与多条栅极狭缝结构接触后形成多个封闭的存储块；从而避免了同一存储面中相邻的多个存储块之间出现短路的情况；进而使得同一存储面中的多个封闭的存储块之间电性隔离；提高三维存储器的可靠性和良率。
213.在一些实施例中，每条所述虚设沟槽结构包括多个第一部分及与多个所述第一部分均接触的第二部分；其中，所述第一部分沿第一方向延伸；所述第二部分第二方向延伸；所述第一方向与所述第二方向交叉；并且，所述多个第一部分均位于所述第二部分的一侧；每条所述栅极线狭缝结构与所述多个第一部分中的一个所述第一部分接触。
214.在一些实施例中，所述第二部分的形状包括长条状；所述第一部分包含至少一个向所述第二部分方向陷入的凹陷。
215.在一些实施例中，所述栅极线狭缝结构与所述第一部分连接的端部位于所述凹陷内；
216.和/或，
217.所述栅极线狭缝结构与所述第二部分接触。
218.另外，本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
219.以上所述，仅为本发明的较佳实施例，并非用于限定本发明的保护范围。