发射控制驱动器和显示装置的制作方法

1.本公开涉及显示技术领域，尤其是涉及一种发射控制驱动器和显示装置。


背景技术：

2.随着互联网技术和移动通信技术的飞速发展，世界进入全新的“信息时代”，信息内容日益丰富多彩，作为信息产业的重要构成部分，显示技术在信息技术的发展过程中一直起着十分重要的作用。如今，各式各样的显示设备出现在人们日常生活和工作的多个领域中，例如amoled(active matrix organic light emitting diode，有源矩阵有机发光二极管)因具其高对比度、高色域、宽视角等特点，被认为是继lcd(liquid crystal display，液晶显示)设备后的新一代显示技术。
3.对于oled，其像素驱动电路具有内部补偿功能，以补偿用于驱动oled发光的薄膜晶体管的阈值电压的偏移，并且，在补偿过程中，一般需要提供发射控制信号来控制oled不发光，以提升补偿效果。发射控制信号可以由图1和图2中所示的发射控制驱动器提供。其中，图1中的发射控制驱动器由p型ltps tft(low
‑
temperature
‑
poly
‑
silicon thin
‑
film
‑
transistor)构成，其输出的低电平虽然不能保持最低电平，但对于传输高电平并不会产生明显的负面效果。然而，对于由n型ltps tft构成的发射控制驱动器，如图2所示，其输出的电平不能达到预期的高电平，因而影响设备的显示质量。


技术实现要素：

4.本公开提供了一种发射控制驱动器和显示装置，能够使发射控制驱动器向显示面板输出符合预期的高电平发射控制信号。
5.一方面，本公开提供了一种发射控制驱动器，用于显示像素阵列，该发射控制驱动器包括多级发射控制驱动电路，其中，每一级发射控制驱动电路包括：
6.第一控制模块，被配置为响应于触发信号、第一时钟信号和第二时钟信号而控制第一节点的电平和第二节点的电平；输出上拉模块，被配置为响应于所述第二节点的电平和第一高电平信号而向所述显示像素阵列中的对应显示像素输出高电平的发射控制信号并向下一级发射控制驱动电路输出高电平的发射级传信号；第二控制模块，被配置为响应于所述第一时钟信号、所述第二时钟信号、所述第一高电平信号和第一低电平信号而控制第三节点的电平和第四节点的电平；输出下拉模块，被配置为响应于所述第四节点的电平、所述第一低电平信号、第二低电平信号而向所述显示像素阵列中的对应显示像素输出低电平的发射控制信号并向下一级发射控制驱动电路输出低电平的发射级传信号；其中，所述多级发射控制驱动电路中的第一级发射控制驱动电路以外部输入的时序信号作为触发信号，其他级发射控制驱动电路均以上一级发射控制驱动电路输出的发射级传信号作为触发信号。
7.在本公开的一些实施例中，所述第一控制模块包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第一电容器和第二电容器。
8.并且，所述第一薄膜晶体管的栅极接收所述第一时钟信号，所述第一薄膜晶体管的第一端接收所述触发信号，所述第一薄膜晶体管的第二端连接至所述第一节点；所述第二薄膜晶体管的栅极和第一端连接至所述第一节点，所述第二薄膜晶体管的第二端连接至所述第二节点；所述第三薄膜晶体管的栅极连接至所述第三节点，所述第三薄膜晶体管的第一端连接至所述第一节点，所述第三薄膜晶体管的第二端连接至所述第二节点；所述第四薄膜晶体管的栅极连接至所述第四节点，所述第四薄膜晶体管的第一端接收所述第一低电平信号，所述第四薄膜晶体管的第二端连接至所述第一节点；所述第一电容器的第一端接收所述第二时钟信号，所述第一电容器的第二端连接至所述第一节点；所述第二电容器的第一端接收所述第一高电平信号，所述第二电容器的第二端连接至所述第二节点。
9.在本公开的一些实施例中，所述输出上拉模块包括：第五薄膜晶体管和第六薄膜晶体管。
10.并且，所述第五薄膜晶体管的栅极连接至所述第二节点，所述第五薄膜晶体管的第一端接收所述第一高电平信号，所述第五薄膜晶体管的第二端输出所述高电平的发射级传信号；所述第六薄膜晶体管的栅极连接至所述第二节点，所述第六薄膜晶体管的第一端接收所述第一高电平信号，所述第六薄膜晶体管的第二端输出所述高电平的发射控制信号
11.在本公开的一些实施例中，所述第二控制模块包括：第九薄膜晶体管、第十薄膜晶体管、第十一薄膜晶体管、第十二薄膜晶体管、第十三薄膜晶体管、第三电容器、第四电容器。
12.并且，所述第九薄膜晶体管的栅极连接至所述第一节点，所述第九薄膜晶体管接收所述第一时钟信号，所述第九薄膜晶体管的第二端连接至所述第三节点；所述第十薄膜晶体管的栅极接收所述第一时钟信号，所述第十薄膜晶体管的第一端接收所述第一高电平信号，所述第十薄膜晶体管的第二端连接至所述第三节点；所述第十一薄膜晶体管的栅极连接至所述第三节点，所述第十一薄膜晶体管的第一端接收所述第二时钟信号，所述第十一薄膜晶体管的第二端连接至所述第十二薄膜晶体管的第一端；所述第十二薄膜晶体管的栅极接收所述第二时钟信号，所述第十二薄膜晶体管的第二端连接至所述第四节点；所述第十三薄膜晶体管的栅极连接至所述第二节点，所述第十三薄膜晶体管的第一端接收所述第一低电平信号，所述第十三薄膜晶体管的第二端连接至所述第四节点；所述第三电容器的第一端连接至所述第三节点，所述第三电容器的第二端连接至所述第十二薄膜晶体管的第一端；所述第四电容器的第一端接收所述第一低电平信号，所述第四电容器的第二端连接至所述第四节点。
13.在本公开的一些实施例中，所述输出下拉模块包括：第七薄膜晶体管和第八薄膜晶体管。
14.并且，所述第七薄膜晶体管的栅极连接至所述第四节点，所述第七薄膜晶体管的第一端接收所述第一低电平信号，所述第七薄膜晶体管的第二端输出所述低电平的发射级传信号；所述第八薄膜晶体管的栅极连接至所述第四节点，所述第八薄膜晶体管的第一端接收所述第二低电平信号，所述第八薄膜晶体管的第二端输出所述低电平的发射控制信号。
15.在本公开的一些实施例中，每一级发射控制驱动电路中的薄膜晶体管均为n型薄膜晶体管。
16.在本公开的一些实施例中，在周期性变化的所述第一时钟信号和周期性变化的所述第二时钟信号的驱动下，每一级发射控制驱动电路的工作过程包括初始化阶段、输出阶段、复位与空闲阶段。
17.在所述初始化阶段，当所述触发信号为低电平、所述第一时钟信号为高电平，以及所述第二时钟信号为低电平时，所述第一薄膜晶体管和所述第九薄膜晶体管导通，使所述第一节点的电平和所述第二节点的电平被初始化至低电平，所述第三节点的电平被初始化至高电平；
18.在所述输出阶段，当所述触发信号为低电平、所述第一时钟信号为低电平，以及所述第二时钟信号为高电平时，所述第十一薄膜晶体管、所述第十二薄膜晶体管导通，使所述第四节点的电平被提升至高电平；响应于所述第四节点的高电平，所述第七薄膜晶体管和所述第八薄膜晶体管导通，使所述输出下拉模块在所述第一低电平信号和所述第二低电平信号的作用下分别输出所述低电平的发射级传信号和所述低电平的发射控制信号。
19.在所述复位与空闲阶段，当所述触发信号为高电平、所述第一时钟信号为高电平，以及所述第二时钟信号为低电平时，所述第一薄膜晶体管和所述第三薄膜晶体管导通，所述第二薄膜晶体管处于二极管状态，使所述第一节点的电平和所述第二节点的电平被提升至高电平；响应于所述第二节点的高电平，所述第十三薄膜晶体管导通，使所述第三节点的电平被降低至低电平；响应于所述第二节点的高电平，所述第五薄膜晶体管和所述第六薄膜晶体管导通，使所述输出上拉模块在所述第一高电平信号的作用下分别输出所述高电平的发射级传信号和所述高电平的发射控制信号；
20.在所述复位与空闲阶段，当所述触发信号为高电平、所述第一时钟信号为低电平，所述第二时钟信号为高电平时，在第一电容的耦合作用下，所述第一节点的电平升高，随后所述第一节点通过处于导通状态的所述第二薄膜晶体管向所述第二节点分流，使所述第二节点的电平升高；
21.在所述复位与空闲阶段，在周期性变化的所述第一时钟信号和所述第二时钟信号的作用下，所述第二节点的电平逐步升高，响应于所述第二节点的电平的变化，所述输出上拉模块输出的所述高电平的发射级传信号和所述高电平的发射控制信号符合预期的高电平信号。
22.在本公开的一些实施例中，所述预期的高电平信号为所述第一高电平信号。
23.在本公开的一些实施例中，每一级所述发射控制驱动电路均具有与外部连接的多个引脚以接收所述第一高电平信号、第一低电平信号、第二低电平信号、第一时钟信号和第二时钟信号，其中，奇数级的发射控制驱动电路的所述多个引脚中的两个时钟引脚依次与第一时钟的信号端和第二时钟的信号端连接，偶数级的发射控制驱动电路的所述多个引脚中的两个时钟引脚依次与所述第二时钟的信号端和所述第一时钟的信号端连接。
24.相应地，本公开提供了一种显示装置，包括如上所述的任一发射控制驱动器。示例性地，所述显示装置还包括时序控制器，所述时序控制器用于向所述发射控制驱动器提供第一时钟信号和第二时钟信号，以使所述发射控制驱动器向所述显示面板提供发射控制信号。
25.相较于现有技术，本公开提供的发射控制驱动器能够向显示面板稳定地输出符合预期的高电平发射控制信号，进而提升显示装置的显示质量。
附图说明
26.为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施方式。
27.图1是现有的由p型ltps tft构成的发射控制驱动器中第n级发射电路的结构示意图；
28.图2是现有的由n型ltps tft构成的发射控制驱动器中第n级发射电路的结构示意图；
29.图3是本公开一实施例提供的显示装置的结构示意图；
30.图4是本公开一实施例提供的子像素驱动电路的结构示意图；
31.图5是本公开一实施例提供的发射控制驱动器的级联结构示意图；
32.图6是图5中示出的发射控制驱动器的第n级发射控制驱动电路的结构示意图；
33.图7是图5中示出的发射控制驱动器的第n级发射控制驱动电路的工作波形图。
34.附图标记说明：
35.36.具体实施方式
37.下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。在本公开中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
38.本公开提供了一种发射控制驱动器，该发射控制驱动器至少可应用于一有机发光显示装置。因此，在介绍本公开提供的发射控制驱动器之前，首先对该发射控制驱动器所应用的显示装置的结构及工作原理进行介绍。
39.请参阅图3，为本公开一实施例提供的显示装置的结构示意图，该显示装置为有机发光显示装置。
40.具体地，如图3所示，有机发光显示装置包括时序控制器100、数据驱动器110、发射控制驱动器120、扫描控制驱动器130和显示面板140。
41.其中，时序控制器100用于向数据驱动器110、发射控制驱动器120、扫描控制驱动器130和显示面板140提供工作驱动信号，进而使数据驱动器110向显示面板140提供数据写入信号，使发射控制驱动器120向显示面板140提供发射控制信号，以及使扫描控制驱动器130向显示面板140提供扫描驱动信号。
42.进一步地，显示面板140的结构中包含一阵列基板(图中未示出)，并且，显示面板140可以划分为显示区和非显示区(图中未示出)，所述阵列基板与所述显示区对应的部分由多个阵列分布的像素驱动电路构成。每个像素驱动电路中包含多个子像素驱动电路，用
于驱动相应的子像素单元发光，对于有机发光显示装置而言，所述子像素单元通常设置于显示面板的有机发光层中。子像素驱动电路在前述的扫描驱动信号、数据写入信号以及发射控制信号的作用下产生恒定电流，相应的有机发光器件(子像素单元)在恒定电流的驱动下发光。
43.具体地，请参阅图4，为本公开一实施例提供的子像素驱动电路的结构示意图。
44.需要说明的是，在该示例性提供的子像素驱动电路中，第一驱动开关管t1、第二辅助开关管t2、第三辅助开关管t3均为n型薄膜晶体管。可以理解的是，对于n型薄膜晶体管而言，对其栅极施加高电平电压，可以控制其源极和漏极导通，对其栅极施加低电平电压，可以控制其源极和漏极之间的通道断开。
45.在该子像素驱动电路工作过程中的数据写入阶段，发射控制驱动器120输出低电平的发射控制信号em[i]，以控制第i行的子像素驱动电路中的t3关断，使对应的有机发光器件d1不发光；扫描控制驱动器130输出高电平的扫描控制信号scan[i]，以控制第i行的子像素驱动电路中的t2导通；数据驱动器110输出数据写入信号data[j]，以将相应的数据电压写入位于第i行、第j列的子像素驱动电路的t1的栅极和存储电容c1。
[0046]
进一步地，在该子像素驱动电路工作过程中的发光驱动阶段，扫描控制驱动器130输出低电平的scan[i]，控制t2关断；发射控制驱动器120输出高电平的em[i]，控制t3导通；t1在第一电源信号elvdd的作用下导通，并产生与前述写入的数据电压相对应的电流，进而通过处于导通状态的t3驱动有机发光器件d1发出相应亮度的光。
[0047]
由此可知，子像素单元的发光时间段与发射控制驱动器相关联。
[0048]
在显示装置中，为了精准地控制每一个子像素单元，发射控制驱动器通常包括多级发射电路。
[0049]
示例性地，请参阅图5，为本公开一实施例提供的发射控制驱动器的级联结构示意图。
[0050]
如图所示，发射控制驱动器包含n级发射控制驱动电路，分别用stage[1]、stage[2]、stage[3]、
……
、stage[n
‑
1]、stage[n]表示。
[0051]
每一级的发射控制驱动电路均与第一高电平信号端、第一低电平信号端、第二低电平信号端连接，以接收第一高电平信号vgh、第一低电平信号vgl1、第二低电平信号vgl2。
[0052]
并且，奇数级的发射控制驱动电路依次与第一时钟信号端和第二时钟信号端连接，以依次接收第一时钟信号ck和第二时钟信号xck。偶数级的发射控制驱动电路依次与第二时钟信号端和第一时钟信号端连接，以依次接收第二时钟信号xck和第一时钟信号ck。
[0053]
进一步地，每一级的发射控制驱动电路均通过发射级传信号端和发射控制信号端分别输出发射级传信号emc和发射控制信号em。
[0054]
示例性地，stage[i]输出emc[i]和em[i]，i为正整数。其中，em[i]提供给第i级(行)像素驱动电路中的子像素驱动电路，以控制子像素驱动电路中t3源第一端的导通或断开，进而控制相应子像素单元的发光时间段。
[0055]
emc[i]则提供给下一级的发射控制驱动电路作为触发信号。需要说明的是，对于stage[1]而言，由于其没有上一级发射控制驱动电路，因此，stage[1]以时序控制器100提供的帧起始信号(stv信号)作为触发信号。
[0056]
为了解决，由n型薄膜晶体管构成的发射控制驱动电路无法输出预期的高电平信
号，并且，高电平信号在传输过程中明显降低的问题，本公开提供了一种新型的发射控制驱动电路，以图5中示出的级联结构的发射控制驱动器为基础，其中，第n级发射控制驱动电路的结构如图6所示。
[0057]
具体地，如图6所示，本公开提供的发射控制驱动电路包括：第一控制模块131、输出上拉模块132、输出下拉模块133、第二控制模块134。
[0058]
其中，第一控制模块131包括：第一薄膜晶体管t11、第二薄膜晶体管t12、第三薄膜晶体管t13、第四薄膜晶体管t14、第一电容器c11、第二电容器c12。
[0059]
输出上拉模块132包括：第五薄膜晶体管t21、第六薄膜晶体管t22。
[0060]
输出下拉模块133包括：第七薄膜晶体管t31、第八薄膜晶体管t32。
[0061]
第二控制模块134包括：第九薄膜晶体管t41、第十薄膜晶体管t42、第十一薄膜晶体管t43、第十二薄膜晶体管t44、第十三薄膜晶体管t45、第三电容器c41、第四电容器c42。
[0062]
需要说明的是，本公开提供的新型发射控制驱动电路中的薄膜晶体管均为n型薄膜晶体管。可以理解的是，对于n型薄膜晶体管而言，对其栅极施加高电平电压，可以控制其源极和漏极导通，对其栅极施加低电平电压，可以控制其源极和漏极之间的通道断开。并且，对于薄膜晶体管而言，其除栅极外还包括对称设置的第一端和第二端，根据所接收信号的不同，第一端和第二端均可能作为源极或漏极进行工作。
[0063]
请继续参阅图6，下面对发射控制驱动电路中各个模块的结构进行说明。
[0064]
在第一控制模块131中：
[0065]
t11的栅极连接至第一时钟信号端，以接收ck；t11的第一端连接至第n
‑
1级(上一级)发射控制驱动电路的发射级传信号端，以接收emc[n
‑
1]；t11的第二端连接至第一节点q1。
[0066]
t12的栅极连接至q1；t12的第一端连接至q1；t12的第二端连接至第二节点q2。
[0067]
t13的栅极连接至第三节点qb1；t13的第一端连接至q1；t13的第二端连接至q2。
[0068]
t14的栅极连接至第四节点qb2；t14的第一端连接至第一低电平信号端，以接收vgl1；t14的第二端连接至q1。
[0069]
c11的第一端连接至第二时钟信号端，以接收xck；c11的第二端连接至q1。
[0070]
c12的第一端连接至第一高电平信号端，以接收vgh；c12的第二端连接至q2。
[0071]
在输出上拉模块132中：
[0072]
t21的栅极连接至q2；t21的第一端连接至第一高电平信号端，以接收vgh；t21的第二端连接至第n级(本级)发射控制驱动电路的发射级传信号端，以输出emc[n]。
[0073]
t22的栅极连接至q2；t22的第一端连接至第一高电平信号端，以接收vgh；t22的第二端连接至第n级(本级)发射控制驱动电路的发射控制信号端，以输出em[n]。
[0074]
在输出下拉模块133中：
[0075]
t31的栅极连接至qb2；t31的第一端连接至第一低电平信号端，以接收vgl1；t31的第二端连接至第n级(本级)发射控制驱动电路的发射级传信号端，以输出emc[n]。
[0076]
t32的栅极连接至qb2；t31的第一端连接至第二低电平信号端，以接收vgl2；t31的第二端连接至第n级(本级)发射控制驱动电路的发射控制信号端，以输出em[n]。
[0077]
在第二控制模块134中：
[0078]
t41的栅极连接至q1；t41的第一端连接至第一时钟信号端，以接收ck；t41的第二
端连接至qb1。
[0079]
t42的栅极连接至第一时钟信号端，以接收ck；t42的第一端连接至第一高电平信号端，以接收vgh；t42的第二端连接至qb1。
[0080]
t43的栅极连接至qb1；t43的第一端连接至第二时钟信号端，以接收xck；t43的第二端连接至t44的第一端。
[0081]
t44的栅极连接至第二时钟信号端，以接收xck；t44的第二端连接至qb2。
[0082]
t45的栅极连接至q2；t45的第一端连接至第一低电平信号端，以接收vgl1；t45的第二端连接至qb2。
[0083]
c41的第一端连接至qb1；c41的第二端同时连接至t43的第二端和t44的第一端。
[0084]
c42的第一端连接至第一低电平信号端，以接收vgl1；c42的第二端连接至qb2。
[0085]
进一步地，请结合地参阅图7，本公开提供的新型发射控制驱动电路的工作过程主要包括初始化阶段(t1)、输出阶段(t2)、复位与空闲阶段(t3)。
[0086]
在初始化阶段：
[0087]
当emc[n
‑
1]为低电平、ck为高电平，以及xck为低电平时，t11和t41导通。
[0088]
对于t11，由于此时emc[n
‑
1]为低电平，因此q1被放电至低电平。
[0089]
对于t41，由于此时ck为高电平，因此qb1被充电至高电平。
[0090]
qb1处于高电平，控制t13、t43导通。
[0091]
对于t13，由于此时q1已经被放电至低电平，因此q2被放电至低电平，使t21、t22保持关断。
[0092]
当emc[n
‑
1]为低电平、ck，以及xck均为低电平时，q1、q2、qb2均低电平，qb1在c41的作用下保持高电平，各个节点的初始化过程结束。
[0093]
在输出阶段：
[0094]
当emc[n
‑
1]为低电平、ck为低电平，以及xck为高电平时，t44导通。
[0095]
对于t44，由于此时qb1为高电平，控制t43为导通状态，因此qb2被充电只高电平。
[0096]
qb2为高电平，控制t14、t31、t32导通。
[0097]
对于t31，在vgl1的作用下，第n级(本级)发射控制驱动电路中的输出下拉模块133输出低电平的emc[n]。
[0098]
对于t32，在vgl2的作用下，第n级(本级)发射控制驱动电路中的输出下拉模块133输出低电平的em[n]。
[0099]
发射控制驱动电路进入低电平输出阶段，根据图7可知，在整个输出阶段，在周期性变化的ck和xck作用下，第n级(本级)发射控制驱动电路的输出下拉模块133持续输出低电平的emc[n]至第n 1级(下一级)发射控制驱动电路中。
[0100]
在复位与空闲阶段：
[0101]
当emc[n
‑
1]为高电平、ck为高电平，以及xck为低电平时，t11、t42导通。
[0102]
对于t11，由于此时的emc[n
‑
1]为高电平，因此q1被充电至高电平。
[0103]
q1为高电平，控制t12、t41导通。
[0104]
qb1为高电平，控制t13导通。
[0105]
对于t13，由于此时q1为高电平，因此q2被充电至高电平。
[0106]
q2为高电平，控制t21、t22、t45导通。
[0107]
对于t45，在vgl1的作用下，qb2被放电至低电平，t31、t32关断。
[0108]
对于t21，在vgh的作用下，第n级(本级)发射控制驱动电路的发射级传信号端输出高电平的emc[n]。
[0109]
对于t22，在vgh的作用下，第n级(本级)发射控制驱动电路的发射控制信号端输出高电平的em[n]。
[0110]
当emc[n
‑
1]为高电平、所述ck为低电平，以及xck为高电平时，在c11的耦合作用下，q1电平升高，使q1和q2之间存在压差，由于此时二极管结构的t12处于导通状态，因此，q1和q2之间出现分流现象，q1电平降低、q2电平升高。当q1与q2之间的压差等于t12的阈值电压时，q1和q2的电平各自稳定。
[0111]
由于在刚进入复位与空闲阶段时，q2的电平未能达到与vgh相当的水平，一般是低于vgh。如果q2的电平维持不变，那么最后输出上拉模块132输出的emc[n]和em[n]是低于vgh的。因为，当t21(t22)的v
gs
＝v
th
时，t21(t22)关断，此时t21(t22)的v
s
等于v
q2
‑
v
th
，因此，在这种情况下输出的emc[n]和em[n]的理论最大值便等于v
s
，且小于vgh。
[0112]
但是，对于在本公开提供的发射控制驱动电路而言，当xck切换至高电平时，q1在c11的耦合作用，电平升高，并且q1通过t12向q2分流，使得q2电平升高，进而使得输出上拉模块132输出的emc[n]和em[n]的电平升高。
[0113]
进一步地，在交替变化的ck和xck的作用下，q2的电平逐步升高，相应地，输出上拉模块132输出的emc[n]和em[n]也能够逐步升高至vgh。
[0114]
对于显示面板中的子像素驱动电路而言，更高电平的em能够延长t3导通的时间，即延长对应的子像素单元(例如：有机发光器件)的发光时长。
[0115]
可以理解的是，在本公开的其他实施例中，输出上拉模块132输出的emc[n]和em[n]的具体电位值需要与其间接控制的子像素单元的需求发光时长相对应，并不限于上述的vgh。
[0116]
此外，在整个复位与空闲阶段，由于q1为高电平，使t41持续处于导通状态，当ck由高电平切换至低电平时，qb1被放电至低电平，使t13断开。随着ck的周期性变化，各个节点的复位过程结束，即q1、q2稳定地处于高电平，qb1、qb2稳定地处于低电平，发射控制驱动电路的工作进入空闲状态，并分别通过输出上拉模块132持续、稳定地的输出符合预期的高电平emc[n]和em[n]。
[0117]
此外，本公开所提供的显示装置包括如上所述的任一发射控制驱动器。
[0118]
以上对本公开实施例所提供的发射控制驱动器和显示装置进行了详细介绍，本文中应用了具体个例对本公开的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本公开的方法及其核心思想；同时，对于本领域的技术人员，依据本公开的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本公开的限制。