感测两个多级存储器单元以确定多个数据值的制作方法

1.本公开大体来说涉及半导体存储器及方法，且更特定地，涉及感测两个多级存储器单元以确定多个数据值。


背景技术：

2.存储器装置通常经提供作为计算机或其它电子装置中的内部半导体集成电路及/或外部可装卸式装置。存在许多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器可需要电力来维持其数据，且可包含随机存取存储器(ram)、动态随机存取存储器(dram)及同步动态随机存取存储器(sdram)，以及其它。非易失性存储器可通过在未供电时保留所存储数据而提供永久数据，且可包含“与非”快闪存储器、“或非”快闪存储器、只读存储器(rom)，及电阻可变存储器，例如相变随机存取存储器(pcram)、电阻式随机存取存储器(rram)、磁性随机存取存储器(mram)，及可编程导电存储器以及其它存储器。
3.存储器装置可用作需要高存储器密度、高可靠性及/或低功耗的广泛电子应用中的易失性存储器及非易失性存储器。非易失性存储器可用于例如个人计算机、便携式存储器棒、固态硬盘(ssd)、数码相机、蜂窝式电话、例如mp3播放器的便携式音乐播放器及电影播放器以及其它电子装置中。
4.可变电阻存储器装置可包含电阻可变存储器单元，其可基于存储元件(例如，具有可变电阻的存储器元件)的电阻状态来存储数据。如此，电阻可变存储器单元可经编程以通过使存储器元件的电阻电平变化而存储对应于目标存储器状态的数据。电阻可变存储器单元可通过将电场或能量源(例如正或负电脉冲(例如，正或负电压或电流脉冲))施加到存储器单元(例如，到存储器单元的存储器元件)达特定持续时间来经编程为目标存储器状态(例如，对应于特定电阻状态)。可通过响应于所施加询问电压感测穿过存储器单元的电流来确定电阻可变存储器单元的状态。基于存储器单元的电阻水平而变化的感测电流可指示存储器单元的状态。
5.可以交叉点架构来组织各种存储阵列，其中存储器单元(例如，电阻可变存储器单元)位于用于存取存储器单元的第一信号线与第二信号线的交点(例如，字线与位线的交叉点)处。一些电阻可变存储器单元可包括与存储元件(例如，相变材料、金属氧化物材料及/或一些其它可编程为不同电平的材料)串联的选择元件(例如，二极管、晶体管或其它开关装置)。一些电阻可变存储器单元(其可被称为自选存储器单元)可包含单一材料，其可用作存储器单元的选择元件及存储元件两者。


技术实现要素：

6.根据本技术案的方面，提供一种设备。所述设备包括：存储器，其具有多个存储器单元；及电路系统，其经配置以：通过以下操作感测所述多个存储器单元中的两个自选多级存储器单元(mlc)中的每一个的存储器状态，以确定多个数据值：在对应于第一存储器状态的第一阈值电压分布与对应于第二存储器状态的第二阈值电压分布之间的感测窗中使用
第一感测电压来感测第一mlc的存储器状态；在对应于第一存储器状态的第一阈值电压分布与对应于第二存储器状态的第二阈值电压分布之间的感测窗中使用第二感测电压来感测第二mlc的存储器状态；在重复的迭代中在随后感测窗口中使用在绝对量级值方面比所述第一感测电压及所述第二感测电压更高的感测电压来感测所述第一mlc及所述第二mlc的所述存储器状态，直到所述第一mlc及所述第二mlc的所述状态经确定为止；且其中所述第一感测电压及所述第二感测电压在所述感测窗口中选择性地更靠近于所述第一阈值电压分布或所述第二阈值电压分布。
7.根据本技术案的另一方面，提供一种设备。所述设备包括：电路系统，其在存储器装置中，所述电路系统经配置以：通过以下操作感测多个存储器单元中的两个自选多级存储器单元(mlc)中的每一个的存储器状态，以确定多个数据值：在对应于第一存储器状态的第一阈值电压分布与对应于第二存储器状态的第二阈值电压分布之间的感测窗中使用第一感测电压来感测第一mlc的存储器状态；在对应于第一存储器状态的所述第一阈值电压分布与对应于所述第二存储器状态的第二阈值电压分布之间的感测窗中使用第二感测电压来感测第二mlc的存储器状态；在重复的迭代中在随后感测窗口中使用比所述第一感测电压及所述第二感测电压更高的感测电压来感测所述第一mlc及所述第二mlc的所述存储器状态，直到所述第一mlc及所述第二mlc的所述状态经确定为止；及确定所述两个存储器单元中的哪一个由于所述第一阈值电压分布相对于所述第一感测电压的量级在所述感测窗口中的移位而切换其存储器状态；其中所述第一感测电压的所述量级在所述感测窗口中与所述第二阈值电压分布相比选择性地更靠近于所述第一阈值电压分布。
8.根据本技术案的又一方面，提供一种操作存储器的方法。所述方法包括：通过以下操作感测多个存储器单元中的两个多级存储器单元(mlc)的存储器状态，以确定四个数据值及十六个组合：在对应于第一存储器状态的第一阈值电压分布与对应于第二存储器状态的第二阈值电压分布之间的感测窗中使用第一感测电压来感测第一mlc的存储器状态；在对应于第一存储器状态的所述第一阈值电压分布与对应于所述第二存储器状态的第二阈值电压分布之间的感测窗中使用第二感测电压来感测第二mlc的存储器状态；在重复的迭代中在随后感测窗口中使用比所述第一感测电压及所述第二感测电压更高的感测电压来感测所述第一mlc及所述第二mlc的所述存储器状态，直到所述第一mlc及所述第二mlc的所述状态经确定为止；及将所述第一感测电压及所述第二感测电压在所述感测窗口中选择性地定位更靠近于所述第一阈值电压分布或所述第二阈值电压分布。
附图说明
9.图1为根据本公开的实施例的存储器阵列的实例的三维视图。
10.图2a为根据本公开的实施例的电与电压关系曲线的实例。
11.图2b为根据本公开的另一实施例的感测阈值电压分布的另一实例，所述感测阈值电压分布与感测两个多级存储器单元的存储器单元的存储器状态以确定多个数据值相关联。
12.图3a为根据本公开的实施例的感测阈值电压分布的实例，所述感测阈值电压分布与感测两个存储器单元的存储器单元的存储器状态以确定多个数据值相关联。
13.图3b说明根据本公开的实施例的真值表的实例，所述真值表与感测两个存储器单
元的存储器单元的存储器状态以确定多个数据值相关联。
14.图4为根据本公开的实施例的实例设备的框图说明。
具体实施方式
15.本公开包含用于感测两个存储器单元以确定多个数据值的设备、方法及系统。实施例包含具有多个存储器单元的存储器及经配置以感测所述多个存储器单元的两个自选多级存储器单元mlc中的每一个的存储器状态以确定多个数据值的电路系统。通过以下操作来确定数据值：在对应于第一存储器状态的第一阈值电压分布与对应于第二存储器状态的第二阈值电压分布之间的感测窗中使用第一感测电压来感测第一mlc的存储器状态，及在对应于第一存储器状态的第一阈值电压分布与对应于第二存储器状态的第二阈值电压分布之间的感测窗中使用第二感测电压来感测第二mlc的存储器状态。确定数据值的顺序包含在重复的迭代中使用比随后感测窗口中的所述第一感测电压及所述第二感测电压更高的感测电压来感测所述第一mlc及所述第二mlc的所述存储器状态，直到所述第一mlc及所述第二mlc的所述状态经确定为止。第一感测电压及第二感测电压在感测窗口中选择性地更靠近于第一阈值电压分布或第二阈值电压分布。
16.与先前的存储器装置相比，本公开的实施例可提供例如提高数据感测的可靠性及准确性及/或提高数据校正操作的速度及降低其复杂性的益处。例如，用于对例如自选存储器单元的电阻可变存储器单元进行编程的先前方法可生成两个不同状态中的一个，使得可用多个数据值(例如，00、01、10或11)对存储器单元中的每一个进行编程。在此类方法中，在对应于具有多个数据值的第一存储器状态的第一阈值电压分布与对应于具有多个数据值的第二存储器状态的第二阈值电压分布(例如，第二数目个存储器单元的存储电压分布)之间的感测(例如，读取)窗口中，两个感测电压可大体上处于中值电压分离。阈值电压分布中的每一者可表示用于多个存储器单元的存储电压的单独分布及/或用于第一存储器单元及成对的第二存储器单元的潜在存储电压的统计分布。
17.然而，各种类型的存储器单元(例如，电阻可变存储器单元等)的多个数据存储及/或编程注意事项可致使阈值电压分布中的多个(例如，子组或全部)存储器单元的存储电压移位且与感测窗的中值处的单个感测电压重叠，使得与感测电压(例如，数据值)有关的所感测电压在读取操作期间变得不可靠及/或不准确。例如，此类移位可由以下各项中的至少一个促成(例如，由其导致)：(例如，随着时间)加宽阈值电压分布以至少与单个感测电压重叠，(例如，随着时间)漂移阈值电压分布到较大中值电压以至少与单个感测电压重叠，及/或因对存储器单元中的至少一些执行读取/写入操作而干扰阈值电压分布中的存储器单元的子组的存储器状态以至少与单个感测电压重叠，以及其它可能的数据存储及/或编程注意事项。
18.本文中所描述的用于通过使用在感测窗口中选择性地更靠近于各种阈值电压分布的多个感测电压来感测两个存储器单元以确定多个数据值的实施例旨在减小与相应阈值电压分布的感测电压重叠的所存储电压中的一些的电势。如此，此类实施例可提高从存储器单元存取的数据的可靠性及准确性。此外，如本文中所描述，如与先前存储器装置相比，实施例可提高对可例如由第一及/或第二阈值电压分布的此类移位引起的潜在数据错误的数据校正操作的速度及/或降低其复杂性，以进一步提高从存储器单元存取的数据的
可靠性及准确性。存储器装置可包含多个存储器单元阵列，其中所有阵列或阵列的子组(少于全部)可经配置以存储、读取、写入及/或执行本文中所描述的数据验证及校正。
19.如本文中所使用，“一(a)”，“一(an)”或“多个”可指代事物中的一或多个，而“多个”可指代此类事物中的两个多个。例如，存储器装置可指代一或多个存储器装置，且多个存储器装置可指代两个或多于两个存储器装置。另外，如本文中所使用，指定符“n”及“m”(尤其相对于图式中的参考编号)指示本公开的多个实施例可包含如此指定的多个特定特征。此外，由连字符与特定参考编号分离数字(例如，关于感测窗口，在图3a中的312
‑
1、312
‑
2、312
‑
3)旨在表示相似的特征，尽管此类特征的位置、量级、宽度、高度及/或形状等可在特定实施例内及/或之间变化。本文中的各图遵循其中第一数字或前几个数字对应于图式图编号且其余数字识别图式中的元件或组件的编号惯例。不同图之间的类似元件或组件可通过使用类似数字来识别。
20.图1为根据本公开的实施例的存储器阵列100(例如，交叉点存储器阵列)的实例的三维视图。存储器阵列100可包含可被称为字线110
‑
0到110
‑
n的多个第一信号线(例如，第一存取线)及可被称为彼此交叉(例如，在不同平面中相交)的位线120
‑
0到120
‑
m的多个第二信号线(例如，第二存取线))。例如，字线110
‑
0到110
‑
n中的一个可与位线120
‑
0到120
‑
m交叉。存储器单元125可在位线与字线之间(例如，在每一位线/字线交叉处)。
21.例如，存储器单元125可为电阻可变存储器单元。存储器单元125可包含可编程为不同存储器状态的材料。在一些实例中，存储器单元125中的每一个可包含可用作选择元件(例如，开关材料)及存储元件的单一材料，使得每一存储器单元125可充当选择器装置及存储器元件两者。此类存储器单元在本文中可被称为自选存储器单元。例如，每一存储器单元可包含硫属化物材料，其可由各种经掺杂或未经掺杂材料形成，可为或可并非相变材料，及/或可在读取及/或写入存储器单元期间不经历相变。在一些实例中，每一存储器单元125可包含可包含硒(se)、砷(as)及锗(ge)的三元组合物，可包含硅(si)、se、as及ge的四元组合物，等。
22.在各种实施例中，存储器单元125的阈值电压可响应于横跨其所施加的电压差的量级超过其阈值电压而骤回(snap back)。此类存储器单元可被称为骤回存储器单元。例如，响应于所施加的电压差超过阈值电压，存储器单元125可从非导电(例如，高阻抗)状态改变(例如，骤回)到导电(例如，低阻抗)状态。例如，存储器单元骤回可指代响应于横跨存储器单元施加的电压差大于存储器单元的阈值电压，存储器单元从高阻抗状态转变为较低阻抗状态。例如，存储器单元骤回的阈值电压可被称为骤回事件。
23.图1中所展示实例可包含耦合到字线110的驱动器(例如，字线驱动器—未展示)。字线驱动器可向字线110供应双极性(例如，正及负)电流及/或电压信号。可包括交叉耦合锁存器的感测放大器(例如，在图4中所展示的感测电路系统405中)可耦合到字线驱动器，且可检测字线110上的正电流及负电流及/或正电压及负电压。在一些实例中，感测放大器可为字线驱动器的一部分(例如，包含在其中)。例如，字线驱动器可包含感测放大器的感测功能。在一些实例中，感测放大器可为(例如，包含在)耦合到存储器单元125的感测电路系统的一部分(例如，在存储器单元阵列中，如在图4中的406处所展示)。位线驱动器(未展示)可耦合到位线120以向位线120供应正及/或负电流及/或电压信号。
24.感测放大器可相对于特定感测电压(例如，阈值)检测与一或多个存储器单元125
相关联的电流及/或电压，且可基于由特定存储器单元存储的电压相对于特定感测电压的量级来输出信号以指示每一存储器单元125的特定存储器状态。如在真值表(例如，如在313处所展示且结合图3b所描述)中所表达，每一存储器单元125的所感测存储器状态可发送到特定锁存器(未展示)及/或由其存储，且所感测到存储器状态值可表示所感测存储器状态的有效性的验证及/或无效的所感测存储器状态(例如，与读取操作相关联)的校正的需要特定确定结果。
25.图2a及2b说明如本文中所描述的存储器单元骤回。vcell可表示横跨存储器单元的所施加电压。例如，vcell可为施加到对应于存储器单元的顶部电极的电压减去施加到对应于存储器单元的底部电极的电压(例如，经由相应字线及位线)。如在图2a中所展示，响应于所施加正极性电压(vcell)，经编程为存储器状态1(例如，在阈值电压分布)的存储器单元处于非导电状态，直到vcell达到电压vtst02为止，此时存储器单元转变为导电(例如，较低电阻)状态。此转变可被称为骤回事件，其在横跨存储器单元施加的电压(以特定极性)超过存储器单元的阈值电压时发生。因此，电压vtst02可被称为骤回电压。在图2a中，电压vtst01对应于经编程为存储器状态1(例如，在另一阈值电压分布)的存储器单元的骤回电压。即，如在图2a中所展示，当vcell在负极性方向上超过vtst01时，存储器单元转变(例如，切换)为导电状态。
26.类似地，如在图2b中所展示，响应于所施加的负极性电压(vcell)，经编程为存储器状态0(例如，处于阈值电压分布)的存储器单元处于非导电状态，直到vcell达到电压vtst11为止，此时存储器单元骤回到导电(例如，较低的电阻)状态。在图2b中，电压vtst12对应于经编程为存储器状态0(例如，处于另一阈值电压分布)的存储器单元的骤回电压。即，当vcell在正极性方向上超过vtst12时，存储器单元从高阻抗非导电状态骤回到低阻抗导电状态。
27.在各种情况下，骤回事件可导致存储器单元切换存储器状态。例如，如果将超过vtst02的vcell施加到处于存储器状态1的存储器单元，那么所产生的骤回事件可将存储器单元的阈值电压缩减到低于相应感测电压的电平，如本文中所描述，这将导致存储器单元经感测(读取)为存储器状态0而不是存储器状态1。如此，在多个实施例中，如结合图3a所描述，骤回事件可将存储器单元切换到相反状态(例如，从存储器状态1切换到存储器状态0，且反之亦然)。
28.图3a说明根据本公开的实施例的感测阈值电压分布的实例，所述感测阈值电压分布与感测两个多级存储器单元(mlc)以确定多个数据值的存储器单元的存储器状态相关联。
29.图3a中所展示的实例说明在负极性定向上的四个阈值电压分布308
‑
1、308
‑
2、308
‑
3及308
‑
4(表示四个位，与一对mlc中的第一个(例如，第一mlc存储器单元301
‑
1)的存储器状态相关联)，及四个阈值电压分布309
‑
1、309
‑
2、309
‑
3及309
‑
4(与所述对mlc中的第二个(例如，第二mlc存储器单元301
‑
2)的存储器状态相关联)。所展示存储器单元301
‑
1包括2个位。每一位具有2个值，且数据值的组合可产生4个存储器状态。第二存储器单元301
‑
2还可包括2个位。可分别操作为一对存储器单元以各自存储电压量级(在其被感测且进行比较时))的两个存储器单元301
‑
1及301
‑
2实现多个数据值的确定。存储器单元301
‑
1表示一对此类存储器单元中的一个，其中存储器单元中的每一个经配置以选择性地存储对应于如
通过参考感测窗口中的确定(例如，预定)感测电压所确定的四个存储器状态的电压量级(例如，相对于零伏(0v))。在图3a的实例实施例中，在四个存储器状态之间展示三(3)个感测窗口312
‑
1、312
‑
2及312
‑
3。例如，展示在阈值电压分布308
‑
1(数据值11)与阈值电压分布308
‑
2(数据值10)之间的感测窗口312
‑
1。展示在阈值电压分布308
‑
2(数据值10)与阈值电压分布308
‑
3(数据值01)之间的感测窗口312
‑
2。展示在阈值电压分布308
‑
3(数据值01)与阈值电压分布308
‑
4(数据值00)之间的感测窗口312
‑
3。当阈值电压分布尚未相对于其所确定的感测电压中的一个或两个移位(例如，不重叠)时，每一感测电压对应于四个数据值中的两个。
30.在图3a的实例中，展示与三个感测窗口相关联的六(6)个感测电压，每一感测窗口两个。例如，感测电压310
‑
1(d*vdm1n)及311
‑
1(d vdm1n)与感测窗口312
‑
1相关联。感测电压310
‑
2及311
‑
2与感测窗口312
‑
2相关联。感测电压310
‑
3及311
‑
3与感测窗口312
‑
3相关联。由于阈值电压分布相对于最靠近于阈值电压分布的感测电压的量级在感测窗口中的移位，可确定存储器单元具有切换的存储器状态。例如，由于第一阈值电压分布308
‑
1相对于第一感测电压310
‑
1(d*vdm1n)的量级在感测窗口312
‑
1中的移位，可确定存储器单元301
‑
1具有切换的存储器状态。
31.第一存储器单元301
‑
1可经编程为由具有数据值状态(11)的阈值电压分布308
‑
1所表示的数据值，而第二存储器单元301
‑
2可经编程为由具有数据值(10)的阈值电压分布309
‑
2所表示的数据值。为了读取第一存储器单元301
‑
1的数据值，可在对应于第一数据值(11)的第一阈值电压分布308
‑
1与对应于第二数据值(10)的第二阈值电压分布308
‑
2之间的感测窗312
‑
1中施加第一感测电压310
‑
1。为了读取第二存储器单元301
‑
2的存储器状态，可在对应于第二存储器单元301
‑
2的第一数据值(11)的第一阈值电压分布309
‑
1与对应于第二存储器单元301
‑
2的第二数据值(10)的第二阈值电压分布309
‑
2之间的感测窗312
‑
1中施加第二感测电压311
‑
1(d vdm1n)。
32.在此实施例中，第一感测电压310
‑
1(d*vdm1n)及第二感测电压311
‑
1(d vdm1n)在感测窗口312
‑
1中选择性地更靠近于第一存储器单元301
‑
1的第一阈值电压分布308
‑
1或第二阈值电压分布308
‑
2以及第二存储器单元301
‑
2的第一阈值电压分布309
‑
1及第二阈值电压分布309
‑
2(例如，同时具有统计上适当的分离容限)。例如，如在图3a中所说明，施加到第一存储器单元301
‑
1及第二存储器单元301
‑
2的第一感测电压310
‑
1(d*vdm1n)在感测窗口312
‑
1中分别更靠近于第一阈值电压分布308
‑
1或309
‑
1(例如，同时具有统计上适当的分离容限)。第二感测电压311
‑
1(d vdm1n)在感测窗口312
‑
1中分别更靠近于第二阈值电压分布308
‑
2或309
‑
2(例如，同时具有统计上适当分离容限)。感测电压确定阈值电压分布的可靠性。在一些实施例中，可将存储器单元从较低感测电压读取到最高感测电压。即，在负极性或正极性中，第一感测电压可具有比第二感测电压小的绝对值电压量级。
33.为了感测第一存储器单元301
‑
1的存储器状态，在对应于第二存储器状态(10)的第二阈值电压分布308
‑
2与对应于第三存储器状态(01)的第三阈值电压分布308
‑
3之间的感测窗312
‑
2中施加第三感测电压310
‑
2。可通过在对应于第二存储器状态(10)的第二阈值电压分布309
‑
2与对应于第三存储器状态(01)的第三阈值电压分布309
‑
3之间的感测窗口312
‑
2中施加第四感测电压311
‑
2来感测(例如，读取)第二存储器单元301
‑
2的存储器状态。在此实施例中，第三感测电压310
‑
2及第四感测电压311
‑
2在感测窗口312
‑
2中可选择性地
更靠近于第二阈值电压分布308
‑
2或第三阈值电压分布309
‑
3。例如，如在图3a中所说明，第三感测电压310
‑
2在感测窗口312
‑
2中更靠近于第一存储器单元301
‑
1中的第二阈值电压分布308
‑
2，而第四感测电压311
‑
2在第二存储器单元301
‑
2中的感测窗口312
‑
2中更靠近于第三阈值电压分布309
‑
3。
34.最后，可施加第五感测电压310
‑
3以感测在对应于第三存储器状态(01)的第三阈值电压分布308
‑
3与对应于第四存储器状态(00)的第四阈值电压分布308
‑
4之间的感测窗口312
‑
3中的第一存储器单元301
‑
1的存储器状态。可使用对应于第三存储器状态(01)的第三阈值电压分布309
‑
3与对应于第四存储器状态(00)的第四阈值电压分布309
‑
4之间的感测窗口312
‑
3中的第六感测电压311
‑
3来感测第二存储器单元301
‑
2的存储器状态。在此实施例中，第五感测电压310
‑
3及第六感测电压311
‑
3在感测窗口312
‑
3中分别选择性地更靠近于第三阈值电压分布308
‑
3或第四阈值电压分布309
‑
4。例如，如在图3a中所说明，第五感测电压310
‑
3在第一存储器单元301
‑
1中的感测窗口312
‑
3中更靠近于第三阈值电压分布308
‑
3，而第六感测电压311
‑
3在第二存储器单元301
‑
2中的感测窗口312
‑
3中更靠近于第四阈值电压分布309
‑
4。尽管以负极性详细地描述及说明存储器单元301
‑
1及存储器单元301
‑
2，但实施例不限于此。可类似地以正极性读取存储器单元301
‑
1及存储器单元301
‑
2。
35.电路系统可经配置以通过以下操作来确定数据值(“状态”)：比较两个多级存储器单元中的每一个的所感测存储器状态，通过确定所感测数据值状态经感测为经编程来验证存储器单元301
‑
1的存储器状态(例如，确定一对多级单元(图3b中所展示的mlc)的“有效”状态)，及至少部分地基于一个组合的两个存储器状态(其与另一对应组合的两个所感测存储器状态相比经感测(例如，读取)为更可读地可靠)来确定两个存储器单元(例如，存储器单元301
‑
1或301
‑
2中的任一个)的存储器状态的切换。可靠性可归因于：至少一个感测电压与感测窗口(例如，312
‑
1、312
‑
2、312
‑
3)的一侧上的一个阈值电压分布的分离的量级比至少一个感测电压与其它存储器状态的其它阈值电压分布的分离更接近或更远离。
36.如图3a的实例中所呈现，具有参考数字310及311的六(6)个感测电压可用于确定对应一对多级存储器单元的存储器状态(例如，作为读取操作的一部分区分存储器状态)。确定数据值的可靠性及/或准确性可取决于以下能力：将例如第一存储器单元301
‑
1的对应于阈值电压分布308
‑
2的数据值状态(10)与第一存储器单元301
‑
1的对应于阈值电压分布308
‑
1的数据值状态(11)区分开，及还将第二存储器单元301
‑
2的对应于阈值电压分布309
‑
2的数据的状态值(10)与第二存储器单元301
‑
2的对应于阈值电压分布309
‑
1的数据值状态(11)区分开。
37.所感测存储器状态的一种组合更可读地可靠的确定可基于较大的分离的量级，从而与由所感测存储器状态的其它组合中的更小分离引起的移位相比，具有对应更大移位的以到达感测电压的可能性较小。因此，如在图3a中所展示，感测电压310
‑
1(d*vdm1n)用于存储器单元301
‑
1，且与感测电压310
‑
1(d*vdm1n)距阈值电压分布308
‑
1(具有数据值为11)的分离相比，处于距阈值电压分布308
‑
2(具有数据值10)更大分离处。另外，感测电压311
‑
1(d vdm1n)用于存储器单元301
‑
2，且与感测电压311
‑
1(d vdm1n)距阈值电压分布309
‑
2(具有数据值为10)的分离相比，处于距阈值电压分布309
‑
1(具有数据值11)更大分离处。
38.如本文中所使用的，可读地可靠旨在意指：将感测电压310
‑
1(d*vdm1n)用于存储器单元301
‑
1，所感测存储器状态比例如图3a中所展示的阈值电压分布308
‑
1(具有数据值
vdm1n)、310
‑
2(d*vdm2n)、311
‑
2(d vdm2n)、310
‑
3(d*vdm3n)及311
‑
3(d vdm3n)，仅在施加第四感测电压311
‑
2(d vdm2n)时，才将检测在第二存储器单元301
‑
2中具有数据值10的存储器状态309
‑
2。对于每一可能的存储器状态组合，将本文中所描述的过程进行下去，其中将结果表达在图3b的真值表313中。类似地，如果施加到每一存储器单元301
‑
1及301
‑
2的感测电压感测到第二存储器单元301
‑
2中的数据值11的结果及第一存储器单元中的数据值10的结果(例如，与行333中所展示的结果相反)，如参考真值表313中的行334所指示，那么此所得状态(例如，有效状态“4”)也可为可读地可靠。另外，如行339中所展示，如果所施加感测电压310
‑
1、311
‑
1、310
‑
2、311
‑
2的结果导致确定存储器单元301
‑
1处于由数据值11反映的存储器状态且存储器单元301
‑
2也处于由数据值11所反映的存储器状态，那么确定存储器单元301
‑
2具有切换状态。且作为又一实例，如行338中所展示，如果所施加感测电压310
‑
1、311
‑
1、310
‑
2、311
‑
2的结果导致确定存储器单元301
‑
1处于由数据值10反映的存储器状态且存储器单元301
‑
2也处于由数据值10所反映的存储器状态，那么确定存储器单元301
‑
1具有切换状态。
48.在上述第一实例中，给定存储器单元的存储器状态的切换可归因于第二阈值电压分布(例如，309
‑
2)相对于感测窗312
‑
1中的第二感测电压的量级(例如，311
‑
1(d vdm1n))的移位而非第一感测电压的量级(例如，310
‑
1(d*vdm1n))，这是因为第二感测电压(例如，311
‑
1(d vdm1n))相对于第一感测电压(例如，310
‑
1(d*vdm1n))的较少分离。因为由于在同一时间点的移位所致两个成对的存储器单元切换存储器状态的可能性很低，因此确定两个存储器单元中的哪一个已在所述时间点切换其存储器状态可使得能够迅速纠正切换存储将状态回到原始存储器状态(例如，在其它存储器单元潜在地切换存储器状态之前)，以改进所存储数据的可靠性及/或准确性。
49.如本文中所使用，较低的可靠性旨在意指两个存储器单元之间的另一组合的四个数据值较不可读地可靠，这归因于感测电压距表示存储器状态的给定阈值电压分布的分离的第一量级及第二感测电压距表示另一存储器状态的另一阈值电压分布的分离的第二量级比感测电压距较可读地可靠组合中的相应分布其它存储器状态的分离小，或不可辨别两个阈值电压分布均尚未移位。
50.相同因素会同时影响两个存储器单元的两个存储器状态的可靠性的可能性很低，这导致两个成对的存储器单元在同一时间点切换存储器状态的可能性很低。例如，第一阈值电压分布308
‑
1向第一更大的绝对值中值量级的漂移可导致至少一个存储器单元与更靠近的第一感测电压310
‑
1(d*vdm1n)重叠，这是因为漂移将朝向更靠近的第一感测电压310
‑
1(d*vdm1n)。相反，第二阈值电压分布308
‑
2到第二更大的绝对值中值量级的漂移将不会导致任何存储器单元与更靠近的第二感测电压311
‑
2(d vdm2n)重叠，因为所需的漂移将更大且第二阈值电压分布308
‑
2更远离第四感测电压311
‑
2(d vdm2n)。然而，如所述，在针对存储器单元301
‑
1的所有存储器状态308
‑
1、308
‑
2、308
‑
3及308
‑
4及存储器单元301
‑
2中的存储器状态309
‑
1、309
‑
2、309
‑
3及309
‑
4横跨所有感测电压310
‑
1(d*vdm1n)、311
‑
1(d vdm1n)、310
‑
2(d*vdm2n)、311
‑
2(d vdm2n)，310
‑
3(d*vdm3n)及311
‑
3(d vdm3n)实施此过程时，可不能始终辨别两个阈值电压分布均尚未移位。
51.由于阈值电压分布的至少一部分的移位，各种因素可有助于存储器状态的切换。例如，所述移位可由以下中的至少一个促成：加宽第一子组存储器单元的第一阈值电压分
布(例如，308
‑
1、309
‑
1)以至少与第一感测电压(例如，310
‑
1(d*vdm1n))重叠；加宽第二子组存储器单元的第二阈值电压分布(例如，308
‑
2、309
‑
2)以至少与第三感测电压(例如310
‑
2(d*vdm2n))重叠。相对于其它感测电压311
‑
2(d vdm2n)、310
‑
3(d*vdm3n)及311
‑
3(d vdm3n)，对于存储器单元301
‑
1中的阈值电压分布308
‑
1、308
‑
2、308
‑
3及308
‑
4以及存储器单元301
‑
2中的阈值电压分布309
‑
1、309
‑
2、309
‑
3及309
‑
4中的每一个可发生相同情况。移位还可由以下各项促成：存储器单元中的阈值电压分布漂移到极性的较大中值量级以至少与感测电压重叠；因对存储器单元中的至少一些执行读取或写入操作而干扰存储器单元的存储器状态，使得给定阈值电压分布至少与感测电压重叠；以及使阈值电压分布移位的其它可能促成因素。
52.确定两个存储器单元中的哪一个已切换进一步至少部分地基于电路系统经配置以响应于确定对应于两个对应存储器状态的两个数据值匹配或较不可读地可靠来使用真值表313所描绘的信息，且基于较少的切换可能性，将两个存储器状态的更可读地可靠组合用于两个存储器单元的第一存储器单元301
‑
1及第二存储器单元301
‑
2作为稳定组合。如真值表313中由n/a所指示，基于确定不可能发生切换来验证两个数据值的可读地可靠性。
53.真值表313可将一个单元或另一单元指示为第一存储器单元301
‑
1(“d*”)及第二存储器单元301
‑
2(“d”)的数据值对的较不可读地可靠成员。例如，特定组合可基于更可能切换来提供关于哪个单元已切换的见解。因为数据值的组合不可靠，所以可确定数据可在第一存储器单元301
‑
1或第二存储器单元301
‑
2中具有切换的存储器状态，如在真值表313中由最靠近于阈值电压分布的感测电压(d或d*)所指示。真值表313可进一步用于将从第一存储器单元301
‑
1(d*)及第二存储器单元(d)感测的有效数据值(“有效状态”)与自第一存储器单元301
‑
1(d*)及第二存储器单元301
‑
2(d)的两个存储器状态读取的较不可读地可靠的数据值进行比较，以确定第一存储器单元301
‑
1(d*)或第二存储器单元301
‑
2(d)中的哪一者已切换。
54.如真值表313中所展示，将感测电压310
‑
1(d*vdm1n)、311
‑
1(d vdm1n)、310
‑
2(d*vdm2n)、311
‑
2(d vdm2n)、310
‑
3(d*vdm3n)及311
‑
3(d vdm3n)依从最低绝对电压到最高绝对电压的顺序施加到第一存储器单元301
‑
1(真值表313的第2列中的d*)及第二存储器单元301
‑
2(真值表313的第1列中的d)将导致在两个mlc之间可读的至少六(6)个可靠状态(“有效状态”)。这些在真值表313的第三列中(在标为“结果”的列中)表示为状态“1”、“2”、“3”、“4”、“5”及“6”，且至少六(6)个可靠状态(例如，有效状态)在真值表313的第四列中以名称“n.a.”在标记为“失败”的列中表示为“不适用”。
55.作为使用本文中所描述的感测方法的操作的开始实例，在感测电压310
‑
1(d*vdm1n)、311
‑
1(d vdm1n)、310
‑
2(d*vdm2n)、311
‑
2(d vdm2n)、310
‑
3(d*vdm3n)及311
‑
3(d vdm3n)从零(0)伏垂直轴线相对于负极性以相应绝对量级自右到左值步进，可确定以下内容。当将感测电压310及311施加到第一(d*)存储器单元301
‑
1及第二(d)存储器单元301
‑
2时，对于第二存储器单元301
‑
2(对其施加d vdm1n、d vdm2n及d vdm3n感测电压)具有数据值10的感测状态及对于第一存储器单元301
‑
1(对其施加d*vdm1n、d*vdm2n及d*vdm3n感测电压)的具有数据值11的感测状态为更可读地可靠组合(例如，基于为稳定且较不可能切换)，如在真值表313中的行333中所展示(例如，展示为失败列中为n.a.的有效状态“3”)。对于第二存储器单元301
‑
2具有数据值11的感测状态与对于第一存储器单元301
‑
1具有数据
值10的感测状态的反向对也为更可读地可靠的组，如在真值表313中的行334中所展示(例如，展示为失败列中为n.a.的有效状态“4”)。
56.如在真值表313内所展示，所感测(例如，读取)状态的较不可读性可靠组合的实例可包含对于存储器单元301
‑
2产生数据值11的感测数据值及对于第一存储器单元301
‑
1的感测数据值11的组合。基于所描述的将感测电压310
‑
1(d*vdm1n)、311
‑
1(d vdm1n)、310
‑
2(d*vdm2n)、311
‑
2(d vdm2n)、310
‑
3(d*vdm3n)及311
‑
3(d vdm3n)置放在相应感测窗口312
‑
1、312
‑
2及312
‑
3的相对端的技术，数据值状态的此使得结果匹配为较不可读地可靠组合(例如，基于第二存储器单元301
‑
2(d)已切换的可能性)，如真值表313中的行339中所展示。上述情形是基于将第一存储器单元301
‑
1(d*)的可靠状态读取为状态11(第三列的状态“3”)，因为感测窗口312
‑
1中的感测电压310
‑
1(d*vdm1n)的接近度更靠近于存储器单元301
‑
1中的第一阈值电压分布308
‑
1因此，第二存储器单元301
‑
2(d)在第四列中(在“失败”下)被反映为已切换状态(例如，“翻转”)且可经重新编程回到具有数据值10的阈值电压分布309
‑
2中的正确编程状态的单元。出于类似原因，对于存储器单元301
‑
2产生数据值11的感测数据值及对于存储器单元301
‑
1的感测数据值01也是较不可读地可靠组合，如在真值表313中行340中所展示。
57.真值表313中的行344中展示存储器单元301
‑
1与存储器单元301
‑
2之间的另一较不可靠的感测数据值组合。此实例包含针对第二存储器单元301
‑
2的数据值01的感测数据值及针对第一存储器单元301
‑
1的感测数据值11。此组合也基于本文中所描述的感测电压方法，且为较不可读地可靠组合，如真值表313中行344中所展示表达为状态“6”。上述情形是基于将第一存储器单元301
‑
1(d*)的可靠状态读取为状态11(第三列的状态“6”)，因为感测窗口312
‑
1中的感测电压310
‑
1(d*vdm1n)的接近度更靠近于存储器单元301
‑
1中的第一阈值电压分布308
‑
1。因此，第二存储器单元301
‑
2(d)在第四列中(在“失败”下)被反映为已切换状态(例如，“翻转”)且可经重新编程回到具有数据值00的阈值电压分布309
‑
4中的正确编程状态的单元，这是因为感测电压d vdm3n在感测窗312
‑
3的末端更紧密接近。
58.继续图3b的真值表313中所表达的实例，在此方法下将感测电压310
‑
1(d*vdm1n)、311
‑
1(d vdm1n)、310
‑
2(d*vdm2n)、311
‑
2(d vdm2n)、310
‑
3(d*vdm3n)及311
‑
3(d vdm3n)在相应感测窗312
‑
1、312
‑
2及312
‑
3的相对端处施加到一对mlc301
‑
1及301
‑
2，且读取对于存储器单元301
‑
2具有数据值00且对于存储器单元301
‑
1具有数据值11的感测状态经确定为更可读地可靠组合，如在真值表313中行346中所展示(为“6”)(在第四“失败”列中所列的n.a.表示有效状态)。同样，感测电压310
‑
1(d*vdm1n)在感测窗312
‑
1中接近于存储器单元301
‑
1的阈值电压分布308
‑
1，且感测电压311
‑
3(d vdm3n)在感测窗口312
‑
3中接近于存储器单元301
‑
2的阈值电压分布309
‑
4产生有效状态读取的高可能性。类似地，根据本公开的方法，对于存储器单元301
‑
2具有数据值11且对于存储器单元301
‑
1具数据值有00的感测数据值也为更易读的可靠组合，如在真值表313中在行341中所展示(状态“5”)(在第四“失败”列中所列的n.a.表示有效状态)。
59.如在真值表313内在行338中所展示，所感测(例如，读取)状态的较不可读性可靠组合的另一实例可包含对于第二存储器单元301
‑
2产生感测数据值10及对于第一存储器单元301
‑
1的感测数据值10。此组合也基于本文中所描述的感测电压方法，且为较不可读地可靠组合，如在真值表313中的行338中所展示表达为状态“3”。上述情形是基于将第二存储器
单元301
‑
2(d*)的可靠状态读取为状态10(第三列的状态“3”)，因为感测窗口312
‑
1中的感测电压311
‑
1(d vdm1n)的接近度更靠近于存储器单元301
‑
2中的第二阈值电压分布309
‑
2。因此，第一存储器单元301
‑
1(d*)在第四列中(在“失败”下)被反映为已切换状态(例如，“翻转”)且可经重新编程回到具有数据值11的阈值电压分布308
‑
1中的正确编程状态的单元，这是因为感测电压d*vdm1n在感测窗312
‑
1的末端更紧密接近。
60.可存在可未经验证的感测数据组合。例如，对于存储器单元301
‑
2的感测数据值01与对于存储器单元301
‑
1的发送数据值10的组合可为未经验证的组合，如真值表313中的行343中所展示。感测电压310
‑
2(d*vdm2n)在感测窗口312
‑
2中接近于存储器单元301
‑
1的阈值电压分布308
‑
2，且感测电压311
‑
2(d vdm2n)在感测窗口312
‑
2中接近于存储器单元301
‑
2的阈值电压分布309
‑
3产生有效状态读取的高可能性。然而，此组合不能产生感测数据值的可靠组合，且不确定哪个单元(301
‑
1或301
‑
2)切换状态。如此，第三列经标记为n.v.(“无效”)且第四/“失败列”保持空白。同样地，对于存储器单元301
‑
2的感测数据值10与对于存储器单元301
‑
1的感测数据值01的组合也可为未经验证的组合，如真值表313中的行342中所展示。感测电压310
‑
2(d*vdm2n)在感测窗口312
‑
2中接近于存储器单元301
‑
1的阈值电压分布308
‑
3，且感测电压311
‑
2(d vdm2n)在感测窗口312
‑
2中接近于存储器单元301
‑
2的阈值电压分布309
‑
2产生感测到针对mlc 301
‑
1及301
‑
2中的任一个读取的“无效”状态的高可能性。因此，此组合不能产生感测数据值的可靠组合，且不确定哪个单元301
‑
1或301
‑
2切换状态。如此，第三列经标记为n.v.(“无效”)且第四/“失败列”保持空白。
61.具有针对存储器单元301
‑
2的感测数据值00及针对存储器单元301
‑
1的感测数据值10的成对组合为较不可读地可靠组合，如在真值表313中的行345中所展示。上述情形是基于将第二存储器单元301
‑
2(d)的可靠状态读取为状态00(第三列的状态“6”)，因为感测窗口312
‑
3中的感测电压311
‑
3(d vdm3n)接近度更靠近于存储器单元301
‑
2中的第四阈值电压分布309
‑
4。因此，第一存储器单元301
‑
1(d*)在行345的第四列中(在“失败”下)被反映为已切换状态(例如，“翻转”)且可经重新编程回到具有数据值01的阈值电压分布308
‑
3中的正确编程状态的单元。对于存储器单元301
‑
2及阈值电压分布308
‑
1具有数据值10且对于存储器单元301
‑
1具有数据值00的一对相反感测状态也为较不可读地可靠组合，如在真值表313中行337中所展示。此组合也基于本文中所描述的感测电压方法，为较不可读地可靠组合，如在真值表313中的行337中所展示表达为状态“2”。上述情形是基于将第一存储器单元301
‑
1(d*)的可靠状态读取为状态00(第三列的状态“2”)，因为感测窗口312
‑
3中的感测电压310
‑
3(d*vdm3n)的接近度更靠近于存储器单元301
‑
1中的第一阈值电压分布308
‑
4。因此，第二存储器单元301
‑
2(d)在第四列中(在“失败”下)被反映为已切换状态(例如，“翻转”)且可经重新编程回到具有数据值01的阈值电压分布309
‑
3中的正确编程状态的单元，这是因为感测电压d vdm3n在感测窗312
‑
3的末端更紧密接近。
62.较不可读地可靠的另一实例可包含对于存储器单元301
‑
2的感测数据值01与对于存储器单元301
‑
1的感测数据值01的组合为较不可读地可靠组合，如在真值表313中的行335中所展示。基于本文中所描述的感测电压方法，此组合为较可读地可靠组合，表达为状态“1”，如在真值表313中的行335中所展示。上述情形是基于将第一存储器单元301
‑
1(d*)的可靠状态读取为状态01(第三列的状态“1”)，此归因于感测窗口312
‑
3中的感测电压310
‑
3(d*vdm3n)的接近度更靠近于存储器单元301
‑
1中的第一阈值电压分布308
‑
3。因此，第二
存储器单元301
‑
2(d)在第四列中(在“失败”下)被反映为已切换状态(例如，“翻转”)且可经重新编程回到具有数据值00的阈值电压分布309
‑
4中的正确编程状态的单元，这是因为感测电压d vdm3n在感测窗312
‑
3的末端更紧密接近。
63.针对存储器单元301
‑
2的感测数据值00及针对存储器单元301
‑
1的感测数据值01的成对组合为更可读地可靠组合，如在真值表313中的行331中所展示。感测电压310
‑
3(d*vdm1n)在感测窗口312
‑
3中接近于存储器单元301
‑
1的阈值电压分布308
‑
3，且感测电压311
‑
3(d vdm3n)在感测窗口312
‑
3中接近于存储器单元301
‑
2的阈值电压分布309
‑
4产生有效状态读取的高可能性。类似地，根据本公开的方法，对于存储器单元301
‑
2具有数据值01且对于存储器单元301
‑
1具数据值有00的感测数据值也为更易读的可靠组合，如在真值表313中在行331中所展示(状态“2”)(在第四“失败”列中所列的n.a.表示有效状态)。
64.针对存储器单元301
‑
2的感测数据值00及针对存储器单元301
‑
1的感测数据值00的成对组合为较不可读地可靠组合，如在真值表313中的行336中所展示。基于本文中所描述的感测电压方法，此组合也为更可读地可靠组合，表达为状态“1”，如在真值表313中的行336中所展示。上述情形是基于将第二存储器单元301
‑
2(d)的可靠状态读取为状态00(第三列的状态“1”)，因为感测窗口312
‑
3中的感测电压311
‑
3(d vdm3n)的接近度更靠近于存储器单元301
‑
2中的第四阈值电压分布309
‑
4。因此，第一存储器单元301
‑
1(d*)在行336的第四列中(在“失败”下)被反映为已切换状态(例如，“翻转”)且可经重新编程回到具有数据值01的阈值电压分布308
‑
3中的正确编程状态的单元。
65.如此，真值表313可用于使得能够确定两个存储器单元中的哪一个由于其阈值电压分布相对于对应感测电压的量级的移位而已切换其存储器状态。所述确定可基于将被确定为对于第一存储器单元及第二存储器单元可靠的一对数据值与第一存储器单元及第二存储器单元的所感测第二数据值对进行比较。所述确定可进一步基于确定两个存储器单元中的哪一个已基于哪一个存储器单元具有与第一及第二存储器单元的第一数据值对不同的所感测存储器状态而切换其存储器状态。
66.尽管基于负极性描述真值表313，但实施例不限于此。可与上文相关联负极性操作所描述的读取相似地在正极性中读取真值表313。
67.图4为根据本公开的实施例的实例设备(例如，电子存储器系统400)的框图说明。存储器系统400可包含例如存储器装置402的设备及例如存储控制器(例如主机控制器)的控制器404。例如，控制器404可包含处理器。控制器404可例如耦合到主机，且可从主机接收命令信号(或命令)、地址信号(或地址)及数据信号(或数据)，且可将数据输出到主机。
68.存储器装置402包含存储器单元的存储器阵列406。例如，存储器阵列406可包含本文中所揭示的存储器单元的存储器阵列中的一或多个，例如交叉点阵列。存储器装置402可包含地址电路系统408，以锁存通过/o电路系统412在i/o连接410上提供的地址信号。地址信号可由行解码器414及列解码器416接收及解码，以存取存储器阵列406。例如，行解码器414及/或列解码器416可包含驱动器。
69.存储器装置402可通过使用在一些实例中可为读取/锁存电路系统420的感测/缓冲电路系统来感测存储器阵列列中的电压及/或电流改变来感测(例如，读取)存储器阵列406中的数据。读取/锁存电路系统420可从存储器阵列406读取及锁存数据。感测电路系统405可包含耦合到存储器阵列406的存储器单元的多个感测放大器，其可与读取/锁存电路
系统420结合操作以感测(读取)来自目标存储器单元的存储器状态。可包含i/o电路系统412，用于经由i/o连接410与控制器404进行双向数据通信。可包含写入电路系统422以将数据写入到存储器阵列406。
70.控制电路系统424可对由控制连接426从控制器404所提供的信号进行解码。这些信号可包含用以控制存储器阵列406上的操作(包含数据读取及数据写入操作)的芯片信号、写入启用信号及地址锁存信号。
71.例如，控制电路系统424可包含在控制器404中。控制器404可单独或组合地包含其它电路系统、固件、软件等。控制器404可为外部控制器(例如，在与存储器阵列406分离的裸片中，无论是全部还是部分)或内部控制器(例如，包含在与存储器阵列406相同的裸片中)。例如，内部控制器可为状态机或存储器序列器。
72.在一些实例中，控制器404可经配置以致使存储器装置402至少执行本文中所揭示的方法，例如感测两个多级存储器单元以确定多个数据值。在一些实例中，存储器装置402可包括先前结合图1、、2a
‑
b及3a
‑
b所描述的电路系统。例如，存储器装置402可包含电路系统，例如感测放大器、锁存器、真值表、字线及位线及/或成对的存储器单元，以及本文中所公开的其它电路系统。
73.如本文中所使用，术语“耦合”可包含不与中间元件电耦合、直接耦合及/或直接连接(例如，通过直接物理接触)或与中间元件间接耦合及/或连接。术语“耦合”可进一步包含彼此协作或相互作用的两个或多于两个元件(例如，如呈因果关系)。
74.所属领域的技术人员将了解，可提供额外电路系统及信号，且图4的存储器系统400已经简化。应认识到，可能未必需要将参考图4所描述的各种块组件的功能性隔离以区分集成电路装置的组件或组件部分。例如，集成电路装置的单个组件或组件部分可经调适以执行图4的多于一个块组件的功能性。替代地，集成电路装置的一或多个组件或组件部分可经组合以执行图4的单个块组件的功能性。
75.虽然本文中已图解说明及描述了特定实施例，但所属领域普通技术人员将了解，旨在实现相同结果的布置可替代所展示的特定实施例。本公开打算涵盖本公开的多个实施例的变更或变化。应理解，已以说明性方式而非限定性方式做出以上说明。在审阅以上描述后，上述实施例的组合以及本文中未具体描述的其它实施例对于所属领域普通技术人员来说将是显而易见的。本公开的多个实施例的范围包含其中使用以上结构及方法的其它应用。因此，应参考所附权利要求书连同授权此权利要求书的等效内容的全部范围来确定本公开的多个实施例的范围。
76.在前述的具体实施方式中，出于简化本公开的目的，一些特征在单个实施例中被组合在一起。本公开的此方法不应解释为反映本公开的所揭示实施例必须使用比明确陈述于每一权利要求中更多的特征的意图。而是，如所附权利要求书所反映，发明性标的物在于少于单个所揭示实施例的所有特征。因此，特此将所附权利要求书并入到具体实施方式中，其中每一权利要求本身作为单独实施例。