像素电路及其驱动方法、显示装置与流程

像素电路及其驱动方法、显示装置
【技术领域】
1.本发明涉及显示技术领域,具体涉及一种像素电路、其驱动方法及显示装置。


背景技术：

2.在显示面板的制作过程中，由于现实中制备条件的偏差，面板中不同的驱动晶体管的阀值电压(vth)会有差异，因此，导致流经不同驱动晶体管的驱动电流有所差异，影响显示画面均一性，造成显示不均的问题。
3.图1是现有技术的像素电路的电路示意图，图2是现有技术的像素电路的时序示意图，其中扫描信号vsel与数据信号vdata同时输出高电位，第二晶体管t2根据扫描信号vsel对第一晶体管输出数据信号vdata，但是，第一晶体管t1向发光单元所输出的发光电流不可避免的会受到第一晶体管的阀值电压vth影响。
4.故,有需要提供一种像素电路、其驱动方法及显示装置,以解决现有技术驱动晶体管输出的发光电流会受阀值电压影响造成显示装置画面显示不均的问题。


技术实现要素：

5.为解决上述问题,本发明提出一种像素电路、其驱动方法以及显示装置，从而改善显示装置画面显示不均的问题。
6.为达成上述目的，本发明提供一种设置于显示基板上像素电路，包括:
7.数据写入单元，接入扫描信号及数据信号且与第一节点连接；
8.第一控制单元，接入参考电压且与所述第一节点连接；
9.第一发光控制单元，接入发光信号且与第一电源电压连接；
10.第二发光控制单元，接入所述发光信号且与第二节点以及发光单元连接；
11.第二控制单元，与所述第二节点连接；
12.存储单元，与所述第一节点及所述第二节点连接；以及
13.驱动单元，与所述第一发光控制单元、所述第一节点以及所述第二节点连接；
14.其中，所述发光信号输出低电位后，所述扫描信号输出高电位以向所述数据写入单元写入所述数据信号，且在所述发光信号回到高电位前所述扫描信号输出低电位使所述数据写入单元关闭后再打开所述第一发光控制单元及所述第二发光控制单元以使所述驱动单元驱动所述发光单元发光。
15.于本发明其中的一实施例中，所述数据单元包含第一晶体管，所述第一晶体管的栅极接入所述扫描信号，所述第一晶体管的源极接入所述数据信号，所述第一晶体管的漏极连接所述第一节点。
16.于本发明其中的一实施例中，所述第一控制单元包含第二晶体管，所述第二晶体管的栅极接入所述第一控制信号，所述第二晶体管的源极接入所述参考电压，所述第二晶体管的漏极连接所述第一节点。
17.于本发明其中的一实施例中，所述第一发光控制单元包含第三晶体管，所述第三
晶体管的源极接入所述第一电源电压，所述第三晶体管的栅极接入所述发光信号，所述第三晶体管的漏极连接所述驱动单元。
18.于本发明其中的一实施例中，所述第二发光控制单元包含第四晶体管，所述第四晶体管的栅极接入所述发光信号，所述第四晶体管的漏极与所述发光单元连接，所述第四晶体管的源极连接所述第二节点。
19.于本发明其中的一实施例中，所述第二控制单元包含第五晶体管，所述第五晶体管的栅极接入第二控制信号，所述第五晶体管的源极接入所述启始电压，所述第五晶体管的漏极连接所述第二节点。
20.于本发明其中的一实施例中，所述驱动单元包含驱动晶体管，所述驱动晶体管的源极连接所述第一发光控制单元，所述驱动晶体管的漏极连接所述第二节点，所述驱动晶体管的栅极连接所述第一节点。
21.于本发明其中的一实施例中，所述存储单元包含一存储电容，所述存储电容的第一端接入所述第一节点，所述存储电容的第二端接入所述第二节点。
22.为达成上述目的，本发明还提供像素电路的驱动方法，包括如上所述的像素电路，所述驱动方法包含重置阶段、阀值侦测阶段、数据写入阶段、维持阶段以及发光阶段；
23.在所述重置阶段，所述发光信号维持高电位，所述第二控制信号上升至高电位，所述第一控制信号于所述第二控制信号上升至高电位后上升至高电位，其中所述第一控制单元基于所述第一控制信号使所述第一节点放电至所述参考电压，所述第二控制单元基于所述第二控制信号控制所述第二节点放电至启始电压；
24.在所述阀值侦测阶段，所述发光信号与所述第一控制信号维持高电位，所述第二控制信号降为低电位，其中所述第二节点被充电至第一补偿电压；
25.在所述数据写入阶段，所述第一控制信号降为低电位，所述发光信号随后降为低电位，所述扫描信号在所述发光信号降为低电位后升为高电位，所述数据写入单元基于所述扫描信号将所述数据信号写入所述第一节点；
26.在所述维持阶段，所述扫描信号降至低电位；以及
27.在所述发光阶段，所述发光信号升至高电位，所述驱动单元驱动发光单元发光。
28.为达成上述目的，本发明还提供一种显示装置，包含复数个如上所述的像素电路、扫描驱动电路、数据驱动电路以及时钟控制电路，其中，所述描驱动电路用以提供所述扫描信号，所述数据驱动电路用以提供所述数据信号，所述时钟控制电路用以提供所述发光信号、所述第一控制信号、以及所述第二控制信号。
29.本发明公开的像素电路、其驱动方法以及显示装置，通过所述阀值侦测阶段使所述第二节点充电至第一补偿电压，减去驱动晶体管的阀值电压对像素电路的影响。通过所述发光阶段前的所述维持阶段使所述发光单元在发光前，所述扫描信号已降至低电位，减少所述扫描信号对所述驱动晶体管的影响，进而提高了显示效果。
【附图说明】
30.图1是现有技术的像素电路的电路示意图；
31.图2是现有技术的像素电路的时序示意图；
32.图3是本发明像素电路的一实施例的方块示意图；
33.图4是本发明像素电路的一实施例的方块示意图；
34.图5是本发明像素电路的一实施例的方块示意图；
35.图6是本发明像素电路的一实施例的方块示意图；
36.图7是本发明像素电路的一实施例的方块示意图；
37.图8是本发明像素电路的一实施例的方块示意图；
38.图9是本发明像素电路的一实施例的方块示意图；
39.图10是本发明像素电路的一实施例的方块示意图；
40.图11是本发明像素电路的一实施例的电路示意图；
41.图12是本发明像素电路的一实施例的等效电路示意图；
42.图13是本发明像素电路驱动方法的流程示意图；
43.图14是本发明像素电路驱动方法的时序示意图；
44.图15是本发明像素电路驱动方法的另一时序示意图；
45.图16是本发明显示装置的剖面示意图。
【具体实施方式】
46.以下实施例的说明是参考附加的图示,用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语,例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本发明,而非用以限制本发明。
[0047]
在图中,结构相似的单元是以相同标号表示。
[0048]
请参照图3，图3是本发明像素电路的一实施例的方块示意图。本发明提供的像素电路pxl设置于显示基板上，包含数据写入单元10、第一控制单元20、第一发光控制单元30、第二发光控制单元40、第二控制单元50、存储单元60、驱动单元70、以及发光单元l1。数据写入单元10接入扫描信号sc与数据信号vdata，并与第一节点p1连接。第一控制单元20接入参考电压vref，且与所述第一节点p1连接。第一发光控制单元30接入发光信号em及第一电源电压vdd。第二发光控制单元40接入所述发光信号em且与第二节点p2以及发光单元l1连接。发光单元l1一端接入第二电源电压vss，另一端与第二发光控制单元40连接。第二控制单元50与所述第二节点p2连接。存储单元60与所述第一节点p1及所述第二节点p2连接。驱动单元70与所述第一发光控制单元30、所述第一节点p1以及所述第二节点p2连接。具体的，所述驱动单元70通过所述第一节点p1与所述数据写入单元10、所述第一控制单元20、及所述存储单元60连接。通过所述第二节点p2与所述第二发光控制单元40、所述第二控制单元50、连接。
[0049]
驱动单元70被所述数据写入单元10、所述第一控制单元20、所述第一发光控制单元30、所述第二发光控制单元40、及所述第二控制单元50隔离开来，不直接接收外部讯号。连接驱动单元70两端点的第一节点p1以及第二节点p2同时还分别与存储单元60的两端点连接。当驱动单元70输出驱动发光单元l1的驱动电流，存储单元60稳定第一节点p1以及第二节点p2间的电位差，降低外部元件、像素电路设置位置、阵列布线等对驱动发光单元l1的驱动电流的影响。请参照图14，所述发光信号em输出低电位后，所述扫描信号sc输出高电位以向所述数据写入单元10写入数据信号data，且在所述发光信号em回到高电位前所述扫描
信号sc输出低电位使数据写入单元10关闭后再打开所述第一发光控制单元30以及所述第二发光控制单元40以使所述驱动单元dtft驱动发光单元l1发光。即，所述驱动单元70通过所述存储单元60所稳定的第一节点p1以及第二节点p2的电位差以维持稳定开启状态并提供输出驱动电流至发光单元l1之前。所述驱动单元dtft藉由所述数据写入单元10、所述第一控制单元20、所述第一发光控制单元30、所述第二发光控制单元40、及所述第二控制单元50被隔离起来时，扫描信号sc已拉至低电位，缓解所述数据写入单元10的寄生电容及发光单元l1的寄生电容对第一节点p1的电位的影响。
[0050]
具体的，数据写入单元10基于扫描信号sc的电位值的控制而开启(on)，并将数据信号vdata写入第一节点p1。请参照图4，图4是本发明像素电路的一实施例的方块示意图，其中，数据单元10由第一晶体管t1构成，第一晶体管t1的栅极接入扫描信号sc，第一晶体管t1的源极接入数据信号vdata，第一晶体管t1的漏极连接第一节点p1。当扫描信号sc的电位高于第一晶体管t1的导通电位，第一节点p1被充电至数据信号vdata的电位，当扫描信号sc的电位低于第一晶体管t1的导通电位，数据单元10对第一节点p1的充电截止。
[0051]
具体的，第一控制单元20基于第一控制信号rst1的电位值的控制而开启(on)，并使参考电压vref接入至第一节点p1。请参照图5，图5是本发明像素电路的一实施例的方块示意图，其中，第一控制单元20由第二晶体管t2构成，所述第二晶体管t2的栅极接入所述第一控制信号rst1，所述第二晶体管t2的源极接入所述参考电压vref，所述第二晶体管t2的漏极连接所述第一节点p1。当第一控制信号rst1的电位高于第二晶体管t2的导通电位，第一节点p1被放电至与参考电压vref等电位，当第一控制信号rst1的电位低于第二晶体管t2的导通电位，第一控制单元20对第一节点p1的放电截止。在本实施例中，参考电压vref为恒压电位。
[0052]
具体的，第一发光控制单元30基于发光信号em的电位值决定是否对驱动单元70输出第一电源电压vdd。请参照图6，图6是本发明像素电路的一实施例的方块示意图。其中，所述第一发光控制单元30由第三晶体管t3构成，所述第三晶体管t3的源极接入第一电源电压vdd，第三晶体管t3的栅极接入所述发光信号em，第三晶体管t3的漏极连接所述驱动单元70，当发光信号em的电位值高于第三晶体管t3的导通电位，第一电源电压vdd通过第三晶体管t3接入驱动单元70。
[0053]
具体的，第二发光控制单元40基于发光信号em的电位值决定是否将驱动单元70输出的发光电流接向发光单元l1。请参照图7，图7是本发明像素电路的一实施例的方块示意图。其中，第二发光控制单元40由第四晶体管t4构成，第四晶体管t4的栅极接入发光信号em，第四晶体管t4的漏极接入发光单元l1，第四晶体管t4的源极连接第二节点p2，当发光信号em的电位值高于第四晶体管t4的导通电位，第四晶体管t4导通使得驱动单元70的发光电流流经第二发光控制单元40并流向发光单元l1。
[0054]
发光单元l1连接第二发光控制单元40，当驱动发光单元l1的驱动电流流经第二发光控制单元40以及发光单元l1，发光单元l1根据驱动电流发光。
[0055]
具体的，第二控制单元50根据第二控制信号rst2的电位值，控制第二节点p2的电位降低至启始电压vini。请参照图8，图8是本发明像素电路的一实施例的方块示意图。在图8的实施例中，第二控制单元50由第五晶体管t5构成，第五晶体管t5的栅极接入第二控制信号rst2，第五晶体管t5的源极接入启始电压vini，第五晶体管t5的漏极连接第二节点p2。当
第二控制信号rst2的电位值高于第五晶体管t5的导通电压，第二节点p2持续向启始电压vini方向放电，直至第二节点p2与启始电压vini等电位，当第二控制信号rst2的电位值低于第五晶体管t5的导通电压，第二节点p2停止向启始电压vini方向放电。
[0056]
具体的，存储单元60稳定第一节点p1与第二节点p2的电位。请参照图9，图9是本发明像素电路的一实施例的方块示意图，其中，存储单元60由存储电容cs构成，存储电容cs的第一端接入第一节点p1，存储电容的第二端接入所述第二节点p2。
[0057]
具体的，驱动单元70根据第一节点p1与第二节点p2的电位差控制驱动电流的大小。请参照图10，图10是本发明像素电路的一实施例的方块示意图。其中，所述驱动单元70由驱动晶体管dtft构成，驱动晶体管dtft的源极连接所述第一发光控制单元30，驱动晶体管dtft的漏极连接所述第二节点p2，驱动晶体管dtft的栅极连接所述第一节点p1。如驱动晶体管dtft的驱动电流公式:第一节点p1与第二节点p2的电位差即为驱动晶体管dtft的vgs，决定驱动晶体管dtft输出的驱动电流。
[0058]
请参照图11，图11是本发明像素电路的一实施例的电路示意图。图11公开的像素电路pxl中数据单元10、第一控制单元20、第一发光控制单元30、第二发光控制单元40、第二控制单元50、存储单元60与驱动单元70分别由第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、存储电容cs与驱动晶体管dtft所构成。
[0059]
需要特别说明的是，驱动晶体管dtft的vgs还受到电容耦合与溃通(feedthrough)的影响，其中溃通(feedthrough)＝δv(vscan_h
‑
vscan_l)*cgs/∑c，∑c是与驱动晶体管dtft的栅极关联的等效寄生电容总和，其中包含发光单元l1的内部电容。另外，由于图11的像素电路pxl中，第一晶体管t1根据扫描信号sc控制数据信号vdata对第一节点p1充电后，扫描信号sc尚未降至低电位，因此第一晶体管t1的寄生电容对上述等效寄生电容总和∑c也有贡献。而发光单元l1的内部电容可藉由第四晶体管t4的关闭而隔离。第一晶体管t1的寄生电容可以藉由扫描信号sc确实降至低电位而降低其影响。因此，通过第一晶体管t1、第四晶体管t4的隔离，能够有效降低溃通(feedthrough)对驱动晶体管dtft的栅极电位的影响。
[0060]
为进一步清楚说明像素电路pxl，请参照图12，其中图12是本发明像素电路pxl的一实施例的等效电路示意图，其中，等效电阻r指在不同位置的像素电路pxl因为距离电源输入端的位置不同，导致像素电路pxl与电源输入端之间的等效电阻r不同，致使等效第二电压源vss'的值不同，但是通过存储电容cs维持第一节点p1与第二节点p2间的电位差，避免第二节点p2的电位受等效电阻r与等效第二电压源vss'的变化所影响，导致驱动晶体管dtft输出的发光电流产生变化。
[0061]
较佳地，像素电路pxl中的第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5与驱动晶体管dtft都为n型晶体管。
[0062]
较佳地，发光单元为有机发光二极管(oled)、次毫米发光二极管(mini
‑
led)、微型发光二极管(micro
‑
led)或发光二极管(led)中的任意一种。
[0063]
上述说明像素电路pxl的不同电路架构实施例，本发明还提供上述像素电路pxl的驱动方法:
[0064]
请参照图13，图13是本发明像素电路的驱动方法的一实施例的流程示意图，其中
所述像素电路的驱动方法包含重置阶段i、阀值侦测阶段ii、数据写入阶段iii、维持阶段iv以及发光阶段v。当像素电路pxl在连续时序进行连续运作时，发光阶段v结束后即接续执行重置阶段i。
[0065]
请参照图14，图14是本发明像素电路驱动方法的时序示意图:
[0066]
在所述重置阶段i，所述第一控制单元20基于所述第一控制信号rst1使所述第一节点p1放电至所述参考电压vref，所述第二控制单元50基于所述第二控制信号rst2控制所述第二节点p2放电至启始电压vini。
[0067]
其中，发光信号em维持高电位，第二控制信号rst2上升至高电位，第一控制信号rst1于第二控制信号rst2上升至高电位后上升至高电位，在所述重置阶段i中，第二控制信号rst2上升至高电位使第二节点p2放电至启始电压vini，所述发光控制信号em仍维持高电位，使得发光单元l1仍接至vss。发光单元l1两侧的电压为：vini
–
vss<voled，其中，voled为发光单元l1的启动电压，因此，发光单元l1关闭不发光。接着，第一控制信号rst1上升至高电位，使所述第一节点p1放电至所述参考电压vref，因此，存储单元60的两端：第一节点p1与第二节点p2的电位便分别被设定为：所述参考电压vref及所述启始电压vini。
[0068]
在所述阀值侦测阶段ii，发光信号em与第一控制信号rst1维持高电位，第二控制信号rst2降低为低电位，第一发光控制单元30响应发光信号em的控制持续向驱动晶体管dtft输入第一电源电压vdd。第二控制信号rst2降低为低电位后，第二控制单元50关闭，第二节点p2的电位从所述启始电压vini被充电至第一补偿电压。具体的，第一控制信号rst1维持高电位，此时，第一控制单元20持续向第一节点p1充电，第一节点p1维持为所述参考电压vref，并且，第二控制信号rst2降为低电位，第二节点p2不再连接所述启始电压vini。其中，所述参考电压vref及所述启始电压vini被设定为：vref>vini且vref
‑
vini>vth，vth为驱动晶体管dtft的阈值电压。因此，此时驱动晶体管dtft是开启的，接着，因为第一电源电压vdd输入，使得第二节点p2的电压vp2(即vs)上升，直至满足驱动晶体管dtft的栅源电位差vgs＝vref
‑
vp2≤vth，此时驱动晶体管dtft关闭。因此，第二节点p2被充电并维持第一补偿电压vref
‑
vth。
[0069]
此时，第一节点p1与第二节点p2的电压差，即驱动晶体管dtft的栅源电位差vgs＝vth，即，储存单元60两端的电压差为vth。
[0070]
需要特别说明的是，在所述阀值侦测阶段ii，由于所述参考电压vref被设定为：vref
‑
vth
–
vss≤voled，因此，发光单元l1亦不会在所述阀值侦测阶段ii发光。
[0071]
在所述数据写入阶段iii，第一控制信号rst1降为低电位，所述第一控制单元20关闭。发光信号em随后降为低电位，所述第一发光控制单元30及所述第二发光控制单元40均关闭。所述驱动晶体管dtft的源极、栅极与漏极均被隔离，此时扫描信号sc在发光信号em降为低电位后升为高电位，所述数据写入单元10基于所述扫描信号sc将所述数据信号vdata写入所述第一节点p1。
[0072]
其中，扫描信号sc提升为高电位前，发光信号em先降低为低电位，使第二发光控制单元40关闭，避免发光元件l1导致驱动晶体管dtft溃通影响驱动晶体管dtft的栅极电位。扫描信号sc早于数据信号vdata提升为高电位，即数据单元10提早开启，避免数据信号vdata因扫描信号sc的rc延迟导致数据单元10尚未开启而未能完整的读取。
[0073]
在一优选实施例中，当数据单元10为第一晶体管t1，扫描信号sc提升为高电位与
数据信号vdata提升为高电位的时间差为第一晶体管t1接收到高电位扫描信号sc至克服电容电阻负载(rc loading)至完全开启的导通时间，避免数据信号vdata受电容电阻负载(rc loading)影响，无法完整传输至第一节点p1，在所述数据写入阶段iii使第一节点p1充电至与数据信号vdata等电位；同时，由于存储单元60维持电位，使第二节点p2的电位不受第一节点p1的数据信号vdata影响，仍维持为第一补偿电压vref
‑
vth。
[0074]
在所述维持阶段iv，所述第一节点p1与所述第二节点p2分别通过所述存储单元60维持为所述数据电压vdata与所述第一补偿电压vref
‑
vth。
[0075]
其中，在维持阶段iv，扫描信号sc降至低电位，数据写入单元10基于扫描信号sc而关闭并停止将数据信号写入第一节点p1。数据信号vdata在扫描信号sc下降至低电位后才下降至低电位，使数据单元10开始关断但未完全关断的时间段内，数据信号vdata仍可继续通过数据单元10向第一节点p1输出，以维持第一节点p1的电位。
[0076]
在所述发光阶段v，所述第一发光控制单元30及所述第二发光控制单元40响应于所述发光信号em的控制而导通，向所述驱动晶体管dtft输入第一电源电压vdd，所述驱动单元dtft响应于所述第一节点p1的电压的控制，通过所述第二发光控制单元40向发光单元l1输出驱动电流以驱动发光单元l1发光。在所述发光阶段v中，扫描信号sc、第一控制信号rst1、第二控制信号rst2降为低电位，所述第一节点p1与所述第二节点p2的电位分别为所述数据电压vdata与所述第一补偿电压vref
‑
vth，根据驱动晶体管dtft的驱动电流公式:其中驱动晶体管dtft的栅源电位差vgs＝vg
‑
vs＝vdata
‑
(vref
‑
vth),所以驱动电流i＝1/2*uc*w/l*(vgs
‑
vth)2＝(ucw)/(2l)*(vdata
‑
(vref
‑
vth)
‑
vth)2＝(ucw)/(2l)*(vdata
‑
vref vth
‑
vth)2＝(ucw)/(2l)*(vdata
‑
vref)2。即，阀值电压vth对驱动晶体管dtft的影响被第二节点的电位vref
‑
vth抵消，因此，驱动晶体管dtft的驱动电流与驱动晶体管dtft的阈值电压vth无关，消除了因不同像素电路pxl的驱动晶体管dtft的阈值电压不同，造成不同发光单元显示亮度不均匀的影响。
[0077]
请参照图15，图15是本发明像素电路驱动方法的另一时序示意图，其中，在维持阶段iv，扫描信号sc下降至相较于扫描信号sc低电位更低的过驱动低电位，而后再回复至扫描信号sc的低电位，以加速数据单元10的关断。数据信号vdata在扫描信号sc下降至扫描信号sc过驱动低电位后才下降至低电位，使数据单元10开始关断但未完全关断的时间段内，数据信号vdata仍可继续通过数据单元10向第一节点p1输出。
[0078]
请参照图16，图16是本发明显示装置的剖面示意图。显示装置100包括上述复数个任意一种像素电路pxl、扫描驱动电路gd、数据驱动电路dd以及时钟控制电路tcon，其中，所述描驱动电路gd用以提供所述扫描信号sc，所述数据驱动电路dd用以提供所述数据信号vdata，所述时钟控制电路tcon用以提供所述发光信号em、所述第一控制信号rst1、所述第二控制信号rst2、第一电源电压vdd、第二电源电压vss、所述参考电压vref以及所述启始电压vini。其中，本发明像素电路驱动方法的时序运作，其中的阶段i至阶段v的操作，亦可以是：所述第一控制信号rst1、以及所述第二控制信号rst2为全局讯号，在一帧画面开始时提供。即在一帧画面开始时就执行所有像素的阶段i及阶段ii。而所述扫描信号sc、所述数据信号vdata、所述发光信号em为逐行驱动讯号。即先进行全面板内各像素的vth探测，再进行阶段iii至阶段v,逐行写入vdata。
[0079]
所述显示装置可为有机发光二极管(oled)显示面板、次毫米发光二极管(mini
‑
led)显示面板、微型发光二极管(micro
‑
led)显示面板或发光二极管(led)显示面板。
[0080]
通过上述像素电路及其驱动方法以及显示装置，减少驱动晶体管的阀值电压对像素电路的影响，进而提高了显示效果。
[0081]
以上仅是本发明的优选实施方式,应当指出,对于本领域普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。