具有使用间歇性时钟信号的存储器阵列的打印部件
背景技术:
1.一些打印部件可以包括喷嘴和/或泵的阵列,每个喷嘴和/或泵包括流体腔和流体致动器,其中可以致动流体致动器以引起腔内的流体的位移。一些示例流体管芯(die)可以是打印头,其中流体可以对应于墨或打印剂。打印部件包括用于2d和3d打印系统和/或其他高精度流体分配系统的打印头。
附图说明
2.图1是示出了根据一个示例的打印部件的框图和示意图。
3.图2是示出了根据一个示例的打印部件的框图和示意图。
4.图3是大致示出了根据一个示例的基元布置的部分的框图和示意图。
5.图4a是大致示出了根据一个示例的数据段(segment)的示意图。
6.图4b是大致示出了根据一个示例的数据段的示意图。
7.图5是示出了根据一个示例的打印部件的框图和示意图。
8.图6是示出了根据一个示例的打印部件的框图和示意图。
9.图7是示出了图示流体喷射系统的一个示例的框图的示意图。
10.图8是示出了根据一个示例的操作打印部件的方法的流程图。
11.在所有附图中,相同的附图标记表示相似但不一定相同的元件。附图不一定是按照比例绘制的,并且某些部分的尺寸可能被夸大以更清楚地示出所示示例。此外,附图提供了与说明书一致的示例和/或实施方式;然而,本说明书并不限定于附图中提供的示例和/或实施方式。
具体实施方式
12.在下面的具体描述中,参考了形成其一部分的附图,并且在附图中通过说明的方式示出了可以实施本公开的具体示例。应当理解的是,在不脱离本公开的范围的情况下,可以利用其他示例并且可以做出结构或逻辑变化。因此,以下具体描述不应被视为限定意义,而且本公开的保护范围由所附权利要求限定。应当理解的是,除非另外特别指出,否则本文所描述的各种示例的特征可以部分或全部彼此组合。
13.流体管芯的示例可以包括流体致动器。流体致动器可以包括基于热电阻的致动器(例如,用于激发或再循环流体)、基于压电膜的致动器、静电膜致动器(electrostatic membrane actuator)、机械/冲击驱动膜致动器(mechanical/impact driven membrane actuator)、磁致伸缩驱动致动器(magneto
‑
strictive drive actuator)或其他可以响应于电致动而引起流体的位移的适合的设备。本文所描述的流体管芯可以包括多个流体致动器,该多个流体致动器可以被称为流体致动器阵列。致动事件可以指流体管芯的流体致动器的用于引起流体位移的单一或同时的致动。致动事件的示例是流体激发事件,据此流体通过喷嘴喷射。
14.在示例流体管芯中,流体致动器阵列可以布置成流体致动器集,其中每个这种流
体致动器集可以被称为“基元”或“激发基元”。基元中的流体致动器的数量可以被称为基元的大小。在一些示例中,每个基元的流体致动器集可以使用相同的致动地址集进行寻址,其中基元的每个流体致动器对应于致动地址集中不同的致动地址,其中经由地址总线传送地址。在一些示例中,当对应于流体的致动器的致动地址存在于地址总线上时,基元的流体的致动器将响应于基于与基元相对应的致动数据(有时也称为喷嘴数据或基元数据)的激发信号(也称为激发脉冲)而致动(例如,激发)。
15.在一些情况下,流体管芯的电操作约束和流体操作约束可以限制对于给定的致动事件可以同时致动每个基元的哪些流体致动器。基元促进对流体致动器子集的寻址和随后的致动,对于给定的致动事件,可以同时致动该流体致动器子集,以符合这种操作约束。
16.为了通过示例的方式示出,如果流体管芯包括4个基元,其中每个基元包括8个流体致动器(每个流体致动器对应于地址集0到7中的不同地址),并且其中电约束和流体约束将致动限制到每个基元1个流体致动器,则对于给定的致动事件,可以同时致动总共4个流体致动器(每个基元1个)。例如,对于第一致动事件,可以致动每个基元中对应于地址“0”的相应的流体致动器。对于第二致动事件,可以致动每个基元中对应于地址“5”的相应的流体致动器。将理解的是,提供这样的示例仅出于说明的目的,本文所构思的流体管芯可以每个基元包括更多或更少的流体致动器,并且每个管芯包括更多或更少的基元。
17.示例流体管芯可以包括流体腔、孔和/或其他特征,该特征可以由通过蚀刻、微制造(例如,光刻)、微加工工艺或其他适合的工艺或其组合在流体管芯的衬底中制造的表面来限定。一些示例衬底可以包括硅基衬底、玻璃基衬底、砷化镓基衬底和/或用于微制造设备和结构的其他此类适合类型的衬底。如本文所使用的,流体腔可以包括与流体可以从中喷射的喷嘴孔流体联通的喷射腔,以及流体可以通过其输送的流体通道。在一些示例中,流体通道可以是微流体通道,其中,如本文所使用的,微流体通道可以对应于足够小的尺寸(例如,纳米尺寸尺度、微米尺寸制度、毫米尺寸尺度等)的通道,以便于输送小体积的流体(例如,皮升尺度、纳升尺度、微升尺度、毫升尺度等)。
18.在一些示例中,流体致动器可以被布置为喷嘴的一部分,其中除了流体致动器之外,喷嘴还包括与喷嘴孔流体联通的喷射腔。流体致动器相对于流体腔定位,使得流体致动器的致动引起流体腔内流体的位移,该位移可以导致流体液滴经由喷嘴孔从流体腔喷射。因此,作为喷嘴的一部分布置的流体致动器可以有时被称为流体喷射器或喷射致动器。
19.在一些示例中,流体致动器可以被布置为泵的一部分,其中除了流体致动器之外,泵还包括流体通道。流体致动器相对于流体通道定位,使得流体致动器的致动在流体通道(例如,微流体通道)中生成流体位移,以在流体管芯内(例如,在流体供应器和喷嘴之间)输送流体。管芯内流体位移/泵送的示例有时也称为微再循环。布置为在流体通道内输送流体的流体致动器可以有时被称为非喷射或微再循环致动器。在一个示例喷嘴中,流体致动器可以包括热致动器,其中流体致动器的致动(有时称为“激发”)加热流体以在流体腔内形成气态驱动泡,该气态驱动泡可以引起流体液滴从喷嘴孔喷射。如上所述,流体致动器可以被布置成阵列(例如,列),其中致动器可以实施为流体喷射器和/或泵,流体喷射器的选择性操作引起流体液滴喷射,并且泵的选择性操作引起流体管芯内的流体位移。在一些示例中,流体致动器阵列可以布置成基元。
20.一些打印头以数据包(有时称为激发脉冲组或激发脉冲组数据包)的形式接收数
据,其中每个数据包包括头部部分和主体部分。在一些示例中,例如,头部部分包括起始位序列和用于片上功能(on
‑
die function)的配置数据,例如用于地址驱动器的地址位以及用于激发脉冲选择的激发脉冲数据。包的主体部分包括诸如致动器数据和/或存储器数据的基元数据,该基元数据选择将致动(或激发)与基元中的地址位所表示的地址相对应的哪些喷嘴,并且在一些示例中,表示要写入与基元相关联的存储器阵列的存储器元件的数据。激发脉冲组数据包以指示数据包的结尾的停止位结束。
21.这种打印头包括数据解析器,该数据解析器使用自由运行的时钟并在打印头接收到传入的数据位时进行操作以捕获传入的数据位,以便检测起始模式,并从而识别激发脉冲组数据包的开始。在检测到起始模式时,数据解析器电路在接收到位时收集这些位,并将其引导到适当的基元。在一些示例中,为了确定数据包何时完成,数据解析器电路对接收到的总位数进行计数。当已经接收到数据包的正确数量的位时,数据解析器电路停止分配位,并返回监测传入的数据,以识别另一个数据包的起始序列。
22.在其他功能中,数据解析器电路通常包括多个计数器,例如,以指示数据要被引导到的特定基元组(例如,打印头可能包括多列基元),并且例如以对已接收到的总位数进行计数。数据解析器电路消耗打印头管芯上相对大量的硅面积,从而增加了管芯的尺寸和成本。此外,数据解析器电路是非柔性的,并且要求用于打印头的每个激发脉冲组数据包具有固定的长度。此外,自由运行的时钟可能潜在地给管芯带来电磁干扰(emi)问题。
23.如本文将更详细地描述的,本公开提供了一种打印部件,该打印部件具有存储器元件阵列,以在每次在时钟垫上接收到间歇性时钟信号时,串行地接收包括配置数据和基元数据的数据位段,这消除了数据解析器电路和自由运行的时钟。这种布置减少了硅面积要求,消除了自由运行的时钟信号引入的emi,并且使得具有不同基元大小的流体致动器阵列(例如不同的流体管芯)共享时钟和激发信号,这降低了互连复杂性。
24.图1是大致示出了根据本公开的一个示例的打印部件30的框图和示意图,该打印部件包括示出为数据垫32
‑
1至32
‑
n的多个数据垫32、用于接收间歇性时钟信号35的时钟垫34和示出为致动器组36
‑
1至36
‑
n的多个致动器组36,其中每个致动器组36对应于数据垫32中不同的一个数据垫。在一个示例中,致动器组36中的每一个对应于不同的流体类型。例如,在一种情况下,打印部件30包括打印头,该打印头的每个致动器组对应于不同类型的墨(例如,黑色、青色、洋红色和黄色)。在一个示例中,打印部件30的每个致动器组36在不同的相应的流体管芯中实施,其中在一种情况下,每个相应的流体管芯对应于不同的液体类型。
25.根据一个示例,每个致动器组36包括配置功能组38(示出为38
‑
1至38
‑
n)、流体致动器阵列40(示出为阵列40
‑
1至40
‑
n)和存储器元件阵列50(示出为阵列50
‑
1至50
‑
n)。在一种情况下,每个配置功能组38包括用于配置相对应的致动器组36的操作设置的多个配置功能(示出为配置功能cf(1)至cf(m))。在示例中,配置功能cf(1)至cf(m)可以包括诸如地址驱动器、激发脉冲配置功能和传感器配置功能(例如,热传感器)等的功能。
26.在一个示例中,每个流体致动器阵列40包括多个流体致动器(fa),其中致动器组36
‑
1的阵列40
‑
1包括流体致动器fa(1)至fa(x),致动器组36
‑
2的阵列40
‑
2包括流体致动器fa(1)至fa(y),并且致动器组40
‑
n的阵列40
‑
n包括流体致动器fa(1)至fa(z)。在一种情况下,每个流体致动器阵列40可以具有同样数量的流体致动器(x=y=z)。在其他情况下,流体致动器阵列40可以具有不同数量的流体致动器(x≠y≠z)。
27.每个致动器组36的存储器元件阵列50包括多个存储器元件51,其中每个阵列50具有对应于相应的配置功能组38的第一部分存储器元件52(示出为第一部分52
‑
1至52
‑
n),以及对应于相应的流体致动器阵列40的存储器元件的部分中的第二部分54(示出为第二部分56
‑
1至56
‑
n)。在一些示例中,每个致动器组36的存储器元件阵列50可以具有相同数量的存储器元件51。在其他情况下,不同致动器组36的存储器元件阵列50可以具有不同数量的存储器元件51。
28.每个致动器组36的存储器元件阵列50经由相对应的通信路径52连接到相对应的数据垫32,其中存储器元件阵列50
‑
1至50
‑
n分别通过通信路径52
‑
1至52
‑
n连接到数据垫32
‑
1至32
‑
n。在一个示例中,如图1的布置所示出的,每个流体致动器组36的每个存储器元件阵列50经由时钟垫34连接到间歇性时钟信号35并接收间歇性时钟信号35。
29.在一个示例中,每次在打印部件30的时钟垫34上存在间歇性时钟35时,每个致动器组36的存储器元件阵列50串行加载包括来自相对应的数据垫32的一系列数据位的数据段33(示出为数据段33
‑
1至33
‑
n),其中数据位被加载到分别对应于配置功能组38和流体致动器阵列40的第一部分存储器元件52中和第二部分存储器元件54中。在一个示例中,每次在时钟垫34上存在间歇性时钟信号35时,每个致动器组36的存储器元件阵列50串行加载当前数据段33的一系列数据位,该系列数据位替换前述数据段33的先前加载的数据位。
30.在一个示例中,如下文将更详细地描述的(例如,参见图3),每个数据段33的一系列数据位包括类似于上述的激发脉冲组。然而,由于打印部件30只在时钟垫34上存在间歇性时钟信号35时才加载每个数据段33(即,不采用自由运行的时钟),因此,数据段33的激发脉冲组不包括起始位序列。由于数据段33不包括起始位序列,并且只在时钟垫34上存在间歇性时钟信号35时才被加载到存储器元件阵列50中,因此根据本公开,打印部件30和致动器组36不包括数据解析器电路,从而节省电路面积并降低成本。
31.此外,如下文更详细地描述的,使用间歇性时钟信号35和存储器元件阵列50来串行接收数据使得打印部件30能够支持多个流体致动器阵列40,该多个流体致动器阵列具有不同数量的流体致动器并使用各种长度的激发脉冲组,同时在同样的间歇性时钟信号35上操作并且共享共同的激发信号(如下文将更详细地描述)。此外,采用间歇性时钟信号消除了与自由运行的时钟相关联的潜在emi问题。
32.图2是大致示出了根据本公开的一个示例的打印部件30的框图和示意图。在一个示例中,致动器组36
‑
1至36
‑
n是作为流体管芯37
‑
1至37
‑
n实施的。根据图2的示例,致动器组36
‑
1至36
‑
n的流体致动器阵列40
‑
1至40
‑
n中的每个流体致动器阵列中的流体致动器(fa)被布置为形成多个基元,其中致动器组36
‑
1的流体致动器阵列40
‑
1被布置为形成基元p(1)至p(x),致动器组36
‑
2的流体致动器阵列40
‑
2被布置为形成基元p(1)至p(y),并且致动器组36
‑
n的流体致动器阵列40
‑
n被布置为形成基元p(1)至p(z),其中每个基元包括多个流体致动器fa(1)至fa(p)。在一种情况下,每个流体致动器阵列40可以具有相同数量的基元(x=y=z)。在其他情况下,流体致动器阵列40可以具有不同数量的基元(x≠y≠z)。尽管每个致动器组36的基元被示出为具有相同数量p的流体致动器,但在其他示例中,每个基元中的流体致动器的数量可以在致动器组36之间变化。
33.在一个示例中,如图所示,每个致动器组37的存储器元件阵列50包括被实施为用于串并数据转换器的一系列或一串存储器元件51,其中存储器元件51的第一部分54对应于
配置功能组38,并且第二部分存储器元件56对应于流体致动器阵列40,其中第二部分56中的每个存储器元件51对应于基元p(1)至p(x)中不同的一个基元。在一个示例中,每个致动器组36的存储器元件阵列50包括顺序逻辑电路(例如,触发器阵列、锁存器阵列等)。在一个示例中,顺序逻辑电路被适配于用作串行输入、并行输出移位寄存器。
34.根据一个示例,每个致动器组36的配置功能组38包括示出为地址驱动器60
‑
1至60
‑
n的地址驱动器60,该地址驱动器基于存储器元件阵列50的第一部分54中的相对应的存储器元件51中的地址位将地址驱动到相对应的地址总线62(示出为地址总线62
‑
1至62
‑
n)上,其中存储器总线62将驱动的地址传送到相对应的基元中的每个基元的流体致动器fa(1)至fa(p)。在一个示例中,打印部件30包括用于接收激发信号72的激发垫70,该激发信号经由通信路径74传送到致动器组36中的每一个。
35.下面参考图3和图4描述图2的打印部件30的操作的示例。图3是大致示出了用于图2的致动器组36
‑
1至36
‑
n的基元的基元布置的部分的框图和示意图。出于说明的目的,参考图2的致动器组36
‑
1的基元p(1)来描述图2的框图和示意图。
36.在示例中,在图3中示出为热电阻的每个流体致动器可经由相对应的可控开关(例如由fet 80示出)连接在电源、vpp和参考电位(例如,接地)之间。
37.根据一个示例,包括基元p(1)的每个基元包括与门82,该与门82在第一输入处接收存储在本地存储器元件84中的用于基元p(1)的基元数据(例如,致动器数据),其中本地存储器元件从致动器组36
‑
1的存储器元件阵列50
‑
1中的相对应的存储器元件51接收这种基元数据。在第二输入处,与门82经由通信路径70接收激发信号72。在一个示例中,通过延迟元件86延迟激发信号72,其中每个基元具有不同的延迟,使得在基元p(1)至p(x)之间流体致动器的激发不是同时的。
38.在一个示例中,每个流体致动器具有接收地址总线62
‑
1上由地址驱动器60
‑
1驱动的地址的相对应的地址解码器88,以及用于控制fet80的门的与门90。与门90在第一输入处接收相对应的地址解码器88的输出,并且在第二输入处接收与门82的输出。应当注意的是,地址解码器88和与门90重复用于每个流体致动器,而与门82、存储器元件84和延迟元件86重复用于每个基元。
39.图4a是大致示出了分别由打印部件30经由数据垫32
‑
1至32
‑
n接收的示例数据段33
‑
1至33
‑
n的框图。如图所示,每个数据段33包括激发脉冲组100,该激发脉冲组包括对应于配置功能组38的数据位的第一部分102(有时被称为配置数据),以及对应于流体致动器阵列40的数据位的第二部分104(有时被称为基元数据)。例如,关于数据段33
‑
1,数据位的第一部分102
‑
1中的数据位对应于配置功能组38
‑
1并且包括用于地址驱动器60
‑
1的地址数据位,并且数据位的第二部分104
‑
1中的数据位对应于流体致动器阵列40
‑
1,其中第二部分104
‑
1中的每个数据位对应于基元p(1)至p(x)中的不同的一个基元。对于每个数据段33,激发脉冲组32的数据位的数量(即,激发脉冲位的数量)等于数据位的第一部分102(即,配置数据位)中的位的数量和数据位的第二部分104(即,基元数据)中的位的数量之和。
40.根据图4a的示例,数据段33
‑
1的激发脉冲组100
‑
1的第二部分104
‑
1示出为具有比数据段33
‑
2的激发脉冲组100
‑
2的第二部分104
‑
2更多的基元数据位,并且数据段33
‑
2的激发脉冲组100
‑
2的第二部分104
‑
2示出为具有比数据段33
‑
n的激发脉冲组100
‑
n的第二部分104
‑
n更多的基元数据位。这意味着,参考图2,流体管芯36
‑
1的流体致动器阵列40
‑
1具有比
流体管芯36
‑
2的流体致动器阵列40
‑
2更多数量的基元,而流体管芯36
‑
2的流体致动器阵列40
‑
2具有比流体管芯36
‑
n的流体致动器阵列40
‑
n更多数量的基元(即,x>y>z)。因此,激发脉冲组100
‑
1具有比激发脉冲组100
‑
2更多的激发脉冲组位,并且激发脉冲组100
‑
2具有比激发脉冲组100
‑
n更多的激发脉冲组位,这意味着数据段33
‑
1比数据段33
‑
2更长(即,具有更多的数据段位),并且数据段33
‑
2比数据段33
‑
n更长(即,具有更多的数据段位)。
41.参考图2,在时钟垫34处接收到间歇性时钟信号35时(例如,在接收到间歇性时钟信号35的第一上升沿时),数据段33
‑
1至33
‑
n被串行加载到致动器组36
‑
1至36
‑
n的相应的存储器元件阵列50
‑
1至50
‑
n的存储器元件51中。但是,当共享相同的间歇性时钟信号35时(如图2的示例实施方式所示),由于其长度不同,因此,将数据段33
‑
1的激发脉冲组100
‑
1加载到存储器元件阵列50
‑
1中所需的间歇性时钟信号35的周期数大于将数据段33
‑
2和33
‑
n的激发脉冲组100
‑
2和100
‑
n加载到其相应的存储器元件阵列50
‑
2和50
‑
n中所需的时钟周期数。因此,数据段33
‑
2和33
‑
n的激发脉冲组100
‑
2和100
‑
n的数据位将在已经完成将数据段33
‑
1的激发脉冲组100
‑
1的数据位串行加载到存储器元件阵列50
‑
1中之前,开始分别被移位出存储器元件阵列50
‑
2和50
‑
n。因此,如果不加以考虑,在完成将数据段33
‑
1加载到阵列50
‑
1中时,不正确的数据将填充阵列50
‑
2和50
‑
n的存储器元件。
42.参考图4b,根据一个示例,当共享诸如时钟信号35的间歇性时钟信号时,为了使数据段33
‑
1至33
‑
n中的每个数据段的长度相等(即,相同数量的位)以便采用相同数量的间歇性时钟信号35的时钟周期来加载到其相应的存储器阵列50
‑
1至50
‑
n中,除了激发脉冲组100
‑
2和100
‑
n之外,数据段33
‑
1和33
‑
n各自包括预置的填充位段110
‑
1和110
‑
n。根据一个示例,如图所示,由于数据段33
‑
1是最长的数据段(即,具有最多的段位(segment bit)),因此,数据段33
‑
1的填充位段110
‑
1不包含填充位,而填充位段110
‑
2和110
‑
n各自具有多个填充位,以分别使数据段33
‑
2和33
‑
n与数据段33
‑
1的长度相同(其中填充位段33
‑
n具有比填充位段33
‑
2更多的填充位)。根据图4b的示例图示,一般地,填充位段110被添加到数据段33
‑
1至33
‑
n的每个较短的数据段33,以便所有数据段33
‑
1至33
‑
n具有与数据段33
‑
1至33
‑
n中最长的数据段33相同的长度。
43.通过将填充位段110
‑
1至110
‑
n预置到数据段33
‑
1和33
‑
n,在致动器组36
‑
1至36
‑
n共享间歇性时钟信号的情况下,当将数据段33
‑
1至33
‑
n串行加载到其相应的存储器元件阵列50
‑
1至50
‑
n中时,将在相同的时钟周期加载每个数据段33
‑
1至33
‑
n的最后的数据位,使得每个激发脉冲组被正确地加载到其相应的存储器阵列50
‑
1至50
‑
n中,其中数据位的第一部分102和第二部分104被分别加载到相对应的存储器元件阵列50的第一部分54和第二部分56中。
44.将填充位段110预置到至少具有较短长度的数据段33以便所有数据段33具有相同的长度,使得即使当多个流体致动器阵列36具有不同数量的流体致动器(fa)时,时钟信号35也能够被这种流体致动器阵列36共享,这减少并简化了电路,例如打印部件30的电路。
45.在一些示例中,数据段33
‑
1至33
‑
n中的每个数据段包括填充位段100,该填充位段包括多个填充位,其中每个填充位段100
‑
1至100
‑
n中的填充位的数量使得数据段33
‑
1至33
‑
n中的每个数据段具有相同的长度。在一个示例中,填充位中的每个填充位具有逻辑“高”值(例如,“1”)或逻辑“低”值(“0”),其中每个填充位段100中的填充位具有逻辑“低”值和逻辑“高”值的模式,以在分别将数据段33
‑
1至33
‑
n串行加载到存储器阵列50
‑
1至50
‑
n中
时减轻对打印部件30的电磁影响。
46.继续上述说明性示例,参考图2
‑
图3,在一种情况下,在数据段33
‑
1至33
‑
n中的每个数据段的最终数据位被加载到相应的存储器元件阵列50
‑
1至50
‑
n中(例如,激发脉冲组100
‑
1至100
‑
n的第二部分104
‑
1至104
‑
n中的每个第二部分的最后的数据位被加载到其对应于基元p(1)的相应的存储器元件51中)时,从时钟垫34移除间歇性时钟信号35,从而终止将数据串行加载到存储器阵列50
‑
1至50
‑
n中。
47.根据一个示例,在完成将激发脉冲组100
‑
1至100
‑
n加载到其相应的存储器阵列50
‑
1至50
‑
n中时,在激发垫70上接收激发信号72(例如,激发脉冲信号)。参考图2和图3,在一个示例中,响应于接收到激发脉冲信号72,存储在每个存储器元件阵列50
‑
1至50
‑
n中的每个存储器元件51中的数据被平行地移位到相对应的流体致动器阵列40
‑
1至40
‑
n或配置功能组38
‑
1至38
‑
n中的相对应的存储器元件中。例如,在图3中,响应于激发信号72,存储在存储器元件51中的基元数据被移位到基元p(1)中的相对应的存储器元件84。
48.在一个示例中,在激发脉冲组数据被平行地移位出存储器元件阵列50
‑
1至50
‑
n之后,由相对应的配置功能组38
‑
1至38
‑
n和基元(p(1)至p(x)、p(1)至p(y)和p(1)至p(z))对激发脉冲组数据进行处理,以操作所选择的流体致动器(fa)来循环流体或喷射流体液滴。例如,参考图3,在一个示例中,如果存储在存储器元件84中的基元数据具有逻辑高(例如,“1”),并且在通信路径74上存在激发脉冲信号72,则与门82的输出被设置为逻辑“高”。如果响应于从第二组存储器元件54
‑
1中的相对应的存储器元件接收到的地址位而由地址编码器60
‑
1在地址总线62
‑
1上驱动的地址表示地址“0”,则地址解码器“0”88的输出被设置为逻辑“高”。随着与门82的输出和地址解码器“0”88的输出各自被设置为逻辑“高”,与门90的输出也被设置为逻辑“高”,从而“导通”相对应的fet 80,以激发流体致动器fa(0)来移动流体(例如,喷射流体液滴)。
49.在一个示例中,在响应于激发信号72将激发脉冲组数据移位出存储器元件阵列50
‑
1至50
‑
n时,经由时钟垫34再次接收间歇性时钟信号35,并且接下来的数据段33
‑
1至33
‑
n被串行加载到存储器元件阵列50
‑
1至50
‑
n中。
50.图5是大致示出了图2的打印部件30的框图和示意图,其中除了流体致动器fa(1)至fa(p)之外,致动器组40
‑
1至40
‑
n的基元p(1)至p(x)、p(1)至p(y)和p(1)至p(z)各自包括存储器元件阵列,分别示出为m(1)至m(x)、m(1)至m(y)和m(1)至m(z)。在一个示例中,如图所示,配置组38
‑
1至38
‑
n中的每个配置组可以包括一个或多个存储器cm,每个存储器对应于配置功能中的不同的一个配置功能。
51.在一个示例中,图5的打印部件30进一步包括用于接收模式信号79的模式垫78。在一个示例中,基于模式信号79的状态,在激发垫70上发出激发信号72时,存储在存储器元件阵列50
‑
1至50
‑
n中的数据被移位到其相应的基元的基元存储器阵列(例如,m(1)至m(x)、m(1)至m(y)和m(1)至m(z))并且被移位到相应的配置功能组38
‑
1至38
‑
n的配置存储器cm,而不是将该数据移位到流体致动器和配置功能。
52.图6是大致示出了图5的打印部件30的框图和示意图,其中,代替流体管芯37
‑
1至37
‑
n共享共同的间歇性时钟信号35,每个流体管芯37
‑
1至37
‑
n经由相对应的时钟垫34
‑
1至34
‑
n接收其自身相对应的间歇性时钟信号(示出为时钟信号35
‑
1至35
‑
n)。参考图2
‑
图4,由于间歇性时钟信号35
‑
1至35
‑
n可以被分别控制(例如,可以在不同的时间开始和/或停止),
因此,数据段33
‑
1至33
‑
n不需要具有相同的长度,并且因此可以不包括填充位段110。参考图6,在完成将数据段33
‑
1至33
‑
n的激发脉冲组100
‑
1至100
‑
n加载到相对应的流体管芯37
‑
1至37
‑
n的存储器元件阵列50
‑
1至50
‑
n中时,可以发出激发信号72以发起对激发脉冲组数据的操作(如上所述)。
53.图7是示出了流体喷射系统200的一个示例的框图。流体喷射系统200包括诸如打印头组件204的流体喷射组件以及诸如墨供应组件216的流体供应组件。在所示出的示例中,流体喷射系统200还包括服务站组件208、托架组件222、打印介质传输组件226和电子控制器230。尽管以下描述提供了用于关于墨进行流体处理的系统和组件的示例,但是所公开的系统和组件也适用于处理除墨之外的流体。
54.打印头组件204包括通过多个孔或喷嘴214喷射墨滴或流体液滴的至少一个打印头212,其中在一个示例中,打印头212可以实施为具有实施为喷嘴214的致动器组36
‑
1至36
‑
n中的流体致动器(fa)的打印部件30,例如如先前本文通过图2所描述的。在一个示例中,液滴被引导朝向诸如打印介质232的介质,以便打印到打印介质232上。在一个示例中,打印介质232包括任何类型的合适的片材,如纸、卡片纸、透明胶片、聚酯薄膜、织物等。在另一个示例中,打印介质232包括用于三维(3d)打印的介质(如粉末床),或用于生物打印和/或药物发现测试的介质(如储存器或容器)。在一个示例中,喷嘴214被布置成至少一个列或阵列,使得当打印头组件204和打印介质232相对于彼此移动时,从喷嘴214进行的适当顺序的墨喷射使得字符、符号和/或其他图形或图像打印在打印介质232上。
55.墨供应组件216向打印头组件204供应墨并且包括用于存储墨的储存器218。因此,在一个示例中,墨从储存器218流动到打印头组件204。在一个示例中,打印头组件204和墨供应组件216一起容纳在喷墨或流体喷射打印盒或笔中。在另一个示例中,墨供应组件216与打印头组件204分开并且通过接口连接220(如供应管和/或阀)将墨供应到打印头组件204。
56.托架组件222相对于打印介质传输组件226定位打印头组件204,并且打印介质传输组件226相对于打印头组件204定位打印介质232。因此,打印区234被限定为在打印头组件204与打印介质232之间的区域中与喷嘴214相邻。在一个示例中,打印头组件204是扫描型打印头组件,使得托架组件222将打印头组件204相对于打印介质传输组件226移动。在另一个示例中,打印头组件204是非扫描型打印头组件,使得托架组件222将打印头组件204固定在相对于打印介质传输组件226的规定的位置处。
57.服务站组件208提供打印头组件204的喷射、擦拭、加盖(capping)和/或灌注(priming)以维持打印头组件204、并且更具体地喷嘴214的功能。例如,服务站组件208可以包括橡胶刀片或擦拭器,该橡胶刀片或擦拭器周期性地经过打印头组件204以擦拭和清洁喷嘴214上的过量墨。另外,服务站组件208可以包括覆盖打印头组件204的盖,以在不使用时段期间保护喷嘴214免于变干。另外,服务站组件208可以包括墨盂(spittoon),打印头组件204在喷射期间将墨喷射到该墨盂中以确保储存器218维持适当水平的压力和流动性,并且确保喷嘴214不会堵塞或渗漏。服务站组件208的功能可以包括服务站组件208与打印头组件204之间的相对运动。
58.电子控制器230通过通信路径206与打印头组件204通信,通过通信路径210与服务站组件208通信,通过通信路径224与托架组件222通信,并且通过通信路径228与打印介质
传输组件226通信。在一个示例中,当打印头组件204安装在托架组件222中时,电子控制器230和打印头组件204可以通过通信路径202经由托架组件222进行通信。电子控制器230还可以与墨供应组件216通信,使得在一种实施方式中,可以检测到新的(或使用过的)墨供应器。
59.电子控制器230从诸如计算机的主机系统接收数据236,并且可以包括用于临时存储数据236的存储器。数据236可以沿电子、红外线、光学或其他信息传递路径发送到流体喷射系统200。数据236表示例如要打印的文档和/或文件。因此,数据236形成流体喷射系统200的打印作业并且包括至少一个打印作业命令和/或命令参数。
60.在一个示例中,电子控制器230提供对打印头组件204的控制,包括对从喷嘴214喷射墨滴的定时控制。因此,电子控制器230限定喷射的墨滴的图案,该喷射的墨滴在打印介质232上形成字符、符号和/或其他图形或图像。定时控制以及因此喷射的墨滴的图案由打印作业命令和/或命令参数确定。在一个示例中,形成电子控制器230的一部分的逻辑和驱动电路位于打印头组件204上。在另一个示例中,形成电子控制器230的一部分的逻辑和驱动电路位于打印头组件204之外。在另一个示例中,形成电子控制器230的一部分的逻辑和驱动电路位于打印头部件204之外。在一个示例中,数据段33
‑
1至33
‑
n、间歇性时钟信号35、激发信号72和模式信号79可以由电子控制器230提供给打印部件30,其中电子控制器230可以远离打印部件30。
61.图8是示出了根据本公开的一个示例的操作打印部件(例如图2
‑
图4的打印部件30)的方法300的流程图。在302处,方法300包括在多个数据垫上接收数据段,例如,如图2所示,在数据垫32
‑
1至32
‑
n上接收数据段33
‑
1至33
‑
n,其中每个数据段包括多个段位,该多个段位包括激发脉冲组,该激发脉冲组包括多个激发脉冲组位,其中段位的数量至少等于激发脉冲组位的数量,例如如图4a所示,其中每个数据段33
‑
1至33
‑
n分别包括激发脉冲组100
‑
1至100
‑
n。
62.在304处,方法300包括在时钟垫上接收间歇性时钟信号,例如,图2的打印部件30在时钟垫34上接收间歇性时钟信号35。在306处,方法300包括布置多个流体致动器以形成多个流体致动器阵列,每个流体致动器阵列具有对应于数据垫中的不同的一个数据垫的相对应的存储器元件阵列,例如,图2的致动器组36
‑
1至36
‑
n分别包括流体致动器阵列40
‑
1至40
‑
n,其中流体致动器阵列40
‑
1至40
‑
n分别具有相对应的存储器元件阵列50
‑
1至50
‑
n,其中存储器元件阵列50
‑
1至50
‑
n分别具有相对应的数据垫32
‑
1至32
‑
n。
63.在308处,方法100包括每次在时钟垫上出现间歇性时钟信号时,将来自相对应的数据垫的数据段串行加载到每个存储器元件阵列中,以存储至少激发脉冲组位,例如,将数据段33
‑
1至33
‑
n(如图4a和图4b所示)分别加载到存储器元件阵列50
‑
1至50
‑
1中,以便分别存储至少激发脉冲段100
‑
1至100
‑
n。
64.尽管本文已经示出和描述了特定示例,但是在不脱离本公开的范围的情况下,各种替代和/或等效实施方式可以代替所示出和描述的特定示例。本技术旨在覆盖本文所讨论的特定示例的任何修改或变型。因此,本公开旨在仅由权利要求及其等效物限制。
再多了解一些
本文用于企业家、创业者技术爱好者查询,结果仅供参考。