显示基板及其制备方法、显示装置与流程

1.本文涉及但不限于显示技术领域，具体涉及一种显示基板及其制备方法、显示装置。


背景技术：

2.有机发光二极管(organic light emitting diode，简称oled)和量子点发光二极管(quantum-dot light emitting diodes，简称qled)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以oled或qled为发光器件、由薄膜晶体管(thin film transistor，简称tft)进行信号控制的柔性显示装置(flexible display)已成为目前显示领域的主流产品。
3.经本技术发明人研究发现，现有显示基板中驱动晶体管存在工作性能不稳定的问题。


技术实现要素：

4.以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
5.本公开所要解决的技术问题是，提供一种显示基板及其制备方法、显示装置，以保证驱动晶体管的工作稳定性。
6.一方面，本公开提供了一种显示基板，包括多个电路单元、向所述电路单元提供扫描信号的扫描信号线和提供电源信号的第一电源线；至少一个电路单元包括像素驱动电路，所述像素驱动电路包括与所述第一电源线连接第一屏蔽电极，所述第一屏蔽电极在所述显示基板平面上的正投影与所述扫描信号线在所述显示基板平面上的正投影至少部分重叠。
7.在示例性实施方式中，所述像素驱动电路还包括驱动晶体管以及形成存储电容的第一极板和第二极板，所述第一极板在所述显示基板平面上的正投影与所述第二极板在所述显示基板平面上的正投影至少部分重叠；所述第一屏蔽电极与所述第二极板连接，所述第二极板通过过孔与所述第一电源线连接。
8.在示例性实施方式中，所述像素驱动电路还包括补偿晶体管和第一连接电极，所述第一连接电极的第一端通过过孔与所述补偿晶体管中有源层的第一区连接，所述第一连接电极的第二端通过过孔与所述第一极板连接，所述第一连接电极在所述显示基板平面上的正投影与所述扫描信号线在所述显示基板平面上的正投影至少部分重叠。
9.在示例性实施方式中，所述第一屏蔽电极在所述显示基板平面上的正投影与所述扫描信号线在所述显示基板平面上的正投影具有第一重叠区域，所述第一连接电极在所述显示基板平面上的正投影与所述扫描信号线在所述显示基板平面上的正投影具有第二重叠区域，所述第二重叠区域与所述第一重叠区域至少部分交叠。
10.在示例性实施方式中，所述第二重叠区域位于所述第一重叠区域的范围之内。
11.在示例性实施方式中，所述第一重叠区域具有第一宽度，所述第二重叠区域具有第二宽度；所述第一宽度大于所述第二宽度，所述第一宽度和第二宽度为所述第一方向的尺寸。
12.在示例性实施方式中，所述第二宽度为所述第一宽度l1的40％至60％。
13.在示例性实施方式中，所述第一宽度为2.5μm至3.0μm。
14.在示例性实施方式中，所述第二宽度为1.3μm至2.0μm。
15.在示例性实施方式中，所述扫描信号线的主体部分沿着第一方向延伸，所述第一屏蔽电极的主体部分沿着第二方向延伸，所述第一方向与第二方向交叉；所述第一屏蔽电极设置在所述第二极板靠近所述扫描信号线的一侧，所述第一屏蔽电极远离所述第二极板的一端在所述显示基板平面上的正投影与所述扫描信号线在所述显示基板平面上的正投影至少部分重叠。
16.在示例性实施方式中，所述第一屏蔽电极和所述第二极板同层设置，且为相互连接的一体结构。
17.在示例性实施方式中，在垂直于显示基板的平面内，所述显示基板包括在基底上依次设置的半导体层、第一导电层、第二导电层、第三导电层和第四导电层，所述第一导电层和所述第二导电层之间、所述第二导电层和所述第三导电层之间以及所述第三导电层和所述第四导电层之间均设置有绝缘层；所述第一屏蔽电极、第一连接电极和扫描信号线位于不同的导电层。
18.在示例性实施方式中，所述扫描信号线设置在所述第一导电层中，所述第一屏蔽电极设置在所述第二导电层中，所述第一连接电极在所述第三导电层中。
19.在示例性实施方式中，所述半导体层包括所述像素驱动电路中多个晶体管的有源层，所述第一导电层包括扫描信号线、多个晶体管的栅电极和存储电容的第一极板，所述第二导电层包括所述第一屏蔽电极和存储电容的第二极板，所述第三导电层包括数据信号线和第一连接电极，所述第四导电层包括第一电源线。
20.在示例性实施方式中，所述第二导电层还包括第二屏蔽电极，所述第二屏蔽电极包括相互连接的第一子电极和第二子电极，所述第一子电极在基底上的正投影与所述数据信号线在基底上的正投影至少部分重叠，所述第二子电极在基底上的正投影位于所述数据信号线在基底上的正投影和所述第一连接电极在基底上的正投影之间。
21.在示例性实施方式中，所述第二屏蔽电极通过过孔与所述第一电源线连接。
22.另一方面，本公开还提供了一种显示装置，包括前述的显示基板。
23.又一方面，本公开还提供了一种显示基板的制备方法，包括：
24.在基底上形成多个电路单元、向所述电路单元提供扫描信号的扫描信号线和提供电源信号的第一电源线，至少一个电路单元包括像素驱动电路，所述像素驱动电路包括与所述第一电源线连接第一屏蔽电极，所述第一屏蔽电极在所述基底上的正投影与所述扫描信号线在基底上的正投影至少部分重叠。
25.本公开所提供的显示基板及其制备方法、显示装置，通过设置第一屏蔽电极，可以有效屏蔽扫描信号电压跳变对驱动晶体管的影响，保证了驱动晶体管工作性能的稳定性，提高显示效果。
26.在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
27.附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。
28.图1为一种显示装置的结构示意图；
29.图2为一种显示基板的平面结构示意图；
30.图3为一种显示基板的剖面结构示意图；
31.图4为一种像素驱动电路的等效电路示意图；
32.图5为一种像素驱动电路的工作时序图；
33.图6为本公开示例性实施例一种显示基板的结构示意图；
34.图7为本公开示例性实施例形成半导体层图案后的示意图；
35.图8a为本公开示例性实施例形成第一导电层图案后的示意图；
36.图8b为图8a中第一导电层的平面示意图；
37.图9a为本公开示例性实施例形成第二导电层图案后的示意图；
38.图9b为图9a中第二导电层的平面示意图；
39.图10a为本公开示例性实施例形成第四绝缘层图案后的示意图；
40.图10b为图10a中多个过孔的平面示意图；
41.图11a为本公开示例性实施例形成第三导电层图案后的示意图；
42.图11b为图11a中第三导电层的平面示意图；
43.图12a为本公开示例性实施例形成第一平坦层图案后的示意图；
44.图12b为图12a中多个过孔的平面示意图；
45.图13a为本公开显示基板形成第四导电层图案后的示意图；
46.图13b为图13a中第四导电层的平面示意图；
47.图14为本公开示例性实施例形成第二平坦层图案后的示意图；
48.图15为本公开示例性实施例形成阳极图案后的示意图；
49.图16为本公开示例性实施例形成像素定义层图案后的示意图。
50.附图标记说明:
51.11—第一有源层；
ꢀꢀꢀꢀꢀꢀꢀꢀ
12—第二有源层；
ꢀꢀꢀꢀꢀꢀꢀꢀ
13—第三有源层；
52.14—第四有源层；
ꢀꢀꢀꢀꢀꢀꢀꢀ
15—第五有源层；
ꢀꢀꢀꢀꢀꢀꢀꢀ
16—第六有源层；
53.17—第七有源层；
ꢀꢀꢀꢀꢀꢀꢀꢀ
21—第一扫描信号线；
ꢀꢀꢀꢀ
21-1—栅极块；
54.22—第二扫描信号线；
ꢀꢀꢀꢀ
23—发光控制线；
ꢀꢀꢀꢀꢀꢀꢀꢀ
24—第一极板；
55.31—初始信号线；
ꢀꢀꢀꢀꢀꢀꢀꢀ
32—第二极板；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
33—极板连接线；
56.34—第一屏蔽电极；
ꢀꢀꢀꢀꢀꢀ
35—第二屏蔽电极；
ꢀꢀꢀꢀꢀꢀ
35-1—第一子电极；
57.35-2—第二子电极；
ꢀꢀꢀꢀꢀꢀ
36—开口；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
41—第一连接电极；
58.42—第二连接电极；
ꢀꢀꢀꢀꢀꢀ
43—第三连接电极；
ꢀꢀꢀꢀꢀꢀ
44—数据信号线；
59.51—第一电源线；
ꢀꢀꢀꢀꢀꢀꢀꢀ
52—阳极连接电极；
ꢀꢀꢀꢀꢀꢀ
61—阳极；
60.71—像素开口；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
101—基底；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
102—驱动电路层；
61.103—发光结构层；
ꢀꢀꢀꢀꢀꢀꢀ
104—封装层；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
210—晶体管；
62.211—存储电容；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
301—阳极；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
302—像素定义层；
63.303—有机发光层；
ꢀꢀꢀꢀꢀꢀꢀ
304—阴极；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
401—第一封装层；
64.402—第二封装层；
ꢀꢀꢀꢀꢀꢀꢀ
403—第三封装层。
具体实施方式
65.为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
66.本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。
67.本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
68.在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
69.在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
70.在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
71.在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换，“源端”和“漏端”可以互相调换。
72.在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
73.在本说明书中，“平行”是指两条直线形成的角度为-10
°
以上且10
°
以下的状态，因此，也包括该角度为-5
°
以上且5
°
以下的状态。另外，“垂直”是指两条直线形成的角度为80
°
以上且100
°
以下的状态，因此，也包括85
°
以上且95
°
以下的角度的状态。
74.在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
75.本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。
76.本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
77.图1为一种显示装置的结构示意图。如图1所示，显示装置可以包括时序控制器、数据驱动器、扫描驱动器、发光驱动器、多个扫描信号线、多个数据信号线、多个发光信号线和像素阵列，时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接，数据驱动器分别与多个数据信号线(d1到dn)连接，扫描驱动器分别与多个扫描信号线(s1到sm)连接，发光驱动器分别与多个发光信号线(e1到eo)连接。像素阵列可以包括多个子像素pxij，i和j可以是自然数，至少一个子像素pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以包括至少一个像素驱动电路。在示例性实施方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线d1、d2、d3、
……
和dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线d1至dn，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线s1、s2、s3、
……
和sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线s1至sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线e1、e2、e3、
……
和eo的发射信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线e1至eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是自然数。
78.图2为一种显示基板的平面结构示意图。在示例性实施方式中，显示基板可以包括以矩阵方式排布的多个像素单元p，至少一个像素单元p可以包括一个出射第一颜色光线的第一子像素p1、一个出射第二颜色光线的第二子像素p2和一个出射第三颜色光线的第三子像素p3，三个子像素可以均包括电路单元和发光器件，电路单元可以包括扫描信号线、数据信号线和发光信号线和像素驱动电路，像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向发光器件输出相应的电流。每个子像素中的发光器件分别与所在子像素的像素驱动电路连接，发光器件被配置为响应所在子像素的像素驱动电路输出的电流发出相应亮度的光。
79.在示例性实施方式中，第一子像素p1可以是出射红色光线的红色子像素(r)，第二
子像素p2可以是出射蓝色光线的蓝色子像素(b)，第三子像素p3可以是出射绿色光线的绿色子像素(g)。在示例性实施方式中，子像素的形状可以是矩形状、菱形、五边形或六边形，三个子像素可以采用水平并列、竖直并列或品字等方式排列。在一种示例性实施方式中，至少一个像素单元p可以包括四个子像素，本公开在此不做限定。
80.图3为一种显示基板的剖面结构示意图，示意了显示基板三个子像素的结构。如图3所示，在垂直于显示基板的平面上，显示基板可以包括设置在基底101上的驱动电路层102、设置在驱动电路层102远离基底一侧的发光结构层103以及设置在发光结构层103远离基底一侧的封装层104。在一些可能的实现方式中，显示基板可以包括其它膜层，如隔垫柱等，本公开在此不做限定。
81.在示例性实施方式中，基底101可以是柔性基底，或者可以是刚性基底。驱动电路层102可以包括多个信号线和多个电路单元，至少一个电路单元可以包括像素驱动电路，像素驱动电路可以包括多个晶体管和存储电容，图3中仅以一个驱动晶体管210和一个存储电容211为例进行示意。发光结构层103可以包括多个发光器件，至少一个发光器件可以包括阳极301、有机发光层303和阴极304，阳极301通过过孔与驱动晶体管210的漏电极连接，有机发光层303与阳极301连接，阴极304与有机发光层303连接，有机发光层303在阳极301和阴极304驱动下出射相应颜色的光线。封装层104可以包括叠设的第一封装层401、第二封装层402和第三封装层403，第一封装层401和第三封装层403可以采用无机材料，第二封装层402可以采用有机材料，第二封装层402设置在第一封装层401和第三封装层403之间，可以保证外界水汽无法进入发光结构层103。
82.在示例性实施方式中，有机发光层303可以包括叠设的空穴注入层(hole injection layer，简称hil)、空穴传输层(hole transport layer，简称htl)、电子阻挡层(electron block layer，简称ebl)、发光层(emitting layer，简称eml)、空穴阻挡层(hole block layer，简称hbl)、电子传输层(electron transport layer，简称etl)和电子注入层(electron injection layer，简称eil)。在示例性实施方式中，所有子像素的空穴注入层和电子注入层可以是连接在一起的共通层，所有子像素的空穴传输层和电子传输层可以是连接在一起的共通层，所有子像素的空穴阻挡层可以是连接在一起的共通层，相邻子像素的发光层和电子阻挡层可以有少量的交叠，或者可以是隔离的。
83.在示例性实施方式中，像素驱动电路可以是3t1c、4t1c、5t1c、5t2c、6t1c、7t1c或8t1c结构。图4为一种像素驱动电路的等效电路示意图。如图4所示，像素驱动电路可以包括7个晶体管(第一晶体管t1到第七晶体管t7)和1个存储电容c，像素驱动电路分别与7个信号线(数据信号线d、第一扫描信号线s1、第二扫描信号线s2、发光信号线e、初始信号线init、第一电源线vdd和第二电源线vss)连接。
84.在示例性实施方式中，像素驱动电路可以包括第一节点n1、第二节点n2和第三节点n3。其中，第一节点n1分别与第三晶体管t3的第一极、第四晶体管t4的第二极和第五晶体管t5的第二极连接，第二节点n2分别与第一晶体管的第二极、第二晶体管t2的第一极、第三晶体管t3的控制极和存储电容c的第二端连接，第三节点n3分别与第二晶体管t2的第二极、第三晶体管t3的第二极和第六晶体管t6的第一极连接。
85.在示例性实施方式中，存储电容c的第一端与第一电源线vdd连接，存储电容c的第二端与第二节点n2连接，即存储电容c的第二端与第三晶体管t3的控制极连接。
86.第一晶体管t1的控制极与第二扫描信号线s2连接，第一晶体管t1的第一极与初始信号线init连接，第一晶体管的第二极与第二节点n2连接。当导通电平扫描信号施加到第二扫描信号线s2时，第一晶体管t1将初始电压传输到第三晶体管t3的控制极，以使第三晶体管t3的控制极的电荷量初始化。
87.第二晶体管t2的控制极与第一扫描信号线s1连接，第二晶体管t2的第一极与第二节点n2连接，第二晶体管t2的第二极与第三节点n3连接。当导通电平扫描信号施加到第一扫描信号线s1时，第二晶体管t2使第三晶体管t3的控制极与第二极连接。
88.第三晶体管t3的控制极与第二节点n2连接，即第三晶体管t3的控制极与存储电容c的第二端连接，第三晶体管t3的第一极与第一节点n1连接，第三晶体管t3的第二极与第三节点n3连接。第三晶体管t3可以称为驱动晶体管，第三晶体管t3根据其控制极与第一极之间的电位差来确定在第一电源线vdd与第二电源线vss之间流动的驱动电流的量。
89.第四晶体管t4的控制极与第一扫描信号线s1连接，第四晶体管t4的第一极与数据信号线d连接，第四晶体管t4的第二极与第一节点n1连接。第四晶体管t4可以称为开关晶体管、扫描晶体管等，当导通电平扫描信号施加到第一扫描信号线s1时，第四晶体管t4使数据信号线d的数据电压输入到像素驱动电路。
90.第五晶体管t5的控制极与发光信号线e连接，第五晶体管t5的第一极与第一电源线vdd连接，第五晶体管t5的第二极与第一节点n1连接。第六晶体管t6的控制极与发光信号线e连接，第六晶体管t6的第一极与第三节点n3连接，第六晶体管t6的第二极与发光器件的第一极连接。第五晶体管t5和第六晶体管t6可以称为发光晶体管。当导通电平发光信号施加到发光信号线e时，第五晶体管t5和第六晶体管t6通过在第一电源线vdd与第二电源线vss之间形成驱动电流路径而使发光器件发光。
91.第七晶体管t7的控制极与第一扫描信号线s1连接，第七晶体管t7的第一极与初始信号线init连接，第七晶体管t7的第二极与发光器件的第一极连接。当导通电平扫描信号施加到第一扫描信号线s1时，第七晶体管t7将初始化电压传输到发光器件的第一极，以使发光器件的第一极中累积的电荷量初始化或释放发光器件的第一极中累积的电荷量。
92.在示例性实施方式中，发光器件可以是oled，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)，或者可以是qled，包括叠设的第一极(阳极)、量子点发光层和第二极(阴极)。
93.在示例性实施方式中，发光器件的第二极与第二电源线vss连接，第二电源线vss的信号为低电平信号，第一电源线vdd的信号为持续提供高电平信号。第一扫描信号线s1为本显示行像素驱动电路中的扫描信号线，第二扫描信号线s2为上一显示行像素驱动电路中的扫描信号线，即对于第n显示行，第一扫描信号线s1为s(n)，第二扫描信号线s2为s(n-1)，本显示行的第二扫描信号线s2与上一显示行像素驱动电路中的第一扫描信号线s1为同一信号线，可以减少显示面板的信号线，实现显示面板的窄边框。
94.在示例性实施方式中，第一晶体管t1到第七晶体管t7可以是p型晶体管，或者可以是n型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管t1到第七晶体管t7可以包括p型晶体管和n型晶体管。
95.在示例性实施方式中，第一晶体管t1到第七晶体管t7可以采用低温多晶硅薄膜晶
体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(low temperature poly-silicon，简称ltps)，氧化物薄膜晶体管的有源层采用氧化物半导体(oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(low temperature polycrystalline oxide，简称ltpo)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。
96.图5为一种像素驱动电路的工作时序图。下面通过图4示例的像素驱动电路的工作过程说明本公开示例性实施例，图4中的像素驱动电路包括7个晶体管(第一晶体管t1到第七晶体管t7)和1个存储电容c，7个晶体管均为p型晶体管。
97.在示例性实施方式中，像素驱动电路的工作过程可以包括：
98.第一阶段a1，称为复位阶段，第二扫描信号线s2的信号为低电平信号，第一扫描信号线s1和发光信号线e的信号为高电平信号。第二扫描信号线s2的信号为低电平信号，使第一晶体管t1导通，初始信号线init的信号提供至第二节点n2，对存储电容c进行初始化，清除存储电容中原有数据电压。第一扫描信号线s1和发光信号线e的信号为高电平信号，使第二晶体管t2、第四晶体管t4、第五晶体管t5、第六晶体管t6和第七晶体管t7断开，此阶段oled不发光。
99.第二阶段a2、称为数据写入阶段或者阈值补偿阶段，第一扫描信号线s1的信号为低电平信号，第二扫描信号线s2和发光信号线e的信号为高电平信号，数据信号线d输出数据电压。此阶段由于存储电容c的第二端为低电平，因此第三晶体管t3导通。第一扫描信号线s1的信号为低电平信号使第二晶体管t2、第四晶体管t4和第七晶体管t7导通。第二晶体管t2和第四晶体管t4导通使得数据信号线d输出的数据电压经过第一节点n1、导通的第三晶体管t3、第三节点n3、导通的第二晶体管t2提供至第二节点n2，并将数据信号线d输出的数据电压与第三晶体管t3的阈值电压之差充入存储电容c，存储电容c的第二端(第二节点n2)的电压为vd-|vth|，vd为数据信号线d输出的数据电压，vth为第三晶体管t3的阈值电压。第七晶体管t7导通使得初始信号线init的初始电压提供至oled的第一极，对oled的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保oled不发光。第二扫描信号线s2的信号为高电平信号，使第一晶体管t1断开。发光信号线e的信号为高电平信号，使第五晶体管t5和第六晶体管t6断开。
100.第三阶段a3、称为发光阶段，发光信号线e的信号为低电平信号，第一扫描信号线s1和第二扫描信号线s2的信号为高电平信号。发光信号线e的信号为低电平信号，使第五晶体管t5和第六晶体管t6导通，第一电源线vdd输出的电源电压通过导通的第五晶体管t5、第三晶体管t3和第六晶体管t6向oled的第一极提供驱动电压，驱动oled发光。
101.在像素驱动电路驱动过程中，流过第三晶体管t3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点n2的电压为vdata-|vth|，因而第三晶体管t3的驱动电流为：
102.i＝k*(vgs-vth)2＝k*[(vdd-vd |vth|)-vth]2＝k*[(vdd-vd]2[0103]
其中，i为流过第三晶体管t3的驱动电流，也就是驱动oled的驱动电流，k为常数，vgs为第三晶体管t3的栅电极和第一极之间的电压差，vth为第三晶体管t3的阈值电压，vd
为数据信号线d输出的数据电压，vdd为第一电源线vdd输出的电源电压。
[0104]
图6为本公开示例性实施例一种显示基板的结构示意图，示意了一个电路单元的平面结构。如图6所示，在平行于显示基板的平面内，显示基板可以包括多个电路单元和多条信号线，多个电路单元可以沿着第一方向x依次排布形成电路单元行，多个电路单元可以沿着第二方向y依次排布形成电路单元列，多个电路单元行和多个电路单元列构成阵列排布的电路单元阵列，第一方向x与第二方向y交叉。
[0105]
在示例性实施方式中，多条信号线可以至少包括第一扫描信号线21、第二扫描信号线22、发光控制线23、初始信号线31、数据信号线44和第一电源线51，至少一个电路单元可以包括像素驱动电路。第一扫描信号线21、第二扫描信号线22、发光控制线23和初始信号线31的主体部分可以沿着第一方向x延伸，数据信号线44和第一电源线51的主体部分可以沿着第二方向y延伸。本公开中，a沿b方向延伸是指，a可以包括主要部分和与主要部分连接的次要部分，主要部分是线、线段或条形状体，主要部分沿b方向伸展，且主要部分沿b方向伸展的长度大于次要部分沿其它方向伸展的长度。
[0106]
在示例性实施方式中，第一扫描信号线21和第二扫描信号线22被配置为向像素驱动电路提供扫描信号，发光控制线23被配置为向像素驱动电路提供发光控制信号，初始信号线31被配置为向像素驱动电路提供初始信号，数据信号线44被配置为向像素驱动电路提供数据信号，第一电源线51被配置为向像素驱动电路提供电源信号。
[0107]
在示例性实施方式中，像素驱动电路可以包括多个晶体管和存储电容，多个晶体管可以包括第一晶体管t1至第七晶体管t7，第三晶体管t3为驱动晶体管，存储电容可以包括第一极板24和第二极板32，第一极板24在显示基板平面上的正投影与第二极板32在显示基板平面上的正投影至少部分重叠。
[0108]
在示例性实施方式中，第一晶体管t1的栅电极与第二扫描信号线22连接，第一晶体管t1的第一极与初始信号线31连接，第一晶体管t1的第二极分别与第二晶体管t2的第一极、第三晶体管t3的栅电极和存储电容的第一极板24连接。第二晶体管t2的栅电极与第一扫描信号线21连接，第二晶体管t2的第一极分别与第一晶体管t1的第二极、第三晶体管t3的栅电极和存储电容的第一极板24连接，第二晶体管t2的第二极分别与第三晶体管t3的第二极和第六晶体管t6的第一极连接。第三晶体管t3的栅电极分别与第一晶体管t1的第二极、第二晶体管t2的第一极和存储电容的第一极板24连接，第三晶体管t3的第一极分别与第四晶体管t4的第二极和第五晶体管t5的第二极连接，第三晶体管t3的第二极分别与第二晶体管t2的第二极和第六晶体管t6的第一极连接。第四晶体管t4的栅电极与第一扫描信号线21连接，第四晶体管t4的第一极与数据信号线44连接，第四晶体管t4的第二极分别与第三晶体管t3的第一极和第五晶体管t5的第二极连接。第五晶体管t5的栅电极与发光信号线23连接，第五晶体管t5的第一极分别与第一电源线51和存储电容的第二极板32连接，第五晶体管t5的第二极分别与第三晶体管t3的第一极和第四晶体管t4的第二极连接。第六晶体管t6的栅电极与发光信号线23连接，第六晶体管t6的第一极分别与第二晶体管t2的第二极和第三晶体管t3的第二极连接，第六晶体管t6的第二极分别与第七晶体管t7的第二极和发光器件的第一极连接。第七晶体管t7的栅电极与第二扫描信号线22连接，第七晶体管t7的第一极与初始信号线31连接，第七晶体管t7的第二极分别与第六晶体管t6的第二极和发光器件的第一极连接。
[0109]
在示例性实施方式中，存储电容的第一极板24分别与第一晶体管t1的第二极、第二晶体管t2的第一极和第三晶体管t3的栅电极连接，存储电容的第二极板32分别与第一电源线51和第五晶体管t5的第一极连接。
[0110]
在示例性实施方式中，存储电容的第一极板24可以作为第三晶体管t3的栅电极。
[0111]
在示例性实施方式中，像素驱动电路可以包括第一屏蔽电极34，第一屏蔽电极34被配置为屏蔽扫描信号电压跳变对第三晶体管t3的影响，避免扫描信号电压跳变影响驱动晶体管的性能，提高显示效果。
[0112]
在示例性实施方式中，第一屏蔽电极34可以与第一电源线51连接，第一屏蔽电极34在显示基板平面上的正投影与第一扫描信号线21在显示基板平面上的正投影至少部分重叠。
[0113]
在示例性实施方式中，像素驱动电路可以包括第一连接电极41，第一连接电极41被配置为作为第一晶体管t1的第二极和第二晶体管t2的第一极。第一连接电极41的主体部分可以沿着第二方向y延伸。第一连接电极41的第一端通过过孔与第二晶体管t2中有源层的第一区连接，第一连接电极41的第二端通过过孔与第一极板24(即第三晶体管t3的栅电极)连接，第一连接电极41在显示基板平面上的正投影与第一扫描信号线21在显示基板平面上的正投影至少部分重叠。
[0114]
在示例性实施方式中，第一屏蔽电极34在显示基板平面上的正投影与第一扫描信号线21在显示基板平面上的正投影具有第一重叠区域，第一连接电极41在显示基板平面上的正投影与第一扫描信号线21在显示基板平面上的正投影具有第二重叠区域，第二重叠区域与第一重叠区域至少部分交叠。
[0115]
在示例性实施方式中，第二重叠区域位于第一重叠区域的范围之内。
[0116]
在示例性实施方式中，第一屏蔽电极34与存储电容的第二极板32连接，存储电容的第二极板32通过过孔与第一电源线51连接。
[0117]
在示例性实施方式中，第一屏蔽电极34可以为主体部分沿着第二方向y延伸的条形状，设置在第二极板32靠近第一扫描信号线21的一侧，第一屏蔽电极34远离第二极板32的一端在显示基板平面上的正投影与第一扫描信号线21在显示基板平面上的正投影至少部分交叠。
[0118]
在示例性实施方式中，像素驱动电路可以包括第二屏蔽电极35，第二屏蔽电极35被配置为屏蔽数据电压跳变对关键节点的影响，避免数据电压跳变影响像素驱动电路的关键节点的电位，提高显示效果。
[0119]
在示例性实施方式中，第二屏蔽电极35可以与第一电源线51连接，第二屏蔽电极35在基底上的正投影与第四晶体管t4的第四有源层在基底上的正投影至少部分重叠。
[0120]
在示例性实施方式中，第二屏蔽电极35可以包括相互连接的第一子电极和第二子电极，第一子电极在基底上的正投影可以与数据信号线44在基底上的正投影至少部分重叠，第二子电极在基底上的正投影位于数据信号线44在基底上的正投影和第一连接电极41在基底上的正投影之间。
[0121]
在示例性实施方式中，在垂直于显示基板的平面内，显示基板可以包括在基底上依次设置的半导体层、第一导电层、第二导电层、第三导电层和第四导电层。半导体层可以包括多个晶体管的有源层，第一导电层可以包括第一扫描信号线21、第二扫描信号线22、发
光控制线23、存储电容的第一极板24和多个晶体管的栅电极，第二导电层可以包括初始信号线31、存储电容的第二极板32、第一屏蔽电极34和第二屏蔽电极35，第三导电层可以包括数据信号线44和第一连接电极41，第四导电层可以包括第一电源线51。
[0122]
在示例性实施方式中，同层设置的第一屏蔽电极34和存储电容的第二极板32为相互连接的一体结构。
[0123]
在示例性实施方式中，显示基板可以包括第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层和第五绝缘层，第一绝缘层设置在基底与半导体层之间，第二绝缘层设置在半导体层和第一导电层之间，第三绝缘层设置在第一导电层与第二导电层之间，第四绝缘层设置在第二导电层与第三导电层之间，第五绝缘层设置在第三导电层与第四导电层之间。
[0124]
下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“a和b同层设置”是指，a和b通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“b的正投影位于a的正投影的范围之内”或者“a的正投影包含b的正投影”是指，b的正投影的边界落入a的正投影的边界范围内，或者a的正投影的边界与b的正投影的边界重叠。
[0125]
在示例性实施方式中，以一个电路单元为例，显示基板的制备过程可以包括如下操作。
[0126]
(1)形成半导体层图案。在示例性实施例中，形成半导体层图案可以包括：在基底上依次沉积第一绝缘薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成覆盖基底的第一绝缘层，以及设置在第一绝缘层上的半导体层，如图7所示。
[0127]
在示例性实施例中，每个电路单元的半导体层可以包括第一晶体管t1的第一有源层11至第七晶体管t7的第七有源层17，且第一有源层11至第七有源层17为相互连接的一体结构。
[0128]
在示例性实施例中，第一有源层11、第二有源层12、第四有源层14和第七有源层17位于第三有源层13第二方向y的反方向的一侧，第五有源层15和第六有源层16位于第三有源层13第二方向y的一侧，第一有源层11和第七有源层17位于第二有源层12和第四有源层14远离第三有源层13的一侧。
[0129]
在示例性实施例中，第一有源层11的形状可以呈“n”字形，第二有源层12的形状可以呈“7”字形，第三有源层13的形状可以呈“几”字形，第四有源层14的形状可以呈“i”字形，第五有源层15、第六有源层16和第七有源层17的形状可以呈“l”字形。
[0130]
在示例性实施例中，每个晶体管的有源层可以包括第一区、第二区以及位于第一区和第二区之间的沟道区。在示例性实施例中，第一有源层11的第一区11-1同时作为第七
有源层17的第一区17-1，第一有源层11的第二区11-2同时作为第二有源层12的第一区12-1，第三有源层13的第一区13-1同时作为第四有源层14的第二区14-2和第五有源层15的第二区15-2，即第三有源层13的第一区13-1、第四有源层14的第二区14-2和第五有源层15的第二区15-2之间相互连接，第三有源层13的第二区13-2同时作为第二有源层12的第二区12-2和第六有源层16的第一区16-1，即第三有源层13的第二区13-2、第二有源层12的第二区12-2和第六有源层16的第一区16-1之间相互连接，第六有源层16的第二区16-2同时作为第七有源层17的第二区17-2。在示例性实施例中，第四有源层14的第一区14-1和第五有源层15的第一区15-1单独设置。
[0131]
(2)形成第一导电层图案。在示例性实施例中，形成第一导电层图案可以包括：在形成前述图案的基底上，依次沉积第二绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成覆盖半导体层图案的第二绝缘层，以及设置在第二绝缘层上的第一导电层图案，如图8a和图8b所示，图8b为图8a中第一导电层的平面示意图。在示例性实施例中，第一导电层可以称为第一栅金属(gate 1)层。
[0132]
结合图7至图8b所示，每个电路单元的第一导电层图案至少包括：第一扫描信号线21、第二扫描信号线22、发光控制线23和存储电容的第一极板24。
[0133]
在示例性实施例中，第一扫描信号线21、第二扫描信号线22和发光控制线23的主体部分可以沿第一方向x延伸，第一扫描信号线21和第二扫描信号线22可以位于第一极板24第二方向y的反方向的一侧，发光控制线23可以位于第一极板24第二方向y的一侧，存储电容的第一极板24可以设置在第一扫描信号线21和发光控制线23之间。
[0134]
在示例性实施例中，第一极板24可以为矩形状，矩形状的角部可以设置倒角，第一极板24在基底上的正投影与第三有源层13在基底上的正投影存在重叠区域。在示例性实施例中，第一极板24可以同时作为存储电容的一个极板和第三晶体管t3的栅电极。
[0135]
在示例性实施例中，第一扫描信号线21与第二有源层12相重叠的区域作为第二晶体管t2的栅电极，第一扫描信号线21设置有向第二扫描信号线22一侧凸起的栅极块21-1，栅极块21-1在基底上的正投影与第二有源层12在基底上的正投影存在重叠区域，形成双栅结构的第二晶体管t2。第一扫描信号线21与第四有源层14相重叠的区域作为第四晶体管t4的栅电极，第二扫描信号线22与第一有源层11相重叠的区域作为双栅结构的第一晶体管t1的栅电极，第二扫描信号线22与第七有源层17相重叠的区域作为第七晶体管t7的栅电极。发光控制线23与第五有源层15相重叠的区域作为第五晶体管t5的栅电极，发光控制线23与第六有源层16相重叠的区域作为第六晶体管t6的栅电极。
[0136]
在示例性实施例中，形成第一导电层图案后，可以利用第一导电层作为遮挡，对半导体层进行导体化处理，被第一导电层遮挡区域的半导体层形成第一晶体管t1至第七晶体管t7的沟道区域，未被第一导电层遮挡区域的半导体层被导体化，即第一有源层至第七有源层的第一区和第二区均被导体化。
[0137]
(3)形成第二导电层图案。在示例性实施例中，形成第二导电层图案可以包括：在形成前述图案的基底上，依次沉积第三绝缘薄膜和第二导电薄膜，采用图案化工艺对第二导电薄膜进行图案化，形成覆盖第一导电层的第三绝缘层，以及设置在第三绝缘层上的第二导电层图案，如图9a和图9b所示，图9b为图9a中第二导电层的平面示意图。在示例性实施例中，第二导电层可以称为第二栅金属(gate 2)层。
[0138]
结合图7至图9b所示，每个电路单元的第二导电层图案至少包括：初始信号线31、存储电容的第二极板32、极板连接线33、第一屏蔽电极34和第二屏蔽电极35。
[0139]
在示例性实施例中，初始信号线31的主体部分可以沿第一方向x延伸，初始信号线31可以位于第二扫描信号线22远离第一扫描信号线21的一侧，第二极板32作为存储电容的另一个极板，位于第一扫描信号线21和发光控制线23之间，第一屏蔽电极34可以位于第二极板32靠近第一扫描信号线21的一侧，第二屏蔽电极35可以位于第一扫描信号线21(不包含栅极块21-1的主体部分)与第二扫描信号线22之间。
[0140]
在示例性实施例中，第二极板32的轮廓可以为矩形状，矩形状的角部可以设置倒角，第二极板32在基底上的正投影与第一极板24在基底上的正投影存在重叠区域，第一极板24和第二极板32构成像素驱动电路的存储电容。
[0141]
在示例性实施例中，第二极板32上设置有开口36，开口36可以位于第二极板32的中部。开口36可以为矩形，使第二极板32形成环形结构。开口36暴露出覆盖第一极板24的第三绝缘层，且第一极板24在基底上的正投影包含开口36在基底上的正投影。在示例性实施例中，开口36被配置为容置后续形成的第一过孔，第一过孔位于开口36内并暴露出第一极板24，使后续形成的第一连接电极与第一极板24连接。
[0142]
在示例性实施例中，极板连接线33可以设置在第二极板32第一方向x的一侧和第一方向x的反方向的一侧，极板连接线33的第一端与本电路单元的第二极板32连接，极板连接线33的第二端沿着第一方向x或者第一方向x的反方向延伸，并与相邻电路单元的第二极板32连接，即极板连接线33配置为使一电路单元行上相邻电路单元的第二极板32相互连接。在示例性实施例中，通过极板连接线33可以使一电路单元行中多个电路单元的第二极板形成相互连接的一体结构，一体结构的第二极板可以复用为电源信号线，保证一电路单元行中的多个第二极板具有相同的电位，有利于提高面板的均一性，避免显示基板的显示不良，保证显示基板的显示效果。
[0143]
在示例性实施例中，第一屏蔽电极34可以为沿着第二方向y延伸的条形状，可以设置在第二极板32靠近第一扫描信号线21的一侧，且与第二极板32为相互连接的一体结构。第一屏蔽电极34远离第二极板32的一端在基底上的正投影与第一扫描信号线21在基底上的正投影至少部分重叠。第一屏蔽电极34被配置为屏蔽屏蔽第一扫描信号电压跳变对第三晶体管t3的影响，避免第一扫描信号电压跳变影响驱动晶体管的性能，提高显示效果。
[0144]
在示例性实施例中，主体部分沿着第一方向x延伸的第一扫描信号线21在重叠区域具有宽度b，主体部分沿着第二方向y延伸的第一屏蔽电极34在重叠区域具有第一宽度l1，宽度b和第一宽度l1是指垂直于其延伸方向的尺寸。
[0145]
在示例性实施例中，第一屏蔽电极34在基底上的正投影与第一扫描信号线21在基底上的正投影具有第一重叠区域a1，则第一重叠区域a1的面积约为a1＝l1*b，第一宽度l1为第一方向x的尺寸，第一宽度b为第二方向y的尺寸。
[0146]
在示例性实施例中，第二屏蔽电极35被配置为屏蔽数据电压跳变对关键节点的影响，避免数据电压跳变影响像素驱动电路的关键节点的电位，提高显示效果。第二屏蔽电极35的形状可以呈“l”字形，可以包括第一子电极35-1和第二子电极35-2，第一子电极35-1的第一端位于远离第一屏蔽电极34的一侧，第一子电极35-1的第二端沿着第一方向x延伸后，与第二子电极35-2的第一端连接，第二子电极35-2的第二端沿着第二方向y的反方向延伸
后，位于所述第一初始线31靠近第一屏蔽电极34的一侧。
[0147]
在示例性实施例中，第一子电极35-1在基底上的正投影可以与第四有源层14在基底上的正投影至少部分重叠，第一子电极35-1在基底上的正投影可以与后续形成的数据信号线在基底上的正投影至少部分重叠。
[0148]
在示例性实施例中，第二子电极35-2在基底上的正投影可以位于后续形成的数据信号线在基底上的正投影和后续形成的第一连接电极在基底上的正投影之间。
[0149]
(4)形成第四绝缘层图案。在示例性实施例中，形成第四绝缘层图案可以包括：在形成前述图案的基底上，沉积第四绝缘薄膜，采用图案化工艺对第四绝缘薄膜进行图案化，形成覆盖第二导电层的第四绝缘层，第四绝缘层上设置有多个过孔，如图10a和图10b所示，图10b为图10a中多个过孔的平面示意图。
[0150]
结合图7至图10b所示，每个电路单元的多个过孔至少包括：第一过孔v1、第二过孔v2、第三过孔v3、第二过孔v2、第三过孔v3、第四过孔v4、第五过孔v5、第八过孔v8和第六过孔v6。
[0151]
在示例性实施例中，第一过孔v1在基底上的正投影可以位于开口36在基底上的正投影的范围之内，第一过孔v1内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出第一极板24的表面。第一过孔v1配置为使后续形成的第一连接电极(第一晶体管t1的第二极和第二晶体管t2的第一极)与通过该过孔与第一极板24连接。
[0152]
在示例性实施例中，第二过孔v2在基底上的正投影可以位于第六有源层在基底上的正投影的范围之内，第二过孔v2内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第六有源层的第二区(也是第七有源层的第二区)的表面。第二过孔v2配置为使后续形成的第六晶体管t6的第二极(第七晶体管t7的第二极)通过该过孔与第六有源层的第二区连接。
[0153]
在示例性实施例中，第三过孔v3在基底上的正投影可以位于第四有源层在基底上的正投影的范围之内，第三过孔v3内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第四有源层的第一区的表面。第三过孔v3配置为使后续形成的数据信号线通过该过孔与第四有源层的第一区连接。
[0154]
在示例性实施例中，第四过孔v4在基底上的正投影可以位于第二有源层在基底上的正投影的范围之内，第四过孔v4内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第二有源层的第一区(也是第一有源层的第二区)的表面。第四过孔v4配置为使后续形成的第一连接电极(第一晶体管t1的第二极和第二晶体管t2的第一极)通过该过孔与第二有源层的第一区连接。
[0155]
在示例性实施例中，第五过孔v5在基底上的正投影可以位于第七有源层在基底上的正投影的范围之内，第五过孔v5内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第七有源层的第一区(也是第一有源层的第一区)的表面。第五过孔v5配置为使后续形成的第七晶体管t7的第一极(第一晶体管t1的第一极)通过该过孔与第七有源层的第一区连接。
[0156]
在示例性实施例中，第六过孔v6在基底上的正投影可以位于初始信号线31在基底上的正投影的范围之内，第六过孔v6内的第四绝缘层被刻蚀掉，暴露出初始信号线31的表面。第六过孔v6配置为使后续形成的第七晶体管t7的第一极(也是第一晶体管t1的第一极)
通过该过孔与初始信号线31连接。
[0157]
(5)形成第三导电层图案。在示例性实施例中，形成第三导电层可以包括：在形成前述图案的基底上，沉积第三导电薄膜，采用图案化工艺对第三导电薄膜进行图案化，形成设置在第四绝缘层上的第三导电层，如图11a和图11b所示，图11b为图11a中第三导电层的平面示意图。在示例性实施例中，第三导电层可以称为第一源漏金属(sd1)层。
[0158]
结合图7至图11b所示，第三导电层至少包括：第一连接电极41、第二连接电极42、第三连接电极43和数据信号线44。
[0159]
在示例性实施例中，第一连接电极41的主体部分可以沿着第二方向y延伸。第一连接电极41的第一端通过第四过孔v4与第一有源层的第二区(也是第二有源层的第一区)连接，其第二端通过第一过孔v1与第一极板24连接，使第一极板24(第三晶体管t3的栅电极)、第一晶体管t1的第二极和第二晶体管t2的第一极具有相同的电位。在示例性实施例中，第一连接电极41可以作为第一晶体管t1的第二极和第二晶体管t2的第一极。
[0160]
在示例性实施例中，第一连接电极41在基底上的正投影与第一扫描信号线21在基底上的正投影至少部分交叠，第一连接电极41在基底上的正投影与第一屏蔽电极34在基底上的正投影至少部分交叠。
[0161]
在示例性实施例中，第二连接电极42的第一端通过第六过孔v6与初始信号线31连接，其第二端通过第五过孔v5与第七有源层的第一区(也是第一有源层的第一区)连接，使第七晶体管t7的第一极和第一晶体管t1的第一极具有与初始信号线31相同的电位。在示例性实施例中，第二连接电极42可以作为第一晶体管t1的第一极和第七晶体管t7的第一极。
[0162]
在示例性实施例中，第三连接电极43通过第二过孔v2与第六有源层的第二区(也是第七有源层的第二区)连接，使第六晶体管t6的第二极和第七晶体管t7的第二极具有相同的电位。在示例性实施例中，第三连接电极43可以作为第六晶体管t6的第二极和第七晶体管t7的第二极。在示例性实施例中，第三连接电极43被配置为与后续形成的阳极连接电极连接。
[0163]
在示例性实施例中，数据信号线44的主体部分可以沿着第二方向y延伸。数据信号线44通过第三过孔v3与第四有源层的第一区连接，将数据信号写入第四晶体管t4的第一极。
[0164]
在示例性实施例中，主体部分沿着第一方向x延伸的第一扫描信号线21在重叠区域具有宽度b，主体部分沿着第二方向y延伸的第一连接电极41在重叠区域具有第二宽度l2，宽度b和第二宽度l2是指垂直于其延伸方向的尺寸。
[0165]
在示例性实施例中，第一连接电极41在基底上的正投影与第一扫描信号线21在基底上的正投影具有第二重叠区域a2，则第二重叠区域a2的面积约为a2＝l2*b，第二宽度l2为第一方向x的尺寸，第一宽度b为第二方向y的尺寸。
[0166]
第二重叠区域a2可以位于第一重叠区域a1的范围之内，即第一重叠区域a1的轮廓可以包含第二重叠区域a2的轮廓。
[0167]
在示例性实施例中，第一宽度l1可以大于或等于第二宽度l2，即第一重叠区域a1的面积可以大于或等于第二重叠区域a2的面积。
[0168]
在示例性实施例中，第二宽度l2可以约为第一宽度l1的40％至60％。
[0169]
在示例性实施例中，第一宽度l1可以约为2.5μm至3.0μm，第二宽度l2可以约为1.3
μm至2.0μm。
[0170]
在示例性实施例中，在平行于基底的平面内，第一屏蔽电极34可以遮挡第一连接电极41与第一扫描信号线21的交叠区域，在垂直于基底的平面内，第一屏蔽电极34位于第一扫描信号线21和第一连接电极41之间。由于第一屏蔽电极34与后续形成的第一电源线连接，因而第一屏蔽电极34可以有效屏蔽第一扫描信号线21上扫描信号电压跳变对第一连接电极41的影响，进而有效避免第一扫描信号线21上扫描信号电压跳变对第三晶体管t3的栅电极的影响，保证了第三晶体管t3的性能，提高显示效果。
[0171]
在示例性实施例中，由于第二屏蔽电极35中第一子电极35-1在基底上的正投影与数据信号线44在基底上的正投影至少部分重叠，第二屏蔽电极35中第二子电极35-2在基底上的正投影位于数据信号线44在基底上的正投影与第一连接电极41在基底上的正投影之间，且第二屏蔽电极35与后续形成的第一电源线连接，因而第二屏蔽电极35可以有效屏蔽了数据电压跳变对像素驱动电路中关键节点的影响，避免了数据电压跳变影响像素驱动电路的关键节点的电位，提高了显示效果。
[0172]
在示例性实施例中，第一方向x上相邻电路单元中的第二屏蔽电极35可以相互连接，以降低电阻。
[0173]
(6)形成第一平坦层图案。在示例性实施例中，形成第一平坦层图案可以包括：在形成前述图案的基底上，涂覆第一平坦薄膜，采用图案化工艺对第一平坦薄膜进行图案化，形成覆盖第三导电层的第一平坦层，第一平坦层上设置有多个过孔，如图12a和图12b所示，图12b为图12a中多个过孔的平面示意图。
[0174]
结合图7至图12b所示，每个电路单元的多个过孔至少包括第十一过孔v11、第十二过孔v12、第十三过孔v13和第十四过孔v14。
[0175]
在示例性实施例中，第十一过孔v11在基底上的正投影位于第三连接电极43在基底上的正投影的范围之内，第十一过孔v11内的第一平坦层被去掉，暴露出第三连接电极43的表面。第十一过孔v11配置为使后续形成的阳极连接电极通过该过孔与第三连接电极43连接。
[0176]
在示例性实施例中，第十二过孔v12在基底上的正投影位于第五有源层在基底上的正投影的范围之内，第十二过孔v12内的第一平坦层、第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第五有源层的第一区的表面。第十二过孔v12配置为使后续形成的第一电源线通过该过孔与第五有源层的第一区连接。
[0177]
在示例性实施例中，第十三过孔v13在基底上的正投影可以位于第二极板32在基底上的正投影的范围之内，第十三过孔v13内的第一平坦层和第四绝缘层被刻蚀掉，暴露出第二极板32的表面。第十三过孔v13配置为使后续形成的第一电源线通过该过孔与第二极板32连接。在示例性实施例中，第十三过孔v13可以包括多个，多个第十三过孔v13可以沿着第二方向y依次排列，以增加第一电源线与第二极板32的连接可靠性。
[0178]
在示例性实施例中，第十四过孔v14在基底上的正投影可以位于第二屏蔽电极35在基底上的正投影的范围之内，第十四过孔v14内的第一平坦层和第四绝缘层被刻蚀掉，暴露出第二屏蔽电极35的表面。第十四过孔v14配置为使后续形成的第一电源线通过该过孔与第二屏蔽电极35连接。
[0179]
(7)形成第四导电层图案。在示例性实施例中，形成第四导电层图案可以包括：在
形成前述图案的基底上，沉积第四导电薄膜，采用图案化工艺对第四导电薄膜进行图案化，形成设置在第一平坦层上的第四导电层，如图13a和图13b所示，图13b为图13a中第四导电层的平面示意图。
[0180]
结合图7至图13b所示，第四导电层至少包括：第一电源线51和阳极连接电极52。
[0181]
在示例性实施例中，第一电源线51的主体部分可以沿着第二方向y延伸，第一电源线51可以位于第一连接电极41与数据信号线44之间。第一电源线51一方面通过第十二过孔v12与第五有源层的第一区连接，另一方面通过第十三过孔v13与第二极板32连接，又一方面通过第十四过孔v14与第二屏蔽电极35连接，使得第二极板32、第一屏蔽电极34和第二屏蔽电极35具有与第一电源线51相同的电位，并将第一电源信号写入第五晶体管t5。
[0182]
在示例性实施例中，阳极连接电极52可以为矩形状，通过第十一过孔v11与第三连接电极43连接。由于第三连接电极43通过过孔与第六有源层的第二区(也是第七有源层的第二区)连接，因而实现了阳极连接电极52通过第三连接电极43与第六有源层的第二区(也是第七有源层的第二区)连接。
[0183]
在示例性实施例中，第一电源线51可以为非等宽度的直线。第一电源线51靠近数据信号线44的一侧可以设置第一凹槽，第一电源线51靠近第一连接电极41的一侧可以设置第二凹槽。第一电源线51采用变宽度的直线，不仅可以便于像素结构的布局，而且可以降低第一电源线与数据信号线之间的寄生电容。
[0184]
(8)形成第二平坦层图案。在示例性实施例中，形成第二平坦层图案可以包括：在形成前述图案的基底上，涂覆第二平坦薄膜，采用图案化工艺对第二平坦薄膜进行图案化，形成覆盖第四导电层的第二平坦层，第二平坦层上设置有过孔，如图14所示。
[0185]
结合图7至图14所示，每个电路单元的过孔至少包括第二十一孔v21。
[0186]
在示例性实施例中，第二十一孔v21在基底上的正投影可以位于阳极连接电极52在基底上的正投影的范围之内，第二十一孔v21内的第二平坦层被去掉，暴露出阳极连接电极52的表面。在示例性实施例中，第二十一孔v21配置为使后续形成的阳极通过该过孔与阳极连接电极52连接。
[0187]
至此，在基底上制备完成驱动电路层。在平行于显示基板的平面内，驱动电路层可以包括多个电路单元，每个电路单元可以包括像素驱动电路，以及与像素驱动电路连接的第一扫描信号线、第二扫描信号线、发光控制线、初始信号线、数据信号线和第一电源线。在垂直于显示基板的平面内，驱动电路层可以包括在基底上依次叠设的第一绝缘层、半导体层、第二绝缘层、第一导电层、第三绝缘层、第二导电层、第四绝缘层、第三导电层、第一平坦层、第四导电层和第二平坦层。
[0188]
在示例性实施例中，制备完成驱动电路层后，可以在驱动电路层上制备发光结构层，发光结构层的制备过程可以包括如下操作。
[0189]
(9)形成阳极图案。在示例性实施例中，形成阳极图案可以包括：在形成前述图案的基底上，沉积第五导电薄膜，采用图案化工艺对第五导电薄膜进行图案化，形成设置在第二平坦层上的阳极61图案，如图15所示。
[0190]
结合图7至图15所示，阳极61可以通过第二十一孔v21与阳极连接电极52连接。由于阳极连接电极52通过过孔与作为第六晶体管t6的第二极和第七晶体管t7的第二极的第三连接电极43连接，因而阳极61可以通过阳极连接电极52和第三连接电极43与第六晶体管
t6和第七晶体管t7的连接，实现了像素驱动电路可以驱动发光器件发光。
[0191]
在示例性实施例中，阳极61可以包括阳极主体部和多个凸起，阳极主体部的形状可以为具有圆角的矩形，多个凸起可以包括第一凸起和第二凸起，第一凸起和第二凸起均与阳极主体部连接。第一凸起可以是向着第二晶体管t2的栅电极凸出的矩形，配置为调整像素驱动电路中关键节点的寄生电容，减小相邻电路单元中关键节点节点寄生电容之间的差异，以减小亮度差异，提升显示效果。第二凸起可以是向着阳极连接电极52凸出的矩形，配置为通过第二十一孔v21与阳极连接电极52连接。
[0192]
(10)形成像素定义层图案。在示例性实施例中，形成像素定义层图案可以包括：在形成前述图案的基底上，涂覆像素定义薄膜，通过图案化工艺对像素定义薄膜进行图案化，形成像素定义层图案，像素定义层图案可以包括暴露出阳极61的像素开口71，如图16所示。
[0193]
在示例性实施例中，后续制备流程可以包括：采用蒸镀或喷墨打印工艺形成有机发光层，有机发光层通过像素开口与阳极连接，在有机发光层上形成阴极，阴极与有机发光层连接。形成封装层，封装层可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层设置在第一封装层和第三封装层之间，可以保证外界水汽无法进入发光结构层。
[0194]
在示例性实施方式中，基底可以是柔性基底，或者可以是刚性基底。刚性衬底可以为但不限于玻璃、石英中的一种或多种，柔性衬底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。在示例性实施方式中，柔性基底可以包括叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层，第一柔性材料层和第二柔性材料层的材料可以采用聚酰亚胺(pi)、聚对苯二甲酸乙二酯(pet)或经表面处理的聚合物软膜等材料，第一无机材料层和第二无机材料层的材料可以采用氮化硅(sinx)或氧化硅(siox)等，用于提高基底的抗水氧能力，半导体层的材料可以采用非晶硅(a-si)。
[0195]
在示例性实施例中，第一导电层、第二导电层、第三导电层和第四导电层可以采用金属材料，如银(ag)、铜(cu)、铝(al)和钼(mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(alnd)或钼铌合金(monb)，可以是单层结构，或者多层复合结构，如mo/cu/mo等。第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层可以采用硅氧化物(siox)、硅氮化物(sinx)和氮氧化硅(sion)中的任意一种或多种，可以是单层、多层或复合层。第一绝缘层称为缓冲(buffer)层，用于提高基底的抗水氧能力，第二绝缘层和第三绝缘层称为栅绝缘(gi)层，第四绝缘层称为层间绝缘(ild)层。有源层可以采用非晶态氧化铟镓锌材料(a-igzo)、氮氧化锌(znon)、氧化铟锌锡(izto)、非晶硅(a-si)、多晶硅(p-si)、六噻吩或聚噻吩等材料，即本公开适用于基于氧化物(oxide)技术、硅技术或有机物技术制造的晶体管。第一平坦层和第二平坦层可以采用有机材料，如树脂等。第五导电层可以采用单层结构，如氧化铟锡ito或氧化铟锌izo，或者可以采用多层复合结构，如ito/ag/ito等。像素定义层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯。阴极可以采用镁(mg)、银(ag)、铝(al)、铜(cu)和锂(li)中的任意一种或多种，或采用上述金属中任意一种或多种制成的合金。
[0196]
随着显示技术的发展，高扫描频率和高分辨率(pixels per inch，简称ppi)显示已经成为趋势产品，具有更精细的画质显示，具有更高的显示品质。经本技术发明人研究发
现，现有显示基板中驱动晶体管存在工作性能不稳定的问题，而驱动晶体管的工作特性对高频和高分辨率显示的影响较大。本公开提供的显示基板，通过在第二导电层中设置第一屏蔽电极，在平行于基底的平面内，第一屏蔽电极遮挡第一连接电极与第一扫描信号线的交叠区域，在垂直于基底的平面内，第一屏蔽电极位于第一扫描信号线和第一连接电极之间，且第一屏蔽电极与第一电源线连接，因而第一屏蔽电极可以有效屏蔽第一扫描信号线上扫描信号电压跳变对第一连接电极的影响，进而有效避免第一扫描信号线上扫描信号电压跳变对第三晶体管t3的栅电极的影响，保证了驱动晶体管工作性能的稳定性，提高显示效果。
[0197]
本公开的制备工艺可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。
[0198]
本公开前述所示结构及其制备过程仅仅是一种示例性说明，在示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺。例如，第一电源线可以设置在第三导电层(sd1)中，第一电源线与数据信号线同层设置，且通过同一次构图工艺同时形成。又如，第一屏蔽电极可以单独设置，不与第二极板连接，而通过过孔与后续形成的第一电源线连接。再如，第三导电层与第一平坦层可以设置第五绝缘层(pvx)等，本公开在此不做限定。
[0199]
在示例性实施方式中，本公开显示基板可以应用于具有像素驱动电路的显示装置中，如oled、量子点显示(qled)、发光二极管显示(micro led或mini led)或量子点发光二极管显示(qdled)等，本公开在此不做限定。
[0200]
本公开还提供一种显示基板的制备方法，以制作上述实施例提供的显示基板。在示例性实施例中，所述制备方法包括：
[0201]
在基底上形成多个电路单元、向所述电路单元提供扫描信号的扫描信号线和提供电源信号的第一电源线，至少一个电路单元包括像素驱动电路，所述像素驱动电路包括与所述第一电源线连接第一屏蔽电极，所述第一屏蔽电极在所述基底上的正投影与所述扫描信号线在基底上的正投影至少部分重叠。
[0202]
本公开提供的显示基板的制备方法所制作的显示基板，其实现原理和实现效果类似，在此不再赘述。
[0203]
本公开还提供一种显示装置，显示装置包括前述的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本公开实施例并不以此为限。
[0204]
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本发明。任何所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。