用于执行读取操作的存储器装置及其操作方法与流程

1.本公开涉及电子装置，并且更具体地，涉及用于执行读取操作的存储器装置及操作该存储器装置的方法。


背景技术：

2.存储器装置(半导体存储器装置)是通过使用诸如硅(si)、锗(ge)、砷化镓(gaas)或磷化铟(inp)之类的半导体实现的存储器装置。存储器装置主要分为易失性存储器装置和非易失性存储器装置。
3.易失性存储器装置是所存储的数据在电源断开时丢失的存储器装置。易失性存储器装置包括静态ram(sram)、动态ram(dram)、同步dram(sdram)等。非易失性存储器装置是即使电源断开也保持所存储的数据的存储器装置。非易失性存储器装置包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)、闪存、相变ram(pram)、磁ram(mram)、电阻ram(rram)、铁电ram(fram)等。闪存主要分为nor型和nand型。


技术实现要素：

4.根据本公开的实施方式，一种存储器装置包括：多个存储器单元，其连接至字线；操作控制器，其被配置为向字线施加第一读取电压或第二读取电压，并且被配置为通过分别连接至多个存储器单元的位线获得多个存储器单元中存储的数据，其中第二读取电压高于第一读取电压；以及读取电压控制器，其被配置为响应于从外部控制器输入的提供读取多个存储器单元中存储的数据的指示的读取命令，控制操作控制器通过使用第二读取电压来读取多个存储器单元中存储的数据，并且控制操作控制器根据基于经由通过使用第二读取电压读取的数据而计数的截止单元的数量，通过使用第一读取电压来读取多个存储器单元中存储的数据。
5.根据本公开的实施方式，一种存储器装置包括：多个存储器单元，其连接至字线；操作控制器，其被配置为执行在多个存储器单元中存储各自包括多个位的多页数据的编程操作，并且被配置为执行获得多个存储器单元中存储的多页数据的读取操作，编程操作包括第一编程步骤和第二编程步骤，多页数据包括多个逻辑页；以及读取电压控制器，其被配置为响应于提供读取多个逻辑页当中的一个逻辑页的指示的读取命令，基于经由通过使用第二读取电压感测多个存储器单元中存储的数据而获得的感测数据中包括的0或1的数量，控制操作控制器确定对多个存储器单元执行编程步骤直到第一编程步骤还是第二编程步骤，并且被配置为当多个存储器单元的编程步骤是第一编程步骤时，通过使用具有比第二读取电压更低的电压的第一读取电压来感测多个存储器单元中存储的数据。
6.根据本公开的实施方式，一种操作存储器装置以用于通过使用第一读取电压或第二读取电压来读取存储器单元中存储的数据的方法包括：通过使用第二读取电压读取存储器单元中存储的数据；对通过使用第二读取电压的存储器单元当中截止单元的数量进行计
数；以及基于计数出的截止单元的数量，通过使用具有比第二读取电压更低的电压的第一读取电压来读取存储器单元中存储的数据。
附图说明
7.图1是例示了包括根据本公开的实施方式的存储器装置的存储器系统的图。
8.图2是例示了图1的存储器装置的结构的图。
9.图3是例示了图2的多个存储块blk1至blki当中的任意一个存储块的配置的图。
10.图4是例示了根据本公开的实施方式的第一编程步骤的图。
11.图5是例示了根据本公开的实施方式的第二编程步骤的图。
12.图6是例示了根据本公开的实施方式的根据编程步骤而改变的存储器单元的阈值电压分布的图。
13.图7是例示了根据本公开的实施方式的字线之间的编程顺序的图。
14.图8是例示了根据本公开的实施方式的存储至少一位数据的存储器单元的阈值电压分布的图。
15.图9是例示了根据本公开的实施方式的通过将第二读取电压改变为第一读取电压来读取数据的操作的图。
16.图10是例示了根据本公开的实施方式的与读取电压相对应的电压码的图。
17.图11是例示了根据本公开的实施方式的将与片(chunk)相对应的多个存储器单元移动到单元计数器的操作的图。
18.图12是例示了根据本公开的实施方式的将第二读取电压改变为第一读取电压的方法的流程图。
19.图13是例示了根据本公开的实施方式的将第二读取电压改变为第一读取电压的方法的另一示例的流程图。
20.图14是例示了图1的存储器控制器的图。
21.图15是例示了应用根据本公开的实施方式的存储器系统的存储卡系统的框图。
22.图16是例示了应用根据本公开的实施方式的存储器系统的固态驱动器(ssd)系统的框图。
23.图17是例示了应用根据本公开的实施方式的存储器系统的用户系统的框图。
具体实施方式
24.根据本说明书或本技术中所公开的概念的实施方式的具体结构或功能描述仅是为了描述根据本公开的概念的实施方式而例示的。根据本公开的概念的实施方式可以以各种形式来实施并且不应被解释为限于本说明书或本技术中所描述的实施方式。
25.本公开的实施方式提供了用于以提高的读取速度执行读取操作的存储器装置及操作该存储器装置的方法。
26.根据本公开的实施方式，提供了用于以提高的读取速度执行读取操作的存储器装置及操作该存储器装置的方法。
27.图1是例示了包括根据本公开的实施方式的存储器装置的存储器系统的图。
28.参照图1，存储器系统50可以包括存储器装置100和存储器控制器200。存储器系统
50可以是基于诸如蜂窝电话、智能电话、mp3播放器、笔记本电脑、台式电脑、游戏机、tv、平板pc或车载信息娱乐系统之类的主机300的指示存储数据的装置。
29.根据作为与主机300的通信方法的主机接口，存储器系统50可以被制造为各种类型的储存装置之一。例如，存储器系统50可以被配置为诸如以下各种类型的储存装置中的任何一种：ssd；mmc、emmc、rs-mmc和微型-mmc形式的多媒体卡；sd、迷你sd和微型mmc形式的安全数字卡；通用串行总线(usb)储存装置；通用闪存(ufs)装置；个人计算机存储卡国际协会(pcmcia)卡型储存装置；外围组件互连(pci)卡型储存装置；pci-快速(pci-e)卡型储存装置；紧凑型闪存(cf)卡；智能媒体卡和记忆棒。
30.存储器系统50可以被制造为各种类型的封装件中的任何一种。例如，存储器系统50可以被制造为诸如以下各种类型的封装类型中的任何一种：封装体叠层(pop)、系统级封装(sip)、片上系统(soc)、多芯片封装(mcp)、板上芯片(cob)、晶圆级制造封装(wfp)和晶圆级层叠封装(wsp)。
31.存储器装置100可以存储数据。存储器装置100基于存储器控制器200而操作。存储器装置100可以包括具有存储数据的多个存储器单元的存储器单元阵列(未示出)。
32.存储器单元中的每一个可以被配置为存储一位数据的单级单元(slc)、存储两位数据的多级单元(mlc)、存储三位数据的三级单元(tlc)或能够存储四位数据的四级单元(qlc)。
33.存储器单元阵列(未示出)可以包括多个存储块。每个存储块可以包括多个存储器单元。一个存储块可以包括多个页。在实施方式中，页可以是用于将数据存储在存储器装置100中或读取存储器装置100中所存储的数据的单位。存储块可以是用于擦除数据的单位。
34.在实施方式中，存储器装置100可以是双倍数据速率同步动态随机存取存储器(ddr sdram)、低功率双倍数据速率4(lpddr4)sdram、图形双倍数据速率(gddr)sdram、低功率ddr(lpddr)、rambus动态随机存取存储器(rdram)、nand闪存、垂直nand闪存、nor闪存、电阻随机存取存储器(rram)、相变随机存取存储器(pram)、磁阻随机存取存储器(mram)、铁电随机存取存储器(fram)、自旋转移力矩随机存取存储器(stt-ram)等。在本说明书中，为了便于描述，假设存储器装置100是nand闪存。
35.存储器装置100被配置为从存储器控制器200接收命令和地址，并且访问存储器单元阵列中由地址所选择的区域。命令可以指示存储器装置100对由地址所选择的区域执行操作。例如，存储器装置100可以执行写入操作(编程操作)、读取操作和擦除操作。在写入操作期间，存储器装置100可以将数据编程在由地址所选择的区域中。在读取操作期间，存储器装置100可以从由地址所选择的区域读取数据。在擦除操作期间，存储器装置100可以擦除在由地址所选择的区域中所存储的数据。
36.在实施方式中，存储器装置100可以包括操作控制器140和读取电压控制器150。
37.操作控制器140可以控制存储器装置100的编程操作和读取操作。编程操作可以是在存储器装置100中包括的存储器单元中存储数据的操作。读取操作可以是获得存储器单元中存储的数据的操作。
38.具体地，编程操作可以是根据要存储在存储器单元中的数据来增加存储器单元的阈值电压的操作。在本说明书中，在存储器单元以存储三位数据的tlc来编程的假设下描述本公开。当执行编程操作时，每个存储器单元可以具有与擦除状态和第一编程状态至第七
编程状态中的任意一个相对应的阈值电压。可以根据要存储在存储器单元中的数据来确定在执行编程操作之后的存储器单元的阈值电压。根据要存储的数据，每个存储器单元可以具有擦除状态和第一编程状态至第七编程状态中的任意一个作为目标编程状态。
39.在实施方式中，编程操作可以包括第一编程步骤和第二编程步骤。存储器单元可以通过第一编程步骤被编程为具有与擦除状态或中间状态中的任意一个相对应的阈值电压。此后，每个存储器单元可以通过第二编程步骤被编程为具有与目标编程状态相对应的阈值电压。
40.在实施方式中，当以存储三位数据的tlc对每个存储器单元进行编程时，一个页中所存储的数据可以是多页数据(multi-page data)。例如，多页数据可以包括多个逻辑页。具体地，多个逻辑页可以包括最低有效位(lsb)页、中央有效位(csb)页和最高有效位(msb)页。
41.在实施方式中，读取操作可以是向存储有数据的存储器单元施加读取电压并且在施加读取电压的状态下感测存储器单元中存储的数据的操作。读取操作可以是获得存储器单元中存储的数据的操作。由于存储器单元的阈值电压是根据所存储的数据确定的，因此读取操作可以是识别每个存储器单元的阈值电压的状态的操作。例如，当以tlc对存储器单元进行编程时，可以施加七个读取电压以识别擦除状态和第一编程状态至第七编程状态当中的与阈值电压相对应的状态。
42.在被施加读取电压的存储器单元当中，具有低于读取电压的阈值电压的存储器单元可以被读取为导通单元。导通单元可以对应于逻辑值“1”。在被施加读取电压的存储器单元当中，具有高于读取电压的阈值电压的存储器单元可以被读取为截止单元。截止单元可以对应于逻辑值“0”。
43.在实施方式中，可以针对连接多个存储器单元的多条字线中的每条字线单独地执行第一编程步骤和第二编程步骤。例如，连接至多条字线当中的被选字线的多个存储器单元可以被编程到第一编程步骤。此后，连接至被选字线的下一条字线的多个存储器单元可以被编程到第一编程步骤。接下来，连接至被选字线的多个存储器单元可以被编程到第二编程步骤。连接至被选字线的多个存储器单元的编程操作可以通过上述顺序完成。然而，连接至被选字线的下一条字线的多个存储器单元可能不被编程到第二编程步骤。另外，可以对具有多个存储器单元的多个存储块中的每个存储块同时执行编程操作。因此，每个存储块中所包括的多个存储器单元可以存在于仅被编程第一编程步骤的状态或者存在于执行编程步骤直到第二编程步骤的状态、处于第一编程步骤的存储器单元和处于第二编程状态的存储器单元的混合体。
44.在实施方式中，操作控制器140可以生成第一读取电压或第二读取电压，并且可以将第一读取电压或第二读取电压施加到多个存储器单元所连接的字线。第一读取电压可以是用于读取被编程到第一编程步骤的多个存储器单元中所存储的数据的电压。第二读取电压可以是用于读取被编程到第二编程步骤的多个存储器单元中所存储的多个逻辑页中的任意一个的电压。例如，第二读取电压可以是用于读取多个逻辑页当中的lsb页的电压。
45.在实施方式中，可以对仅执行了第一编程步骤的存储器单元执行第二编程步骤。此时，为了获得仅对其执行了第一编程步骤的存储器单元中所存储的数据而施加的电压可以是第一读取电压。另外，当向多个存储器单元施加第二读取电压时，仅执行了第一编程步
骤的存储器单元和被执行了直到第二编程步骤的编程的存储器单元中的截止单元的数量可以不同。因此，可以基于被施加第二读取电压的多个存储器单元中的截止单元的数量来确定所执行的编程步骤。
46.在实施方式中，操作控制器140可以通过使用第二读取电压来读取多个存储器单元中存储的数据。另外，操作控制器140可以通过使用第二读取电压将读取的数据提供给读取电压控制器150。
47.在实施方式中，读取电压控制器150可以控制操作控制器140以改变要向连接至多个存储器单元的字线施加的读取电压。例如，仅被编程了第一编程步骤的存储器单元可能必须通过第一读取电压来执行读取操作。
48.在实施方式中，读取电压控制器150可以基于通过使用第二读取电压读取的多个存储器单元中的截止单元的数量以及关于参考截止单元数量的信息，控制操作控制器140将第二读取电压改变为第一读取电压。关于参考截止单元数量的信息可以是与通过使用第二读取电压读取的多个存储器单元当中的截止单元的数量进行比较的信息和确定通过使用第二读取电压读取的多个存储器单元当中的截止单元的数量是否超过参考截止单元数量的基准。关于参考截止单元数量的信息可以包括第一参考截止单元数量和第二参考截止单元数量。例如，当被施加第二读取电压的多个存储器单元当中的截止单元的数量等于或少于预设的第一参考截止单元数量时，读取电压控制器150可以控制操作控制器140将第二读取电压改变为第一读取电压。
49.存储器控制器200可以控制存储器系统50的整体操作。
50.当电力被施加到存储器系统50时，存储器控制器200可以执行固件(fw)。当存储器装置100是闪存装置时，固件(fw)可以包括控制与主机300的通信的主机接口层(hil)、控制主机300与存储器装置100之间的通信的闪存转换层(ftl)、以及控制与存储器装置100的通信的闪存接口层(fil)。
51.在实施方式中，存储器控制器200可以从主机300接收数据和逻辑块地址(lba)，并且可以将lba转换为物理块地址(pba)，该pba指示存储器装置100中所包括的数据将要被存储于其中的存储器单元的地址。在本说明书中，lba和“逻辑地址”或“逻辑的地址”可以用作相同的含义。在本说明书中，pba和“物理地址”可以用作相同的含义。
52.存储器控制器200可以根据主机300的请求控制存储器装置100执行写入操作、读取操作、擦除操作等。在写入操作期间，存储器控制器200可以向存储器装置100提供写入命令、pba和数据。在读取操作期间，存储器控制器200可以向存储器装置100提供读取命令和pba。在擦除操作期间，存储器控制器200可以向存储器装置100提供擦除命令和pba。
53.在实施方式中，存储器控制器200可以独立地生成命令、地址和数据而与来自主机300的请求无关，并且可以将该命令、地址和数据发送到存储器装置100。例如，存储器控制器200可以向存储器装置100提供用于执行伴随损耗均衡、读取回收、垃圾收集等的读取操作和写入操作的命令、地址和数据。
54.在实施方式中，存储器控制器200可以控制至少两个或更多个存储器装置100。在这种情况下，存储器控制器200可以根据交织方法来控制存储器装置100以提高操作性能。交织方法可以是控制至少两个存储器装置100的操作以彼此交叠的方法。
55.主机300可以通过使用诸如以下各种通信方法中的至少一种与存储器系统50通
信：通用串行总线(usb)、串行at附件(sata)、串行附接scsi(sas)、高速芯片间(hsic)、小型计算机系统接口(scsi)、外围组件互连(pci)、pci-快速(pcie)、快速非易失性存储器(nvme)、通用闪存(ufs)、安全数字(sd)、多媒体卡(mmc)、嵌入式mmc(emmc)、双列直插式存储器模块(dimm)、带寄存器的dimm(rdimm)和减载dimm(lrdimm)。
56.此外，在相关技术中，存储器控制器200控制存储器装置100以确定对多个存储器单元执行至哪个编程步骤。这种情况可能需要的时间比确定对存储器装置100中的多个存储器单元执行至哪个编程步骤的时间更长。
57.因此，根据本公开的实施方式，可以通过基于通过使用第二读取电压的存储器装置100中的多个存储器单元当中的截止单元的数量确定编程步骤，以提高的速度读取数据。
58.图2是例示了图1的存储器装置的结构的图。
59.参照图2，存储器装置100可以包括存储器单元阵列110、外围电路120和控制逻辑130。
60.存储器单元阵列110可以包括多个存储块blk1至blkz。多个存储块blk1至blkz可以通过行线rl连接至地址解码器121。多个存储块blk1至blkz可以通过位线bl1至blm连接至页缓冲器组123。多个存储块blk1至blkz中的每一个可以包括多个存储器单元。作为实施方式，多个存储器单元可以是非易失性存储器单元。多个存储器单元当中的连接至同一字线的存储器单元可以被定义为一页。也就是说，存储器单元阵列110可以由多个页来配置。根据本公开的实施方式，存储器单元阵列110中所包括的多个存储块blk1至blkz中的每一个可以包括多个虚设单元。虚设单元中的至少一个可以串联连接在漏极选择晶体管和存储器单元之间以及在源极选择晶体管和存储器单元之间。
61.存储器装置100的每个存储器单元可以被配置为存储一位数据的slc、存储两位数据的mlc、存储三位数据的tlc或能够存储四位数据的qlc。
62.外围电路120可以包括地址解码器121、电压发生器122、页缓冲器组123、数据输入/输出电路124和感测电路125。
63.外围电路120可以驱动存储器单元阵列110。例如，外围电路120可以驱动存储器单元阵列110，以执行编程操作、读取操作和擦除操作。如图1所示的操作控制器140可以被实现为图2的外围电路120的一种配置。
64.地址解码器121可以通过行线rl连接至存储器单元阵列110。行线rl可以包括漏极选择线、字线、源极选择线和公共源极线。根据本公开的实施方式，字线可以包括正常字线和虚设字线。根据本公开的实施方式，行线rl可以进一步包括管式选择线。
65.地址解码器121可以被配置为响应于控制逻辑130的控制而操作。地址解码器121可以从控制逻辑130接收地址addr。
66.地址解码器121可以被配置为对接收到的地址addr中的块地址进行解码。地址解码器121可以根据解码的块地址选择存储块blk1至blkz当中的至少一个存储块。地址解码器121可以被配置为对接收到的地址addr中的行地址radd进行解码。地址解码器121可以根据解码后的行地址radd，通过向至少一条字线wl施加从电压发生器122提供的电压来选择被选存储块的至少一条字线。
67.在编程操作期间，地址解码器121可以向被选字线施加编程电压并且可以向未选字线施加电平低于编程电压的电平的通过电压。在编程验证操作期间，地址解码器121可以
向被选字线施加验证电压，并且可以向未选字线施加电平大于验证电压的电平的验证通过电压。
68.在读取操作期间，地址解码器121可以向被选字线施加读取电压，并且可以向未选字线施加电平大于读取电压的电平的读取通过电压。
69.可以以存储块为单位执行存储器装置100的擦除操作。在擦除操作期间输入到存储器装置100的地址addr可以包括块地址。地址解码器121可以对块地址进行解码，并根据解码后的块地址选择一个存储块。在擦除操作期间，地址解码器121可以向字线施加接地电压，以输入到被选存储块。
70.根据本公开的实施方式，地址解码器121可以被配置为对传送的地址addr中的列地址进行解码。解码后的列地址可以被传送给页缓冲器组123。作为示例，地址解码器121可以包括诸如行解码器、列解码器和地址缓冲器之类的组件。
71.电压发生器122可以被配置为通过使用提供给存储器装置100的外部电源电压来生成多个操作电压vop。电压发生器122可以响应于控制逻辑130而操作。
72.作为示例，电压发生器122可以通过调整外部电源电压来生成内部电源电压。由电压发生器122生成的内部电源电压可以用作存储器装置100的操作电压。
73.作为实施方式，电压发生器122可以通过使用外部电源电压或内部电源电压来生成多个操作电压vop。电压发生器122可以被配置为生成存储器装置100所需的各种电压。例如，电压发生器122可以生成多个擦除电压、多个编程电压、多个通过电压、多个选择读取电压以及多个非选择读取电压。
74.为了生成具有各种电压电平的多个操作电压vop，电压发生器122可以包括接收内部电压的多个泵浦电容器，并且响应于控制逻辑130而选择性地激活多个泵浦电容器以生成多个操作电压vop。
75.所生成的多个操作电压vop可以由地址解码器121提供给存储器单元阵列110。
76.页缓冲器组123包括第一页缓冲器pb1至第m页缓冲器pbm。第一页缓冲器pb1至第m页缓冲器pbm可以分别通过第一位线bl1至第m位线blm连接至存储器单元阵列110。第一页缓冲器pb1至第m页缓冲器pbm响应于控制逻辑130的控制而操作。
77.第一页缓冲器pb1至第m页缓冲器pbm可以与数据输入/输出电路124通信数据data。在编程时，第一页缓冲器pb1至第m页缓冲器pbm可以通过数据输入/输出电路124和数据线dl接收要存储的数据data。
78.在编程操作期间，当编程脉冲被施加至被选字线时，第一页缓冲器pb1至第m页缓冲器pbm可以通过位线bl1至blm向被选存储器单元传送要存储的数据data，即，通过输入/输出电路124接收到的数据data。可以根据所传送的数据data对被选页的存储器单元进行编程。与施加有编程许可电压(例如，接地电压)的位线连接的存储器单元可以具有增加的阈值电压。与施加有编程禁止电压(例如，电源电压)的位线连接的存储器单元的阈值电压可以被保持。在编程验证操作期间，第一页缓冲器pb1至第m页缓冲器pbm可以通过位线bl1至blm从被选存储器单元读取存储器单元中存储的数据data。
79.在读取操作期间，页缓冲器组123可以通过位线bl从被选页的存储器单元读取数据data，并且可以将读取的数据data存储在第一页缓冲器pb1至第m页缓冲器pbm中。
80.在擦除操作期间，页缓冲器组123可以使位线bl浮置。作为实施方式，页缓冲器组
123可以包括列选择电路。
81.在实施方式中，在页缓冲器组123中包括的多个页缓冲器当中的一些页缓冲器中存储的数据正在被编程到存储器单元阵列110中时，其它页缓冲器可以从存储器控制器200接收新数据并存储新数据。
82.数据输入/输出电路124可以通过数据线dl连接至第一页缓冲器pb1至第m页缓冲器pbm。数据输入/输出电路124可以响应于控制逻辑130而操作。
83.数据输入/输出电路124可以包括接收输入数据data的多个输入/输出缓冲器(未示出)。在编程操作期间，数据输入/输出电路124可以从外部控制器(未示出)接收要存储的数据data。在读取操作期间，数据输入/输出电路124可以向外部控制器输出从页缓冲器组123中所包括的第一页缓冲器pb1至第m页缓冲器pbm传送的数据data。
84.在读取操作或验证操作期间，感测电路125可以响应于由控制逻辑130生成的允许位vrybit的信号而生成参考电流，并且可以将从页缓冲器组123接收到的感测电压vpb与由参考电流生成的参考电压进行比较，以向控制逻辑130输出通过信号或失败信号。
85.控制逻辑130可以连接至地址解码器121、电压发生器122、页缓冲器组123、数据输入/输出电路124和感测电路125。控制逻辑130可以被配置为控制存储器装置100的所有操作。控制逻辑130可以响应于从外部装置传送的命令cmd而操作。
86.控制逻辑130可以响应命令cmd和地址addr而生成各种信号，以控制外围电路120。例如，控制逻辑130可以响应于命令cmd和地址addr而生成操作信号opsig、行地址radd、读写电路控制信号pbsignals、以及允许位vrybit。控制逻辑130可以向电压发生器122输出操作信号opsig，向地址解码器121输出行地址radd，向页缓冲器组123输出读写电路控制信号pbsignals，并且向感测电路125输出允许位vrybit。另外，控制逻辑130可以响应于由感测电路125输出的通过信号pass或失败信号fail而确定验证操作是通过还是失败。图1所示的读取电压控制器150可以被实现为图2所示的控制逻辑130的一种配置。在实施方式中，控制逻辑130可以控制外围电路120将第二读取电压改变为第一读取电压并且可以向多个存储器单元施加第一读取电压。
87.图3是例示了图2的多个存储块blk1至blki当中的任意一个存储块的配置的图。
88.存储块blki是图2的存储块blk1至blkz当中的任意一个存储块blki。
89.参照图3，彼此平行布置的多条字线可以连接在第一选择线和第二选择线之间。这里，第一选择线可以是源极选择线ssl，而第二选择线可以是漏极选择线dsl。更具体地，存储块blki可以包括连接在位线bl1至bln与源极线sl之间的多个串st。位线bl1至bln可以分别连接至串st，而源极线sl可以共同连接至串st。由于串st可以彼此相同地配置，因此可以具体描述连接至第一位线bl1的串st作为示例。
90.串st可以包括串联连接在源极线sl和第一位线bl1之间的源极选择晶体管sst、多个存储器单元mc1至mc16和漏极选择晶体管dst。然而，源极选择晶体管sst、漏极选择晶体管dst和存储器单元mc1至mc16的数量可以基于实施方式而变化。
91.源极选择晶体管sst的源极可以连接至源极线sl，并且漏极选择晶体管dst的漏极可以连接至第一位线bl1。存储器单元mc1至mc16可以串联连接在源极选择晶体管sst和漏极选择晶体管dst之间。包括在不同串st中的源极选择晶体管sst的栅极可以连接至源极选择线ssl，漏极选择晶体管dst的栅极可以连接至漏极选择线dsl，并且存储器单元mc1至
mc16的栅极可以连接至多条字线wl1至wl16。包括于不同串st中的存储器单元当中的、连接至同一字线的一组存储器单元可以被称为页pg。因此，存储块blki可以包括字线wl1至wl16的数量的页pg。
92.在实施方式中，一个存储器单元可以存储三位数据。在这种情况下，一个物理页pg可以存储三个逻辑页(lpg)数据。一个逻辑页(lpg)数据可以包括与一个物理页pg中所包括的单元相同数量的位数据。
93.图4是例示了根据本公开的实施方式的第一编程步骤的图。
94.参照图4，第一编程步骤可以是向处于初始状态的存储器单元施加第一步骤编程电压1s_vpgm和第一步骤验证电压1s_v_vfy的步骤。第一编程步骤可以包括编程电压施加步骤pgm step和编程验证步骤verify step。
95.在编程电压施加步骤pgm step中，可以向连接至被选存储器单元的被选字线施加编程电压。在编程电压施加步骤pgm step中，每个被选存储器单元可以从初始状态被编程到中间编程状态。
96.在编程验证步骤verify step中，可以向被选字线施加验证电压。可以在向被选字线施加验证电压的状态下确定被选存储器单元经由分别连接至被选存储器单元的位线是否被编程到中间编程状态。然而，可以在第一编程步骤中省略编程验证步骤verify step。
97.在实施方式中，当执行第一编程步骤时，可以在向被选字线施加第一步骤编程电压1s_vpgm之后施加第一步骤验证电压1s_v_vfy。第一步骤编程电压1s_vpgm可以具有比在第二编程步骤中向被选字线施加的第一编程电压的电压电平高的电压电平。可以确定通过第一步骤验证电压1s_v_vfy对其进行的编程验证操作已经通过的存储器单元具有中间编程状态。
98.图5是例示了根据本公开的实施方式的第二编程步骤的图。
99.参照图5，第二编程步骤可以是向被执行了第一编程步骤的存储器单元施加编程电压2s_vpgm1至2s_vpgmn(n是等于或大于1的自然数)和验证电压2s_v_vfy1至2s_v_vfy7的步骤。第二编程步骤可以包括多个编程循环pl1至pln。存储器装置100可以通过执行多个编程循环pl1至pln来执行编程操作，使得被选存储器单元具有最终编程状态当中的目标编程状态。多个编程循环中的每一个可以包括编程电压施加步骤pgm step和编程验证步骤verify step。
100.在编程电压施加步骤pgm step中，可以向连接至被选存储器单元的被选字线施加编程电压。在编程电压施加步骤pgm step中，每个被选存储器单元可以被编程到最终编程状态当中的目标编程状态。可以根据要编程到被选存储器单元的数据来确定目标编程状态。
101.在编程验证步骤verify step中，可以向被选字线施加验证电压。可以在向被选字线施加验证电压的状态下确定被选存储器单元经由分别连接至被选存储器单元的位线是否被编程到目标编程状态。
102.在实施方式中，可以根据增量步进脉冲编程(ispp)方法来确定编程电压。编程电压的电平可以随着编程循环pl1至pln的重复而逐渐增加或减少。可以根据存储器控制器200以各种形式确定在每个编程循环中使用的编程电压的施加次数、电压电平、电压施加时间等。
103.可以向未选字线(除被选字线之外的其余字线)施加通过电压。在实施方式中，可以向未选字线施加具有相同电平的通过电压。在实施方式中，通过电压可以根据字线的位置而具有不同的电平。
104.接地电压可以作为编程许可电压而施加至与要被编程的存储器单元连接的被选位线。可以向未选位线施加编程禁止电压，未选位线是连接至除了要被编程的存储器单元之外的存储器单元的位线。
105.在编程验证步骤verify step中，存储器装置100可以向被选字线施加验证电压并且可以向未选字线施加验证通过电压。存储器装置100可以感测通过分别连接至与被选字线连接的存储器单元的位线输出的电压或电流，并且可以基于感测结果确定编程验证步骤verify step是通过还是失败。
106.在编程电压施加步骤pgm step中，被选存储器单元可以被编程到最终编程状态中的任何一种。
107.例如，当以tlc对存储器单元进行编程时，被选存储器单元可以被编程到擦除状态和第一编程状态至第七编程状态中的任意一个状态。然而，存储器单元中所存储的数据位的数量不限于本实施方式。
108.在编程验证步骤verify step中，可以确定被选存储器单元是否被编程到最终编程状态当中的目标编程状态。在编程验证步骤verify step中，可以向被选存储器单元施加与目标编程状态相对应的验证电压。例如，当被选存储器单元通过与最终编程状态当中的目标编程状态相对应的验证电压被读取为截止单元时，编程验证步骤verifystep可以通过。
109.在实施方式中，当执行第一编程循环pl1时，可以在向被选字线施加第一编程电压2s_vpgm1之后依次施加第一验证电压2s_v_vfy1至第七验证电压2s_v_vfy7。此时，目标编程状态为第一编程状态的存储器单元可以通过使用第一验证电压2s_v_vfy1执行编程验证步骤verify step。目标编程状态为第二编程状态的存储器单元可以通过使用第二验证电压2s_v_vfy2来执行编程验证步骤verify step。目标编程状态为第三编程状态的存储器单元可以通过使用第三验证电压2s_v_vfy3来执行编程验证步骤verify step。目标编程状态为第四编程状态的存储器单元可以通过使用第四验证电压2s_v_vfy4来执行编程验证步骤verify step。目标编程状态为第五编程状态的存储器单元可以通过使用第五验证电压2s_v_vfy5来执行编程验证步骤verifystep。目标编程状态为第六编程状态的存储器单元可以通过使用第六验证电压2s_v_vfy6来执行编程验证步骤verify step。目标编程状态为第七编程状态的存储器单元可以通过使用第七验证电压2s_v_vfy7来执行编程验证步骤verify step。验证电压的数量不限于本实施方式。
110.可以确定通过验证电压2s_v_vfy1至2s_v_vfy7中的每一个对其进行的编程验证步骤verify step通过的存储器单元具有目标编程状态。此后，通过了编程验证步骤verify step的存储器单元可以在第二编程循环pl2中被禁止编程。可以向连接至被禁止编程的存储器单元的位线施加编程禁止电压。
111.可以确定通过验证电压2s_v_vfy1至2s_v_vfy7中的每一个对其进行的编程验证步骤verify step失败的存储器单元可能没有达到目标编程状态。此后，编程验证步骤verify step失败的存储器单元可以执行第二编程循环pl2。
112.可以在第二编程循环pl2中向被选字线施加比第一编程电压2s_vpgm1高单位电压δ2s_vpgm的第二编程电压2s_vpgm2。此后，可以与第一编程循环pl1中的编程验证步骤verify step相同地执行编程验证步骤verify step。
113.之后，第二编程步骤可以执行与第二编程循环pl2相同的下一编程循环预设次数。
114.在实施方式中，当在预设次数的编程循环内没有完成编程操作时，编程操作可能失败。当在预设次数的编程循环内完成编程操作时，编程操作可以通过。可以经由对被选存储器单元的所有编程验证步骤verify step是否通过，来确定编程操作是否完成。当所有编程验证步骤verify step通过时，可能不执行下一编程循环。
115.图6是例示了根据本公开的实施方式的根据编程步骤而改变的存储器单元的阈值电压分布的图。
116.参照图6，存储器单元的阈值电压分布可以根据编程操作按照初始状态、中间编程状态和最终编程状态的顺序改变。
117.初始状态可以是未执行编程操作的状态，并且存储器单元的阈值电压分布可以是擦除状态e。
118.中间编程状态可以是执行了第一编程步骤的存储器单元的编程状态。存储器单元的阈值电压可以根据第一编程步骤而改变为擦除状态e或中间状态mid pv。例如，在初始状态下具有擦除状态e的阈值电压的存储器单元可以根据第一编程步骤具有与擦除状态e或中间状态mid pv相对应的阈值电压。
119.最终编程状态可以是执行了第二编程步骤的存储器单元的编程状态。存储器单元的阈值电压可以根据第二编程步骤而改变为擦除状态e和第一编程状态pv1至第七编程状态pv7。例如，在中间编程状态下，具有擦除状态e的阈值电压的存储器单元可以根据第二编程步骤具有与擦除状态e、第一编程状态pv1、第二编程状态pv2和第三编程状态pv3相对应的阈值电压。在中间编程状态下，具有中间状态mid pv的阈值电压的存储器单元可以根据第二编程步骤具有与第四编程状态pv4、第五编程状态pv5、第六编程状态pv6和第七编程状态pv7相对应的阈值电压。
120.每个存储器单元可以具有擦除状态e和第一编程状态pv1至第七编程状态pv7中的任意一个状态，作为目标编程状态。可以根据要在存储器单元中存储的数据来确定目标编程状态。存储器单元可以根据第一编程步骤和第二编程步骤而具有与最终编程状态当中的目标编程状态相对应的阈值电压。
121.图7是例示了根据本公开的实施方式的字线之间的编程顺序的图。
122.参照图7，存储器装置100可以对存储块blkz中的连接至字线wl1至wl4的存储器单元执行编程操作。编程操作可以通过被划分为第一编程步骤和第二编程步骤来执行。
123.在实施方式中，可以对第一字线wl1执行第一编程步骤。此后，可以对第二字线wl2执行第一编程步骤。此后，可以对第一字线wl1执行第二编程步骤。因此，可以完成第一字线wl1的编程操作。例如，连接至第一字线wl1的每个存储器单元可以被编程为最终编程状态当中的目标编程状态。此后，要在字线上编程的第一编程步骤和第二编程步骤的顺序可以与第一字线wl1的编程顺序相同地执行。
124.如上所述，关于根据本公开的编程顺序，可以对被选字线执行第一编程步骤，可以对接下来要选择的字线执行第一编程步骤，并且可以对被选字线执行第二编程步骤。与在
不划分编程步骤的情况下对被选字线执行编程操作的方法相比，这种编程方法可以减少相邻字线之间的干扰现象。
125.图8是例示了根据本公开的实施方式的存储至少一位数据的存储器单元的阈值电压分布的图。
126.参照图8，中间编程状态可以是被执行了第一编程步骤的存储器单元的编程状态。在中间编程状态中，一个存储器单元可以具有与擦除状态e和中间状态mid pv中的任意一种相对应的阈值电压。在中间编程状态中，一个存储器单元可以存储一个数据位。
127.第一读取电压v1_r可以是用于区分处于中间编程状态的存储器单元的擦除状态e和中间状态mid pv的读取电压。在中间编程状态下具有擦除状态e的存储器单元可以被读取为导通单元。导通单元可以对应于逻辑值“1”。在中间编程状态中，具有中间状态mid pv的存储器单元可以被读取为截止单元。截止单元可以对应于逻辑值“0”。
128.最终编程状态可以是被执行了第二编程步骤的存储器单元的编程状态。在最终编程状态中，一个存储器单元可以具有擦除状态e和第一编程状态pv1至第七编程状态pv7中的任意一个。在最终编程状态中，一个存储器单元可以存储多个位的数据。在实施方式中，当以tlc对一个存储器单元进行编程时，存储在一个页中的数据可以是多页数据。例如，多页数据可以包括多个逻辑页。具体地，多个逻辑页可以包括lsb页、csb页和msb页。
129.第二读取电压v2_r可以是用于区分处于最终编程状态的存储器单元的擦除状态e、第一编程状态pv1至第三编程状态pv3与第四编程状态pv4至第七编程状态pv7的读取电压。此时，lsb页中与擦除状态e和第一编程状态pv1至第三编程状态pv3相对应的存储器单元可以被读取为导通单元。lsb页中与第四编程状态pv4至第七编程状态pv7相对应的存储器单元可以被读取为截止单元。
130.图9是例示了根据本公开的实施方式的通过将第二读取电压改变为第一读取电压来读取数据的操作的图。
131.参照图9，操作控制器140可以包括电压发生器141和读取数据储存器142。读取电压控制器150可以包括电压改变控制器151、读取电压码储存器152和单元计数器153。图9所示的电压发生器141可以实现为图2所示的电压发生器122的一种配置。
132.存储器控制器200可以向电压改变控制器151提供读取命令r_cmd，该读取命令r_cmd提供读取多个存储器单元中存储的数据的指示。
133.读取电压码储存器152可以向电压改变控制器151提供与第二读取电压相对应的电压码v_code。
134.电压改变控制器151可以向电压发生器141提供控制信号v_ctrl，使得电压发生器141响应于读取命令r_cmd生成第二读取电压。
135.电压发生器141可以生成第二读取电压并将第二读取电压施加到存储器单元阵列110中的多个存储器单元。
136.此后，读取数据储存器142可以存储通过向多个存储器单元施加第二读取电压而读取的数据r_data。读取数据r_data可以包括多个数据片。在实施方式中，读取数据储存器142可以将读取数据r_data提供给单元计数器153。在另一实施方式中，读取数据储存器142可以向单元计数器153提供读取数据中所包括的多个数据片中的仅一个数据片。
137.单元计数器153可以接收读取数据r_data并且对被施加第二读取电压的多个存储
器单元当中的截止单元的数量进行计数。在实施方式中，单元计数器153可以仅对被施加第二读取电压的多个存储器单元当中的与该片相对应的存储器单元的截止单元的数量进行计数。在实施方式中，单元计数器153可以对读取数据r_data中所包括的0的数量进行计数。在另一实施方式中，单元计数器153可以对读取数据r_data中所包括的1的数量进行计数。单元计数器153可以将所计数的截止单元的数量cnt_num提供给电压改变控制器151。
138.电压改变控制器151可以从读取电压码储存器152接收与第一读取电压和第二读取电压中的每一个相对应的电压码v_code以及关于参考截止单元数量的信息。关于参考截止单元数量的信息可以包括第一参考截止单元数量和第二参考截止单元数量。
139.电压改变控制器151可以确定所计数的截止单元的数量cnt_num是否超过第一参考截止单元数量。当所计数的截止单元的数量cnt_num超过预设的第一参考截止单元数量时，电压改变控制器151可以向存储器控制器200提供读取数据r_data。相对地，当所计数的截止单元的数量cnt_num等于或小于预设的第一参考截止单元数量时，电压改变控制器151可以将与第二读取电压相对应的电压码改变为与第一读取电压相对应的电压码。此后，电压改变控制器151可以向电压发生器141提供用于通过与第一读取电压相对应的电压码生成第一读取电压的控制信号v_ctrl。
140.在实施方式中，电压改变控制器151可以确定在通过施加第二读取电压而读取的多个存储器单元当中与该片相对应的存储器单元中截止单元的数量是否超过第二参考截止单元数量。例如，当与片相对应的存储器单元中的截止单元的数量等于或小于第二参考截止单元数量时，电压改变控制器151可以将与第二读取电压相对应的电压码改变为与第一读取电压相对应的电压码。此后，电压改变控制器151可以向电压发生器141提供用于通过与第一读取电压相对应的电压码生成第一读取电压的控制信号v_ctrl。
141.电压发生器141可以生成第一读取电压并且将第一读取电压施加到存储器单元阵列110中的多个存储器单元。读取数据储存器142可以存储通过向多个存储器单元施加第一读取电压而读取的数据r_data。此后，读取数据r_data可以通过单元计数器153和电压改变控制器151被提供给存储器控制器200。
142.在本说明书中，描述了基于通过施加第二读取电压而读取的多个存储器单元当中的截止单元的数量或逻辑值“0”的数量，将第二读取电压改变为第一读取电压的操作。然而，用于改变读取电压的基准不限于截止单元的数量或逻辑值“0”的数量。另选地，可以基于导通单元的数量或逻辑值“1”的数量将第二读取电压改变为第一读取电压。
143.图10是例示了根据本公开的实施方式的与读取电压相对应的电压码的图。
144.参照图10，读取电压码储存器152可以存储与第一读取电压和第二读取电压中的每一个相对应的电压码、以及关于参考截止单元数量的信息。关于参考截止单元数量的信息可以包括第一参考截止单元数量和第二参考截止单元数量。读取电压码储存器152可以向电压改变控制器151提供与第一读取电压和第二读取电压中的每一个相对应的电压码以及关于参考截止单元数量的信息。在实施方式中，与第一读取电压和第二读取电压中的每一个相对应的电压码可以是图9所示的电压发生器141将生成的读取电压电平。
145.电压改变控制器151可以接收与第一读取电压和第二读取电压中的每一个相对应的电压码以及关于参考截止单元数量的信息。此后，电压改变控制器151可以将与第二读取电压相对应的电压码改变为与第一读取电压相对应的电压码。例如，当通过施加第二读取
电压而读取的多个存储器单元当中的截止单元的数量等于或小于第一参考截止单元数量时，电压改变控制器151可以将与第二读取电压相对应的电压码改变为与第一读取电压相对应的电压码。作为另一示例，当通过施加第二读取电压而读取的多个存储器单元当中的与片相对应的截止单元的数量等于或小于第二参考截止单元数量时，电压改变控制器151可以将与第二读取电压相对应的电压码改变为与第一读取电压相对应的电压码。
146.图11是例示了根据本公开的实施方式的将与片相对应的多个存储器单元移动到单元计数器的操作的图。
147.参照图11，读取数据储存器142可以存储通过向多个存储器单元施加第二读取电压而读取的数据r_data。读取数据r_data可以包括多个数据片。读取数据储存器142可以将读取数据r_data提供给单元计数器153。在实施方式中，读取数据储存器142可以向单元计数器153提供读取数据中包括的多个数据片中的仅一个数据片。此后，读取数据储存器142可以向单元计数器153提供在被施加第二读取电压的多个存储器单元当中的与该片相对应的存储器单元。可以以各种方式设置片的尺寸。例如，单元计数器153可以仅对与片相对应的存储器单元中的截止单元的数量进行计数。
148.图12是例示了根据本公开的实施方式的将第二读取电压改变为第一读取电压的方法的流程图。
149.图12所示的方法可以由例如图1所示的存储器装置100执行。
150.参照图12，在步骤s1201中，存储器装置100可以向连接多个存储器单元的字线施加第二读取电压。例如，操作控制器140可以将通过向多个存储器单元施加第二读取电压而读取的数据存储在读取数据储存器142中。
151.在步骤s1203中，存储器装置100可以确定在被施加第二读取电压的多个存储器单元当中截止单元的数量是否超过第一参考截止单元数量。例如，当多个存储器单元当中截止单元的数量超过第一参考截止单元数量时，可以执行步骤s1205。另选地，当多个存储器单元当中截止单元的数量等于或小于第一参考截止单元数量时，可以执行步骤s1207。
152.在步骤s1205中，存储器装置100可以向存储器控制器200输出通过向多个存储器单元施加第二读取电压而读取的数据。
153.在步骤s1207中，当多个存储器单元当中截止单元的数量等于或小于第一参考截止单元数量时，存储器装置100可以将第二读取电压改变为第一读取电压并向字线施加第一读取电压。此后，存储器装置100可以向存储器控制器200输出通过向多个存储器单元施加第一读取电压而读取的数据。
154.图13是例示了根据本公开的实施方式的将第二读取电压改变为第一读取电压的方法的另一示例的流程图。
155.图13所示的方法可以由例如图1所示的存储器装置100执行。
156.参照图13，在步骤s1301中，存储器装置100可以向连接多个存储器单元的字线施加第二读取电压。例如，操作控制器140可以将通过向多个存储器单元施加第二读取电压而读取的数据存储在读取数据储存器142中。
157.在步骤s1303中，存储器装置100可以确定在被施加第二读取电压的多个存储器单元当中与该片相对应的存储器单元中截止单元的数量是否超过第二参考截止单元数量。例如，当与片相对应的存储器单元当中的截止单元的数量超过第二参考截止单元数量时，可
以执行步骤s1305。另选地，当与片相对应的存储器单元当中的截止单元的数量等于或小于第二参考截止单元数量时，可以执行步骤s1307。
158.在步骤s1305中，存储器装置100可以向存储器控制器200输出通过向多个存储器单元施加第二读取电压而读取的数据。
159.在步骤s1307中，当与片相对应的存储器单元当中的截止单元的数量等于或小于第二参考截止单元数量时，存储器装置100可以将第二读取电压改变为第一读取电压并且可以向字线施加第一读取电压。此后，存储器装置100可以向存储器控制器200输出通过向多个存储器单元施加第一读取电压而读取的数据。
160.图14是例示了图1的存储器控制器的图。
161.图14的存储器控制器1400可以表示图1的存储器控制器200。
162.参照图14，存储器控制器1400可以包括处理器1430、ram 1420、纠错电路1430、主机接口1440、rom 1450和闪存接口1460。
163.处理器1410可以控制存储器控制器1400的整体操作。ram 1420可以用作存储器控制器1400的缓冲器存储器、高速缓存存储器、操作存储器等。
164.纠错电路1430可以执行纠错。纠错电路1430可以基于要通过闪存接口1460写入存储器装置的数据执行纠错编码(ecc编码)。纠错编码数据可以通过闪存接口1460传送到存储器装置。纠错电路1430可以对通过闪存接口1460从存储器装置100接收的数据执行纠错解码(ecc解码)。例如，纠错电路1430可以作为闪存接口1460的组件而包括在闪存接口1460中。
165.rom 1450可以以固件形式存储存储器控制器1400操作所需的各种信息。
166.存储器控制器1400可以通过主机接口1440与外部装置(例如，主机300、应用处理器等)通信。
167.存储器控制器1400可以通过闪存接口1460与存储器装置100通信。存储器控制器1400可以通过闪存接口1460向存储器装置100发送命令、地址、控制信号等并且通过闪存接口1460接收数据。例如，闪存接口1460可以包括nand接口。
168.图15是例示了应用根据本公开的实施方式的存储器系统的存储卡系统的框图。
169.参照图15，存储卡系统2000包括存储器控制器2100、存储器装置2200和连接器2300。
170.存储器控制器2100可以连接至存储器装置2200。存储器控制器2100可以被配置为访问存储器装置2200。例如，存储器控制器2100可以被配置为控制存储器装置2200的读取操作、写入操作、擦除操作和后台操作。存储器控制器2100可以被配置为提供存储器装置2200和主机之间的接口。存储器控制器2100可以被配置为驱动用于控制存储器装置2200的固件。存储器控制器2100可以与参照图1描述的存储器控制器200等同地实现。存储器装置2200可以与参照图1描述的存储器装置100等同地实现。
171.例如，存储器控制器2100可以包括诸如随机存取存储器(ram)、处理器、主机接口、存储器接口和纠错器之类的组件。
172.存储器控制器2100可以通过连接器2300与外部装置通信。存储器控制器2100可以根据特定通信标准与外部装置(例如，主机)通信。例如，存储器控制器2100可以被配置为通过诸如以下各种通信标准中的至少一种与外部装置通信：通用串行总线(usb)、多媒体卡
(mmc)、嵌入式mmc(emmc)、外围组件互连(pci)、pci-快速(pci-e)、高级技术附件(ata)、串行ata、并行ata、小型计算机系统接口(scsi)、增强型小型磁盘接口(esdi)、集成驱动电子设备(ide)、firewire(火线)、通用闪存(ufs)、wi-fi、蓝牙和nvme。例如，连接器2300可以按照上述各种通信标准中的至少一种定义。
173.例如，存储器装置2200可以由诸如以下各种非易失性存储器元件构成：电可擦除可编程rom(eeprom)、nand闪存、nor闪存、相变ram(pram)、电阻ram(reram)、铁电ram(fram)和自旋转移力矩磁ram(stt-mram)。
174.存储器控制器2100和存储器装置2200可以集成到一个半导体装置中以配置存储卡。例如，存储器控制器2100和存储器装置2200可以集成到一个半导体装置中，以配置诸如以下的存储卡：pc卡(个人计算机存储卡国际协会(pcmcia))、紧凑型闪存卡(cf)、智能媒体卡(sm或smc)、记忆棒、多媒体卡(mmc、rs-mmc、微型mmc或emmc)、sd卡(sd、迷你sd、微型sd或sdhc)和通用闪存(ufs)。
175.图16是例示了应用根据本公开的实施方式的存储器系统的固态驱动器(ssd)系统的框图。
176.参照图16，ssd系统3000可以包括主机3100和ssd 3200。ssd 3200可以通过信号连接器3001与主机3100交换信号sig，并且可以通过电源连接器3002接收电源。ssd 3200可以包括ssd控制器3210、多个闪存3221至322n、辅助电源装置3230和缓冲器存储器3240。
177.根据本公开的实施方式，ssd控制器3210可以执行参照图1描述的存储器控制器200的功能。
178.ssd控制器3210可以响应于从主机3100接收到的信号而控制多个闪存3221至322n。例如，信号可以是基于主机3100和ssd 3200之间的接口的信号。例如，信号可以是通过诸如以下接口中的至少一种而定义的信号：通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、外围组件互连(pci)、pci快速(pci-e)、高级技术附件(ata)、串行ata、并行ata、小型计算机系统接口(scsi)、增强型小型磁盘接口(esdi)、集成驱动电子设备(ide)、firewire(火线)、通用闪存(ufs)、wi-fi、蓝牙和nvme。
179.辅助电源装置3230可以通过电源连接器3002连接到主机3100。辅助电源装置3230可以从主机3100接收电源并且可以对电源充电。当来自主机3100的电源供应不平稳时，辅助电源装置3230可以为ssd 3200提供电源。例如，辅助电源装置3230可以位于ssd 3200中或者可以位于ssd 3200外部。例如，辅助电源装置3230可以位于主板上并且可以向ssd 3200提供辅助电源。
180.缓冲器存储器3240可以作为ssd 3200的缓冲器存储器而操作。例如，缓冲器存储器3240可以临时存储从主机3100接收的数据或从多个闪存3221至322n接收到的数据，或者可以临时存储闪存3221至322n的元数据(例如，映射表)。缓冲器存储器3240可以包括诸如dram、sdram、ddr sdram、lpddr sdram和gram之类的易失性存储器，或者诸如fram、reram、stt-mram和pram之类的非易失性存储器。
181.图17是例示了应用根据本公开的实施方式的存储器系统的用户系统的框图。
182.参照图17，用户系统4000包括应用处理器4100、存储器模块4200、网络模块4300、储存模块4400和用户接口4500。
183.应用处理器4100可以驱动用户系统4000中所包括的组件、操作系统(os)、用户程
序等。例如，应用处理器4100可以包括控制用户系统4000中所包括的组件的控制器、接口、图形引擎等。应用处理器4100可以被提供为片上系统(soc)。
184.存储器模块4200可以用作用户系统4000的主存储器、操作存储器、缓冲器存储器或高速缓冲存储器。存储器模块4200可以包括诸如dram、sdram、ddrsdram、ddr2 sdram、ddr3 sdram、lpddr sdarm、lpddr2 sdram和lpddr3 sdram之类的易失性随机存取存储器，或者诸如pram、reram、mram和fram之类的非易失性随机存取存储器。例如，应用处理器4100和存储器模块4200可以基于封装体叠层(pop)而封装并且被提供为一个半导体封装件。
185.网络模块4300可以与外部装置通信。例如，网络模块4300可以支持诸如以下的无线通信：码分多址(cdma)、全球移动通信系统(gsm)、宽带cdma(wcdma)、cdma-2000、时分多址(tdma)、长期演进、wimax、wlan、uwb、蓝牙和wi-fi。例如，网络模块4300可以被包括在应用处理器4100中。
186.储存模块4400可以存储数据。例如，储存模块4400可以存储从应用处理器4100接收的数据。另选地，储存模块4400可以向应用处理器4100发送储存模块4400中所存储的数据。例如，储存模块4400可以被实现为诸如相变ram(pram)、磁ram(mram)、电阻ram(rram)、nand闪存、nor闪存和三维nand闪存之类的非易失性半导体存储器元件。例如，储存模块4400可以被提供为用户系统4000的诸如存储卡的可移动储存装置(可移动驱动器)以及外部驱动器。
187.例如，储存模块4400可以包括多个非易失性存储器装置，并且多个非易失性存储器装置可以与参照图1描述的存储器装置100等同地操作。储存模块4400可以与参照图1描述的存储器系统50等同地操作。
188.用户接口4500可以包括用于向应用处理器4100输入数据或指示的接口或者用于向外部装置输出数据的接口。例如，用户接口4500可以包括诸如以下的用户输入接口：键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电元件。用户接口4500可以包括诸如以下的用户输出接口：液晶显示器(lcd)、有机发光二极管(oled)显示装置、有源矩阵oled(amoled)显示装置、led、扬声器和监视器。
189.相关申请的交叉引用
190.本技术要求于2021年8月3日在韩国知识产权局提交的韩国专利申请no.10-2021-0101750的优先权，该韩国专利申请的全部公开内容通过引用并入本文中。