半导体存储装置、其操作方法和包括其的半导体存储系统与流程

半导体存储装置、其操作方法和包括其的半导体存储系统
1.相关申请的交叉引用
2.本技术要求于2021年8月9日在韩国知识产权局提交的申请号为10-2021-0104817的韩国申请的优先权，该申请通过引用被整体合并于此。
技术领域
3.各个实施例总体上涉及半导体存储装置、其操作方法以及包括其的半导体存储系统，并且更具体地涉及能够基本上防止或减少行锤击相关问题的半导体存储装置、其操作方法以及包括其的半导体存储系统。


背景技术：

4.通常，半导体存储装置包括大量存储单元以便存储数据。随着电路设计和工艺技术逐渐发展，半导体存储装置中所包括的存储单元的数量成指数地增加，并且一个存储单元所占据的电路面积趋向于逐渐减小。换句话说，预定面积中所包括的存储单元的数量逐渐增加。
5.存储单元连接到字线和位线。半导体存储装置激活字线，并且通过位线发送和接收数据。半导体存储装置通过将接收的数据存储到存储单元中来执行写操作，以及通过输出从存储单元传送的数据来执行读操作。半导体存储装置在写操作和读操作之前执行激活字线的激活操作。
6.另外，随着存储单元的数量逐渐增加，连接到多个存储单元中的每一个的字线之间的间隔逐渐减小。如上所述，字线是在激活操作期间基本上保持激活状态并且随后基本上保持非激活状态的信号线保持保持。因此，当对字线连续地执行激活操作时，对应字线随着激活状态和非激活状态的重复而进行切换。因此，在与对应字线相邻的字线中出现由于对应字线的切换引起的耦合现象。
7.在这种情况下，与被执行激活操作的字线相邻的字线需要基本上保持非激活状态，但是由于耦合现象而基本上无法保持稳定的非激活状态。因此，连接到邻近字线的存储单元中所存储的数据泄露到具有不稳定的非激活状态的字线。也就是说，当对特定字线连续地执行激活操作时，连接到邻近字线的存储单元具有丢失所存储的数据的问题。
8.在下文中，为了描述的方便，将激活操作集中于特定字线的现象定义为行锤击。当发生行锤击时，半导体存储装置对邻近字线执行刷新操作，以便克服由于行锤击引起的问题。然而，为了检测行锤击，半导体存储装置需要用于对于对多个字线中的每一个的激活操作的次数进行计数的电路、用于存储计数值的电路等等。此外，这些附加电路充当增加设计半导体存储装置时的复杂度的因素。


技术实现要素：

9.根据本公开的实施例的半导体存储装置可以包括：第一存储单元阵列，在该第一存储单元阵列中，多个第一正常存储单元中的至少一个包括第一行锤击存储单元；第二存
储单元阵列，在该第二存储单元阵列中，多个第二正常存储单元中的至少一个包括第二行锤击存储单元；以及锤击控制电路。锤击控制电路可以被配置为：进行控制以将对连接到第一正常存储单元的第一字线的激活操作的次数存储到第二行锤击存储单元中，以及进行控制以将对连接到第二正常存储单元的第二字线的激活操作的次数存储到第一行锤击存储单元中。
10.一种半导体存储装置的操作方法，该半导体存储装置：包括第一存储单元阵列，在该第一存储单元阵列中，多个第一正常存储单元中的至少一个包括第一行锤击存储单元；以及包括第二存储单元阵列，在该第二存储单元阵列中，多个第二正常存储单元中的至少一个包括第二行锤击存储单元，上述方法可以包括：基于激活命令信号和地址信号对连接到第一正常存储单元的第一字线执行激活操作；执行关于与对第一字线的激活操作的次数相对应的第一计数值的读操作；通过反映对第一字线的激活操作的次数来执行对第一计数值的算术运算；以及执行将第一计数值写入第二行锤击存储单元中的写操作。
11.根据本公开的实施例的半导体存储系统可以包括半导体存储装置和控制设备。半导体存储装置可以包括：第一存储单元阵列，在该第一存储单元阵列中，多个第一正常存储单元中的至少一个包括第一行锤击存储单元；第二存储单元阵列，在该第二存储单元阵列中，多个第二正常存储单元中的至少一个包括第二行锤击存储单元；锤击控制电路，其被配置为：进行控制以将与对连接到第一正常存储单元的第一字线的激活操作的次数相对应的第一计数值存储到第二行锤击存储单元中，以及进行控制以将与对连接到第二正常存储单元的第二字线的激活操作的次数相对应的第二计数值存储到第一行锤击存储单元中；以及地址锁存电路，其被配置为：通过将第一计数值和第二计数值中的每一个与最大行锤击值相比较来生成检测到行锤击的检测信号，以及锁存与对应字线相对应的地址信号。控制设备可以被配置为基于检测信号来提供包括锤击刷新命令信号的外部命令信号。锤击控制电路可以被配置为基于锤击刷新命令信号和由地址锁存电路锁存的地址信号来对与其中已发生行锤击的字线相邻的字线执行刷新操作。
附图说明
12.图1是示出根据本公开的实施例的半导体存储装置的配置的框图。
13.图2是示出根据本公开的实施例的半导体存储装置的更详细配置的框图。
14.图3是示出图2中的锤击驱动控制电路的配置的框图。
15.图4是示出图2中的地址锁存电路的配置的框图。
16.图5是示出图2中的字线驱动电路的配置的框图。
17.图6是示出图1至图5中的半导体存储装置的操作方法的流程图。
18.图7是示出根据本公开的实施例的半导体存储装置的配置的框图。
19.图8是示出根据本公开的实施例的半导体存储系统的配置的图。
具体实施方式
20.本公开的说明书是关于结构和/或功能描述的实施例。本公开的权利范围不应当被理解为限于说明书中所描述的实施例。也就是说，本公开的权利范围应当被理解为包括可以实现技术精神的等同物，这是因为实施例可以以各种方式被修改并且可以具有各种形
式。此外，在本公开中提出的目的或效果不意味着特定实施例应当包括所有目的或效果或者仅仅包括这种效果。因此，本公开的权利范围不应当被理解为限于此。
21.应当如下理解在本技术中描述的术语的含义。
22.诸如“第一”和“第二”的术语用于将一个元件与另一个元件相区分，并且本公开的保护范围不应当受限于这些术语。例如，第一元件可以被命名为第二元件。同样地，第二元件可以被命名为第一元件。
23.除非在上下文中另外清楚表述，否则单数的表述应当被理解为包括复数表述。诸如“包括”或“具有”的术语应当被理解为指示存在所设置的特性、数字、步骤、操作、元件、部分或其组合，不排除可能存在或添加一个或多个其他特性、数字、步骤、操作、元件、部分或其组合。
24.在每一个步骤中，为了描述的方便而使用了符号(例如，a、b和c)，而这些符号不描述步骤的顺序。除非在上下文中清楚描述特定顺序，否则可以以与上下文中所描述的顺序不同的顺序来执行步骤。也就是说，可以根据描述的顺序执行各步骤，可以基本上同时地执行各步骤，或者可以以与描述的顺序的相反顺序执行步骤。
25.除非另外定义，否则在本文使用的所有术语(包括技术术语或科学术语)具有与本领域的技术人员通常理解的那些含义相同的含义。常用字典中定义的术语应被理解为具有与相关技术的上下文中的含义相同的含义，而不应被理解为具有理想化或过于正式的含义，除非在本技术中明确定义。
26.各个实施例涉及提供能够利用最小电路配置来存储对字线的激活操作的次数的半导体存储装置以及包括其的半导体存储系统。
27.各个实施例涉及提供能够通过对字线的激活操作的次数来对邻近字线执行刷新操作的半导体存储装置、其操作方法以及包括其的半导体存储系统。
28.本公开的实施例具有能够最小化或减小用于存储激活操作的次数的电路的面积的效果。
29.本公开的实施例具有能够最小化或减小用于解决行锤击相关问题的电路的面积的效果。
30.图1是示出根据本公开的实施例的半导体存储装置100的配置的框图。
31.参考图1，半导体存储装置100可以包括第一存储单元阵列110、第二存储单元阵列120以及锤击控制电路130。
32.第一存储单元阵列110可以具有如下配置：其中，多个第一正常存储单元111中的至少一个包括第一行锤击存储单元112。第一正常存储单元111可以在写操作期间存储数据。如以下将再次描述的，第一行锤击存储单元112可以存储对连接到第二正常存储单元121的第二字线wl2的激活操作的次数。第一行锤击存储单元112可以包括具有基本上与第一正常存储单元111相同的存储单元结构的多个存储单元，以便存储对第二字线wl2的激活操作的次数。
33.在下文中，为了描述的方便，将存储激活操作的次数的多个存储单元定义为“计数存储单元”。多个第二字线wl2可以被设计在行方向上。第一行锤击存储单元112可以包括与多个第二字线wl2中的每一个相对应的、在行方向上的多个计数存储单元。也就是说，第一行锤击存储单元112可以包括具有与第二字线wl2对应的数量的计数存储单元。
34.第二存储单元阵列120可以具有如下配置：其中，多个第二正常存储单元121中的至少一个包括第二行锤击存储单元122。第二正常存储单元121可以在写操作期间存储数据。如以下将再次描述的，第二行锤击存储单元122可以存储对连接到第一正常存储单元111的第一字线wl1的激活操作的次数。第二行锤击存储单元122可以包括多个计数存储单元以便存储对第一字线wl1的激活操作的次数。类似于第一行锤击存储单元112，第二行锤击存储单元122可以包括具有与第一字线wl1对应的数量的计数存储单元。
35.锤击控制电路130可以被配置为进行控制以将对连接到第一正常存储单元111的第一字线wl1的激活操作的次数存储到第二行锤击存储单元122中。锤击控制电路130可以通过对于对第一字线wl1的激活操作的次数进行计数来生成第一计数值cnt1。如以下将参考图2再次描述的，锤击控制电路130可以进行控制以通过计数写操作将第一计数值cnt1存储到第二行锤击存储单元122中。
36.此外，锤击控制电路130可以被配置为进行控制以将对连接到第二正常存储单元121的第二字线wl2的激活操作的次数存储到第一行锤击存储单元112中。锤击控制电路130可以通过对于对第二字线wl2的激活操作的次数进行计数来生成第二计数值cnt2。如以下将参考图2再次描述的，锤击控制电路130可以进行控制以通过计数写操作将第二计数值cnt2存储到第一行锤击存储单元112中。
37.此外，锤击控制电路130可以基于激活命令信号act和地址信号add对第一字线wl1和第二字线wl2执行激活操作。激活命令信号act可以是在激活操作期间被激活的信号，并且地址信号add可以包括从半导体存储装置100的外部输入的行地址信息。
38.根据本公开的实施例的半导体存储装置100的激活操作可以被分类为正常激活操作和计数激活操作。换句话说，锤击控制电路130可以基于激活命令信号act和地址信号add来执行正常激活操作和计数激活操作。
39.正常激活操作可以包括用于对正常数据的写操作和读操作的激活操作。在下文中，为了描述的方便，将基于正常激活操作执行的写操作和读操作分别定义为
‘
正常写操作’和
‘
正常读操作’。也就是说，如上所述的第一正常存储单元111和第二正常存储单元121可以在正常激活操作之后执行对正常数据的正常写操作和正常读操作。
40.此外，计数激活操作可以包括用于对第一计数值cnt1和第二计数值cnt2的写操作和读操作的激活操作，该第一计数值cnt1和第二计数值cnt2分别是对第一字线wl1的激活操作的次数和对第二字线wl2的激活操作的次数。在下文中，为了描述的方便，将基于计数激活操作执行的写操作和读操作分别定义为
‘
计数写操作’和
‘
计数读操作’。也就是说，如上所述的第一行锤击存储单元112和第二行锤击存储单元122可以在计数激活操作之后执行对第一计数值cnt1和第二计数值cnt2的计数写操作和计数读操作。
41.因此，锤击控制电路130可以在对第一字线wl1的正常激活操作期间对第二字线wl2执行计数激活操作。此外，锤击控制电路130可以在对第二字线wl2的正常激活操作期间对第一字线wl1执行计数激活操作。作为参考，激活操作的次数可以在正常激活操作期间被计数，并且在计数激活操作期间可以不被计数。
42.在对第一字线wl1和第二字线wl2中的任何一个的正常激活操作期间，根据本公开的实施例的半导体存储装置100可以对另一字线执行计数激活操作。因此，通过计数写操作，半导体存储装置100可以将对第一字线wl1的正常激活操作的次数存储到第二行锤击存
储单元122中，并且将对第二字线wl2的正常激活操作的次数存储到第一行锤击存储单元112中。此外，如以下将再次描述的，半导体存储装置100可以通过对正常激活操作的次数的计数操作来检测行锤击。
43.图2是示出根据本公开的实施例的半导体存储装置100的更详细配置的框图。
44.参考图2，半导体存储装置100可以包括第一存储单元阵列110、第二存储单元阵列120和锤击控制电路130。
45.第一存储单元阵列110可以包括第一正常存储单元111和第一行锤击存储单元112。第一正常存储单元111和第一行锤击存储单元112可以通过第一局部数据线li01发送和接收数据。换句话说，第一正常存储单元111可以在正常写操作和正常读操作期间通过第一局部数据线li01发送和接收正常数据。第一行锤击存储单元112可以在计数写操作和计数读操作期间通过第一局部数据线li01发送和接收参考图1描述的第二计数值cnt2。
46.第二存储单元阵列120可以包括第二正常存储单元121和第二行锤击存储单元122。第二正常存储单元121和第二行锤击存储单元122可以通过第二局部数据线li02发送和接收数据。换句话说，第二正常存储单元121可以在正常写操作和正常读操作期间通过第二局部数据线li02发送和接收正常数据。第二行锤击存储单元122可以在计数写操作和计数读操作期间通过第二局部数据线li02发送和接收参考图1描述的第一计数值cnt1。
47.锤击控制电路130可以包括字线驱动电路131、第一读写驱动电路132、第二读写驱动电路133、锤击驱动控制电路134以及锤击算术电路135。
48.字线驱动电路131可以被配置为基于激活命令信号act和地址信号add来激活第一字线wl1和第二字线wl2。如上所述，当第一字线wl1响应于正常激活操作被激活时，第二字线wl2可以响应于计数激活操作被激活。此外，当第二字线wl2响应于正常激活操作被激活时，第一字线wl1可以响应于计数激活操作被激活。
49.第一读写驱动电路132可以连接到第一局部数据线li01并且被配置为对第一存储单元阵列110执行读操作和写操作。第一读写驱动电路132可以基于与正常激活操作相对应的正常读命令信号rd和正常写命令信号wt来对第一正常存储单元111执行正常读操作和正常写操作。可以通过全局数据线gio向/从半导体存储装置100的外部发送和接收通过正常读操作和正常写操作所发送和接收的正常数据。此外，第一读写驱动电路132可以基于与计数激活操作相对应的第一计数读命令信号hm_rd1和第一计数写命令信号hm_wt1来对第一行锤击存储单元112执行计数读操作和计数写操作。可以向/从将在以下描述的锤击算术电路135发送和接收通过计数读操作和计数写操作发送和接收的第二计数值cnt2。
50.也就是说，第一读写驱动电路132可以执行与正常激活操作相对应的正常读操作和正常写操作，并且执行与计数激活操作相对应的计数读操作和计数写操作。
51.第二读写驱动电路133可以连接到第二局部数据线li02，并且被配置为对第二存储单元阵列120执行读操作和写操作。第二读写驱动电路133可以基于正常读命令信号rd和正常写命令信号wt对第二正常存储单元121执行正常读操作和正常写操作。可以通过全局数据线gio向/从外部发送和接收通过正常读操作和正常写操作发送和接收的正常数据。此外，第二读写驱动电路133可以基于与计数激活操作相对应的第二计数读命令信号hm_rd2和第二计数写命令信号hm_wt2来对第二行锤击存储单元122执行计数读操作和计数写操作。可以向/从将在以下描述的锤击算术电路135发送和接收通过计数读操作和计数写操作
发送和接收的第一计数值cnt1。
52.也就是说，第二读写驱动电路133可以执行与正常激活操作相对应的正常读操作和正常写操作，并且执行与计数激活操作相对应的计数读操作和计数写操作。
53.锤击驱动控制电路134可以被配置为基于激活命令信号act和地址信号add生成分别与第一读写驱动电路132和第二读写驱动电路133相对应的计数读命令信号hm_rd1和hm_rd2以及计数写命令信号hm_wt1和hm_wt2。计数读命令信号hm_rd1和hm_rd2可以包括如上所述的第一计数读命令信号hm_rd1和第二计数读命令信号hm_rd2，并且计数写命令信号hm_wt1和hm_wt2可以包括如上所述的第一计数写命令信号hm_wt1和第二计数写命令信号hm_wt2。地址信号add可以包括与被执行计数激活操作的存储单元阵列相对应的地址信息。
54.例如，可以通过行地址信息的一个地址比特位来区分第一存储单元阵列110和第二存储单元阵列120。锤击驱动控制电路134可以通过能够区分第一存储单元阵列110和第二存储单元阵列120的地址信号add来选择性地激活第一计数读命令信号hm_rd1和第二计数读命令信号hm_rd2。此外，锤击驱动控制电路134可以通过能够区分第一存储单元阵列110和第二存储单元阵列120的地址信号add来选择性地激活第一计数写命令信号hm_wt1和第二计数写命令信号hm_wt2。
55.在下文，将更详细地描述锤击驱动控制电路134。图3是示出图2中的锤击驱动控制电路134的配置的框图。
56.参考图3，锤击驱动控制电路134可以包括第一延迟电路310、第二延迟电路320以及锤击命令输出电路330。
57.第一延迟电路310可以被配置为将激活命令信号act延迟与计数读操作相对应的时间，并且输出延迟的信号。与计数读操作相对应的时间可以包括直到基于激活命令信号act执行计数激活操作并且然后能够执行计数读操作之前的时间。换句话说，第一延迟电路310可以生成当在激活命令信号act被激活之后可以进行计数读操作时被激活的源读命令信号s_rd。
58.第二延迟电路320可以被配置为将激活命令信号act延迟与计数写操作相对应的时间，并且输出延迟的信号。与计数写操作相对应的时间可以包括直到基于激活命令信号act执行计数激活操作、执行计数读操作、执行对第一计数值cnt1和第二计数值cnt2的计数操作并且然后能够执行计数写操作之前的时间。换句话说，第二延迟电路320可以生成当在激活命令信号act和源读命令信号s_rd被顺序地激活之后可以进行计数写操作时被激活的源写命令信号s_wt。
59.锤击命令输出电路330可以被配置为基于地址信号add以及第一延迟电路310的输出信号s_rd和第二延迟电路320的输出信号s_wt来生成第一计数读命令信号hm_rd1和第二计数读命令信号hm_rd2以及第一计数写命令信号hm_wt1和第二计数写命令信号hm_wt2。第一计数读命令信号hm_rd1和第二计数读命令信号hm_rd2可以是基于源读命令信号s_rd被激活的信号。此外，第一计数写命令信号hm_wt1和第二计数写命令信号hm_wt2可以是基于源写命令信号s_wt被激活的信号。如上所述，锤击命令输出电路330可以基于地址信号add来选择性地激活第一计数读命令信号hm_rd1和第二计数读命令信号hm_rd2以及第一计数写命令信号hm_wt1和第二计数写命令信号hm_wt2。
60.再次参考图2，锤击算术电路135可以被配置为在正常激活操作期间接收从第一读
写驱动电路132以及第二读写驱动电路133输出的第一计数值cnt1和第二计数值cnt2，以对第一计数值cnt1和第二计数值cnt2执行加法运算，并且输出加法结果。锤击算术电路135可以被实施为加法电路。
61.更具体地，锤击算术电路135可以在对第一字线wl1的正常激活操作期间从第二读写驱动电路133接收第一计数值cnt1。然后，锤击算术电路135可以对所接收的第一计数值cnt1执行 1增量运算，并且再次向第二读写驱动电路133输出算术结果。第二读写驱动电路133可以基于第二计数写命令信号hm_wt2将第一计数值cnt1重新存储到第二行锤击存储单元122中。
62.此外，锤击算术电路135可以在对第二字线wl2的正常激活操作期间从第一读写驱动电路132接收第二计数值cnt2。然后，锤击算术电路135可以对所接收的第二计数值cnt2执行 1增量运算，并且再次向第一读写驱动电路132输出算术结果。第一读写驱动电路132可以基于第一计数写命令信号hm_wt1重新将第二计数值cnt2存储到第一行锤击存储单元112中。
63.通过参考图1描述的配置，根据本公开的实施例的半导体存储装置100可以更新和存储对字线的激活操作的次数。
64.另外，根据本公开的实施例的半导体存储装置100可以包括地址锁存电路140。
65.地址锁存电路140可以被配置为基于第一计数值cnt1和第二计数值cnt2中的每一个以及最大行锤击值来检测行锤击。此外，地址锁存电路140可以被配置为检测行锤击并且锁存与对应字线相对应的地址信号add。
66.在下文，将更详细地描述地址锁存电路140。图4是示出图2中的地址锁存电路140的配置的框图。
67.参考图4，地址锁存电路140可以包括比较电路410和锁存电路420。
68.比较电路410可以被配置为通过将第一计数值cnt1和第二计数值cnt2中的每一个与最大行锤击值相比较来生成检测信号det。最大行锤击值可以包括其中发生行锤击相关问题的激活操作的次数的最大值。当第一计数值cnt1对应于最大行锤击值时，比较电路410可以生成检测信号det。此外，当第二计数值cnt2对应于最大行锤击值时，比较电路410可以生成检测信号det。
69.锁存电路420可以被配置为基于检测信号det来锁存地址信号add。如上所述，检测信号det是当第一计数值cnt1和第二计数值cnt2中的任一个对应于最大行锤击值时被激活的信号。因此，当对第一字线wl1的正常激活操作的次数和对第二字线wl2的正常激活操作的次数中的每一个达到最大行锤击值时，锁存电路420可以锁存与对应字线相对应的地址信号add。由锁存电路420锁存的地址信号lat_add可以被提供给字线驱动电路131。
70.通过参考图4所描述的配置，当发生在第一字线wl1和第二字线wl2中发生行锤击时，地址锁存电路140可以锁存与对应字线相对应的地址信号add。
71.再次参考图2，字线驱动电路131可以基于锤击刷新命令信号hm_ref对与其中已发生行锤击的字线相邻的字线执行刷新操作。
72.在下文，将更详细地描述字线驱动电路131。图5是示出图2中的字线驱动电路131的配置的框图。
73.参考图5，字线驱动电路131可以包括激活驱动电路510、地址转换电路520和刷新
驱动电路530。
74.激活驱动电路510可以被配置为基于激活命令信号act和地址信号add来激活第一字线wl1和第二字线wl2。如上所述，激活驱动电路510可以基于激活命令信号act对第一字线wl1和第二字线wl2中的任何一个执行正常激活操作，并且对另一字线执行计数激活操作。
75.地址转换电路520可以被配置为通过转换由图2中的地址锁存电路140锁存的地址信号lat_add来生成刷新地址信号ref_add。如上所述，锁存地址信号lat_add可以是对应于其中已发生行锤击的字线的地址信号add。与其中已发生行锤击的字线相邻的字线可以对应于锁存地址信号lat_add中的 1或-1。因此，地址转换电路520可以通过对锁存地址信号lat_add执行 1或-1来生成刷新地址信号ref_add。
76.刷新驱动电路530可以被配置为基于锤击刷新命令信号hm_ref对与刷新地址信号ref_add相对应的字线执行刷新操作。
77.通过参考图5所描述的配置，字线驱动电路131可以对与其中已发生行锤击的字线相邻的字线执行刷新操作。
78.再次参考图2，根据本公开的实施例的半导体存储装置100可以对于对字线的激活操作的次数进行计数和存储。此外，半导体存储装置100可以通过存储的第一计数值cnt1和第二计数值cnt2来检测行锤击，并且执行对邻近字线的刷新操作。刷新操作可以包括对邻近字线的刷新激活操作以及对连接到邻近字线的存储单元的刷新读操作和刷新写操作。
79.另外，根据本公开的实施例的半导体存储装置100可以包括锤击刷新控制电路150和命令解码电路160。
80.锤击刷新控制电路150可以被配置为在第一字线wl1和第二字线wl2中检测到行锤击时生成锤击刷新命令信号hm_ref。锤击刷新控制电路150可以基于刷新命令信号ref和检测信号det来生成锤击刷新命令信号hm_ref。
81.通过参考图2所描述的配置，根据本公开的实施例的半导体存储装置100可以基于在检测到行锤击时被激活的检测信号det来生成锤击刷新命令信号hm_ref。
82.命令解码电路160可以被配置为基于外部命令信号cmd来生成多个内部命令信号act、rd、wt和ref。命令解码电路160可以生成激活命令信号act、正常读命令信号rd、正常写命令信号wt、刷新命令信号ref等等。刷新命令信号ref可以是用于控制自动刷新操作和自刷新操作的命令信号。
83.图6是示出图1至图5中的半导体存储装置100的操作方法的流程图。为了描述的方便，将描述行锤击发生在第一字线wl1中的情况作为示例。
84.参考图1至图6，半导体存储装置100的操作方法可以包括对第一字线wl1执行激活操作的步骤s610、对第一计数值cnt1执行读操作的步骤s620、对第一计数值cnt1执行算术运算的步骤s630以及对第一计数值cnt1执行写操作的步骤s640。
85.对第一字线wl1执行激活操作的步骤s610可以是基于激活命令信号act和地址信号add对连接到第一正常存储单元111的第一字线wl1执行激活操作的步骤。执行激活操作的步骤s610可以包括正常激活操作。
86.执行激活操作的步骤s610可以由图2中的字线驱动电路131来执行。字线驱动电路131可以基于激活命令信号act和地址信号add对第一字线wl1执行正常激活操作。然后，第
一读写驱动电路132可以执行基于正常读命令信号rd来输出存储在第一正常存储单元111中的正常数据的正常读操作。此外，第一读写驱动电路132可以执行基于正常写命令信号wt将正常数据存储到第一正常存储单元111中的正常写操作。
87.对第一计数值cnt1执行读操作的步骤s620可以是执行关于与对第一字线wl1的激活操作的次数相对应的第一计数值cnt1的读操作的步骤。执行读操作的步骤s620可以包括计数激活操作和计数读操作。
88.执行读操作的步骤s620可以由图2中的字线驱动电路131、第二行锤击存储单元122以及第二读写驱动电路133来执行。字线驱动电路131可以基于激活命令信号act和地址信号add对连接到第二行锤击存储单元122的第二字线wl2执行计数激活操作。然后，第二读写驱动电路133可以基于第二计数读命令信号hm_rd2对存储在第二行锤击存储单元122中的第一计数值cnt1执行计数读操作。也就是说，通过执行读操作的步骤s620，可以经由第二局部数据线li02从第二行锤击存储单元122向第二读写驱动电路133输出第一计数值cnt1。
89.对第一计数值cnt1执行算术运算的步骤s630可以是通过反映对第一字线wl1的激活操作的次数来对第一计数值cnt1执行算术运算的步骤。在执行算术运算的步骤s630中，可以在对第一字线wl1的激活操作期间对第一计数值cnt1执行加法运算。在执行算术运算的步骤s630中，当对第一字线wl1执行正常激活操作时，可以对第一计数值cnt1执行 1增量运算。执行算术运算的步骤s630可以由图2中的锤击算术电路135来执行。锤击算术电路135可以接收第一计数值cnt1、对第一计数值cnt1执行 1增量运算，并且重新输出算术结果作为第一计数值cnt1。
90.对第一计数值cnt1执行写操作的步骤s640可以是将第一计数值cnt1写入第二行锤击存储单元122中的步骤。
91.执行写操作的步骤s640可以由图2中的第二读写驱动电路133和第二行锤击存储单元122来执行。第二读写驱动电路133可以基于第一计数写命令信号hm_wt1在第二行锤击存储单元122中执行对已完成算术运算的第一计数值cnt1的计数写操作。也就是说，通过执行写操作的步骤s640，可以经由第二局部数据线li02将第一计数值cnt1从第二读写驱动电路133存储到第二行锤击存储单元122中。
92.根据本公开的实施例的半导体存储装置可以将关于已经发生在第一字线wl1中的行锤击的信息存储到第二行锤击存储单元122中，并且将关于已经发生在第二字线wl2中的行锤击的信息存储到第一行锤击存储单元112中。
93.此外，半导体存储装置的操作方法可以包括：将第一计数值cnt1与最大行锤击值相比较的步骤s650，以及对邻近字线执行刷新操作的步骤s660。
94.将第一计数值cnt1与最大行锤击值相比较的步骤s650可以由图2中的地址锁存电路140来执行。地址锁存电路140可以通过将第一计数值cnt1与最大行锤击值相比较来生成检测信号det。然后，地址锁存电路140可以生成与其中已发生行锤击的第一字线wl1相对应的锁存地址信号lat_add。
95.对邻近字线执行刷新操作的步骤s660可以是基于在比较的步骤s650中生成的检测信号det对与其中已发生行锤击的字线相邻的字线执行刷新操作的步骤。
96.执行刷新操作的步骤s660可以由图2中的字线驱动电路131来执行。字线驱动电路131可以基于锤击刷新命令信号hm_ref和锁存地址信号lat_add对与其中已发生行锤击的
第一字线wl1相邻的字线执行刷新操作。
97.另外，根据本公开的实施例的半导体存储装置100可以将第一计数值cnt1存储到第二行锤击存储单元122中，并且将第二计数值cnt2存储到第一行锤击存储单元112中。此时，第一计数值cnt1和第二计数值cnt2可以在半导体存储装置100的初始化操作区段和刷新操作之后被复位。
98.在这点上，图7是示出根据本公开的实施例的半导体存储装置700的配置的框图。为了描述的方便，将代表性地描述对第一存储单元阵列710的复位操作。
99.半导体存储装置700可以包括第一存储单元阵列710和复位电路720。第一存储单元阵列710可以是与图1中的第一存储单元阵列110相对应的部件。也就是说，第一存储单元阵列710可以包括第一正常存储单元711和第一行锤击存储单元712。
100.复位电路720可以被配置为在复位操作期间对存储在第一行锤击存储单元712中的数据进行复位。将更详细地描述复位电路720。复位电路720可以包括字线驱动电路721和初始化驱动电路722。
101.字线驱动电路721可以被配置为基于与复位操作相对应的复位信号rst对连接到第一行锤击存储单元712的第一字线wl1执行激活操作。复位信号rst可以是在初始化操作区段和刷新操作之后被激活的信号。尽管在图中未图示，但字线驱动电路721可以基于复位信号rst对第二字线执行激活操作。
102.初始化驱动电路722可以被配置为基于复位信号rst对初始化数据值rst_dat执行在第一行锤击存储单元712中的写操作。初始化数据值rst_dat可以包括
‘0’
。换句话说，初始化驱动电路722可以基于复位信号rst将作为初始化数据值rst_dat的
‘0’
存储到第一行锤击存储单元712中。也就是说，第一行锤击存储单元712可以在半导体存储装置700的初始化操作区段和刷新操作之后被复位。初始化驱动电路722可以例如对应于图2中的第一读写驱动电路132。尽管在图中未图示，但初始化驱动电路722可以基于复位信号rst在第二行锤击存储单元中执行对初始化数据值rst_dat的写操作。此时，初始化驱动电路722可以例如对应于图2中的第二读写驱动电路133。
103.图8是示出根据本公开的实施例的半导体存储系统800的配置的图。
104.参考图8，半导体存储系统800可以包括控制设备810和半导体存储装置820。半导体存储装置820可以具有参考图1至图7所描述的配置。具体地，如参考图2所描述的，半导体存储装置820可以生成检测信号det。
105.控制设备810可以被配置为基于检测信号det来提供包括锤击刷新命令信号hm_ref的外部命令信号cmd。作为参考，在图2中，锤击刷新控制电路150提供锤击刷新命令信号hm_ref。图8中的控制设备810可以从半导体存储装置820接收检测信号det。因此，控制设备810可以生成锤击刷新命令信号hm_ref。
106.另外，控制设备810可以提供外部命令信号cmd，以便控制半导体存储装置820。外部命令信号cmd可以被输入到图2中的命令解码电路160，并且命令解码电路160可以生成锤击刷新命令信号hm_ref。因此，图2中的锤击刷新控制电路150可以被移除。
107.根据本公开的实施例的半导体存储系统800可以向控制设备810提供检测到行锤击的检测信号det。因此，控制设备810可以控制半导体存储装置820的针对行锤击的刷新操作。
108.尽管已经为了说明性目的描述了各个实施例，但对那些本领域技术人员将明显的是，在不背离所附权利要求所限定的本公开的精神和范围的情况下，可以进行各种改变和修改。