使用寄存器管理错误控制信息的制作方法

使用寄存器管理错误控制信息
1.交叉引用
2.本专利申请要求勃姆(boehm)等人于2022年7月29日提交的标题为“使用寄存器管理错误控制信息(managing error control information using a register)”的第17/816,320号美国专利申请以及勃姆(boehm)等人于2021年8月17日提交的标题为“使用寄存器管理错误控制信息(managing error control information using a register)”的第63/234,068号美国临时专利申请的优先权，前述专利申请中的每一者转让给本受让人，并且前述专利申请中的每一者明确地以全文引用的方式并入本文中。
技术领域
3.本技术领域涉及使用寄存器管理错误控制信息。


背景技术：

4.存储器装置广泛用于将信息存储在例如计算机、用户装置、无线通信装置、相机、数字显示器等各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。例如，二进制存储器单元可以被编程为两个支持状态中的一个，经常由逻辑1或逻辑0表示。在一些实例中，单个存储器单元可以支持超过两个状态，其中的任一状态可存储。为了存取所存储信息，组件可以读取或感测存储器装置中的至少一个所存储状态。为了存储信息，组件可在存储器装置中写入状态或对状态进行编程。
5.存在各种类型的存储器装置和存储器单元，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、静态ram(sram)、铁电ram(feram)、磁性ram(mram)、电阻式ram(rram)、快闪存储器、相变存储器(pcm)、自选存储器、硫族化物存储器技术等。存储器单元可以是易失性的或非易失性的。非易失性存储器，例如feram，可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。例如dram的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储的状态。


技术实现要素：

6.描述了一种方法。在一些实例中，所述方法可包含在存储器装置处，至少部分地基于接收用于存储于所述存储器装置处的数据而生成第一多个校正子，所述第一多个校正子与接收到的数据的错误控制操作相关联，所述第一多个校正子中的每个校正子包括错误校正或错误检测校正子位；在所述存储器装置处，至少部分地基于检索所述数据而生成第二多个校正子，所述第二多个校正子与检索到的数据和所述错误控制操作相关联，所述第二多个校正子中的每个校正子包括错误校正或错误检测校正子位；至少部分地基于对所述第一多个校正子和所述第二多个校正子的比较，确定所述第一多个校正子是否匹配所述第二多个校正子；以及在所述存储器装置的寄存器处，存储所述第一多个校正子是否匹配所述第二多个校正子的指示。
7.描述了一种方法。在一些实例中，所述方法可包含在存储器装置处确定用于向主
机装置报告信息的第一通信协议被启用或禁用；在所述存储器装置处确定用于报告由所述存储器装置生成的校正子的比较的第一错误控制配置被启用或禁用；以及至少部分地基于确定所述第一通信协议被禁用并且所述第一错误控制配置被启用，配置所述存储器装置的寄存器以在第一模式下操作。
8.描述了一种设备。在一些实例中，所述设备可包含错误控制电路系统，其可操作以对接收以存储在所述设备处的数据执行错误控制操作，所述错误控制电路系统进一步可操作以：至少部分地基于接收到的数据而生成与所述错误控制操作相关联的第一多个校正子，所述第一多个校正子中的每个校正子包括错误校正或错误检测校正子位；至少部分地基于检索所述数据而生成与所述错误控制操作相关联的第二多个校正子，所述第二多个校正子中的每个校正子包括错误校正或错误检测校正子位；至少部分地基于对所述第一多个校正子和所述第二多个校正子的比较，确定所述第一多个校正子是否匹配所述第二多个校正子；以及生成指示所述第一多个校正子是否匹配所述第二多个校正子的信号；以及寄存器，其可操作以从所述错误控制电路系统接收所述信号并在所述寄存器的位置处至少部分地基于接收到所述信号而存储所述第一多个校正子是否匹配所述第二多个校正子的指示。
9.描述了一种设备。在一些实例中，所述设备可包含寄存器；以及电路系统，其可操作以：确定用于向主机装置报告信息的第一通信协议被启用或禁用；确定用于报告由所述设备生成的校正子的比较的第一错误控制配置被启用或禁用；以及至少部分地基于确定所述第一通信协议被禁用并且所述第一错误控制配置被启用，配置所述寄存器以在第一模式下操作。
10.描述了一种方法。在一些实例中，所述方法可包含由主机装置向与存储器装置相关联的第一寄存器写入用于从所述存储器装置向所述主机装置报告信息的第一通信协议被禁用的第一指示；由所述主机装置向所述第一寄存器写入用于报告由所述存储器装置生成的校正子的比较的第一错误控制配置被启用的第二指示；以及至少部分地基于所述第一通信协议被禁用并且所述第一错误控制配置被启用，向所述存储器装置传输读取存储在所述存储器装置的第二寄存器处的信息的命令，所述信息指示第一多个校正子是否匹配与在所述存储器装置处执行的错误控制操作相关联的第二多个校正子。
附图说明
11.图1示出根据本文公开的实例支持使用寄存器管理错误控制信息的系统的实例。
12.图2示出根据本文公开的实例支持使用寄存器管理错误控制信息的存储器裸片的实例。
13.图3示出根据本文公开的实例支持使用寄存器管理错误控制信息的错误控制电路系统的实例。
14.图4示出根据本文公开的实例支持使用寄存器管理错误控制信息的存储器系统的实例。
15.图5示出根据本文公开的实例支持使用寄存器管理错误控制信息的存储器装置的框图。
16.图6示出根据本文公开的实例支持使用寄存器管理错误控制信息的主机装置的框图。
17.图7到9示出说明根据本文公开的实例支持使用寄存器管理错误控制信息的一或多种方法的流程图。
具体实施方式
18.存储器装置可以使用错误检测和/或校正技术(例如，错误控制技术)来提高存储或传送的数据的可靠性。在存储器装置使用的一些错误控制技术可包含单位错误(sbe)校正(sec)技术、双位错误(dbe)检测(ded)技术和secded技术。在一些情况下，在存储器装置(例如，主机装置)处存储数据的外部装置也可以使用内部错误控制技术来确认从存储器装置接收的数据的可靠性。
19.在一些情况下，存储器装置处使用的错误控制技术可能与主机装置处使用的不同。例如，主机装置可以使用比存储器装置更稳健的错误控制技术。在一些情况下，主机装置与存储器装置处使用不同的错误控制技术可能会导致额外错误。例如，如果存储器装置对包含两个或更多位错误的数据应用sec技术，则存储器装置可能会不正确地翻转所述数据的正确位，这可能将所述数据中的错误数量从两个位错误增加到三个位错误。在这种情况下，当存储器装置传输具有三个位错误的数据时，使用secded技术的主机装置可能无法检测和/或正确识别接收到的数据中的位错误，而主机装置可能已经能够检测到两个原始位错误(例如，没有存储器装置引入的额外错误)。
20.本公开提供了提高存储器装置与主机装置之间传输的数据可靠性的技术。例如，存储器装置可在存储器装置的寄存器(例如，模式寄存器)处存储存储器装置是否已使用与错误控制操作相关联的一或多个校正子位检测到与错误控制操作相关联的错误的指示。存储器装置可将指示存储在寄存器中，所述寄存器例如可由主机装置存取。存储器装置可以基于多个标准来确定存储指示。例如，存储器装置可以确定用于向主机装置报告信息(例如，错误校正码(ecc)信息、校正子检查信息)的通信协议(例如，dsf 协议)被禁用，并且错误控制配置被启用(例如，用于报告检测到的错误的指示的配置)。存储器装置可以基于用于向主机装置报告信息的通信协议被禁用并且错误控制配置被启用的确定，将检测到的错误的指示存储在模式寄存器处。主机装置可以从存储器装置的模式寄存器请求数据，并且存储器装置可以响应于轮询而输出是否检测到错误的指示。通过存取是否在存储器装置处检测到错误的指示，主机装置可以避免使用包含原本将超出主机装置所使用的技术能力的错误数量的数据，例如，使用secded技术的主机装置可以避免使用包含三个位错误的数据。
21.本公开的特征首先在存储器系统的上下文中加以描述。本文在支持协调错误校正的校正子匹配检查器和存储器子系统的上下文中进一步描述本公开的特征。参考涉及协调错误校正的设备图、系统图和流程图来进一步说明及描述本公开的这些和其它特征。虽然本公开大体上描述dram系统，但本文中所描述的技术可适用于实施错误控制或检测/校正技术的任何存储器系统。
22.图1示出根据本文公开的实例支持使用寄存器管理错误控制信息的系统100的实例。系统100可包含主机装置105、存储器装置110以及将主机装置105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置110，但所述一或多个存储器装置110的方面可在单个存储器装置(例如，存储器装置110)的上下文中描述。
23.系统100可包含如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它
系统的电子装置的部分。例如，系统100可说明计算机、膝上型计算机、平板计算机、智能手机、蜂窝电话、可穿戴装置、互联网连接装置、车辆控制器等的各方面。存储器装置110可以是可用于存储用于系统100的一或多个其它组件的数据的系统的组件。
24.系统100的至少部分可以是主机装置105的实例。主机装置105可以是使用存储器执行过程的装置内的处理器或其它电路系统的实例，例如在计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能手机、蜂窝式电话、可穿戴装置、因特网连接装置、车辆控制器、片上系统(soc)或某一其它固定或便携式电子装置以及其它实例内。在一些实例中，主机装置105可指实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可被称作主机或主机装置105。在一些实例中，主机装置105可以使用错误校正技术。主机装置105可从存储器装置110的寄存器请求数据(例如，轮询)。主机装置105可以存取关于是否在存储器装置110处检测到错误的指示，并避免使用包含原本将超出主机装置所使用的错误校正技术能力的错误数量的数据。
25.存储器装置110可以是可操作以提供可由系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可以是可配置的以与一或多个不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可用于支持以下中的一或多个：用以调制信号的调制方案、用于传送信号的各种引脚配置、用于主机装置105和存储器装置110的物理封装的各种形状因数、主机装置105与存储器装置110之间的时钟信令和同步、定时惯例，或其它因素。
26.存储器装置110可用于存储用于主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的从属型或相依型装置(例如，响应及执行由主机装置105通过外部存储器控制器120提供的命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多者。
27.主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(bios)组件130或例如一或多个外围组件或一或多个输入/输出控制器的其它组件中的一或多个。主机装置105的组件可使用总线135彼此耦合。
28.处理器125可以是可操作的以提供用于系统100的至少部分或主机装置105的至少部分的控制或其它功能性。处理器125可以是通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或这些组件的组合。在此类实例中，处理器125可以是中央处理单元(cpu)、图形处理单元(gpu)、通用gpu(gpgpu)或soc的实例，以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施或为所述处理器的一部分。
29.bios组件130可以是包含作为固件操作的bios的软件组件，其可初始化且运行系统100或主机装置105的各种硬件组件。bios组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。bios组件130可包含存储于只读存储器(rom)、快闪存储器或其它非易失性存储器中的一或多个中的程序或软件。
30.存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160(例如，存储器芯片)以支持用于数据存储的所要容量或指定容量。每个存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b、存储器裸片160-n)可以包含本地存储器控制器165(例如，本
地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-n)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b、存储器阵列170-n)。存储器阵列170可以是存储器单元的集合(例如，一或多个网格、一或多个存储体、一或多个平铺块、一或多个区段)，其中每个存储器单元可用于存储至少一位数据。包含两个或更多个存储器裸片160的存储器装置110可被称作多裸片存储器或多裸片封装，或者多芯片存储器或多芯片封装。
31.装置存储器控制器155可包含可用于控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使得存储器装置110能够执行各种操作的硬件、固件或指令，且可用于接收、传输或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可用于与外部存储器控制器120、一或多个存储器裸片160或处理器125中的一或多者通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。
32.本地存储器控制器165(例如，对于存储器裸片160来说是本地的)可包含可操作以控制存储器裸片160的操作的电路、逻辑或组件。在一些实例中，本地存储器控制器165可操作以与装置存储器控制器155通信(例如，接收或传输数据或命令或这两者)。在一些实例中，存储器装置110可不包含装置存储器控制器155，并且本地存储器控制器165或外部存储器控制器120可执行本文描述的各种功能。由此，本地存储器控制器165可操作以与装置存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器120或处理器125或其组合通信。装置存储器控制器155或本地存储器控制器165或这两者中可包含的组件的实例可包含用于(例如，从外部存储器控制器120)接收信号的接收器、用于传输信号(例如，到外部存储器控制器120)的传输器、用于解码或解调所接收信号的解码器、用于编码或调制待传输信号的编码器，或可操作用于支持所描述的装置存储器控制器155或本地存储器控制器165或这两者的操作的各种其它电路或控制器。
33.外部存储器控制器120可用于使得能够在系统100或主机装置105的组件(例如，处理器125)与存储器装置110之间传送信息、数据或命令中的一或多者。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，外部存储器控制器120或系统100的其它组件或主机装置105或本文中所描述的功能可由处理器125实施。例如，外部存储器控制器120可以是由处理器125或系统100的其它组件或主机装置105实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器120描绘为在存储器装置110外部，但在一些实例中，外部存储器控制器120或本文中所描述的功能可由存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)实施，反之亦可。
34.主机装置105的组件可使用一或多个信道115与存储器装置110交换信息。信道115可以是可操作的以支持外部存储器控制器120与存储器装置110之间的通信。每个信道115可以是在主机装置105与存储器装置之间运载信息的传输媒体的实例。每个信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。信号路径可以是可操作以运载信号的导电路径的实例。例如，信道115可包含第一端子，其包含在主机装置105处的一或多个引脚或衬垫以及在存储器装置110处的一或多个引脚或衬垫。引脚可以是系统100的装置的导电输入或输出点的实例，且引脚可以是可操作的以充当信道的部分。
35.信道115(和相关联的信号路径和端子)可专用于传送一或多种类型的信息。例如，信道115可以包含一或多个命令和地址(ca)信道186、一或多个时钟信号(ck)信道188、一或多个数据(dq)信道190、一或多个其它信道192，或其组合。在一些实例中，可使用单倍数据速率(sdr)信令或双倍数据速率(ddr)信令在信道115上传送信令。在sdr信令中，可针对(例如，在时钟信号的上升沿或下降沿上的)每个时钟周期登记信号的一个调制符号(例如，信号电平)。在ddr信令中，可针对(例如，在时钟信号的上升沿和下降沿两者上的)每个时钟周期登记信号的两个调制符号(例如，信号电平)。
36.存储器装置110可以支持内部(例如，裸片上)错误控制方案，所述方案被配置成检测并至少在一些情况下校正从存储器阵列170读取并传送到主机装置105的数据中的错误。此外，存储器装置110可向主机装置105指示存储器装置110处的错误控制方案是否已检测到与数据集相关联的错误(例如，通过存储所述指示使得主机装置105可稍后轮询存储器装置110以获取所述指示，或存储器装置110稍后可将所述指示包含在错误报告中)。例如，存储器装置110可以将指示存储在存储器装置的寄存器处。尽管图1一般示出dram系统，但本文参考图1描述的技术可适用于实施错误控制技术的任何存储器系统(例如，nand、feram、rram或其它存储器技术)。
37.图2示出根据本文公开的实例支持使用寄存器管理错误控制信息的存储器裸片200的实例。存储器裸片200可以是参考图1描述的存储器裸片160的实例。在一些实例中，存储器裸片200可以被称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个存储器单元205，其可各自可编程以存储不同逻辑状态(例如，一组两个或更多个可能的状态中的经编程的一个)。例如，存储器单元205可操作以一次存储一个信息位(例如，逻辑0或逻辑1)。在一些实例中，存储器单元205(例如，多层级存储器单元)可用于每次存储多于一位的信息(例如，逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，存储器单元205可布置成阵列，例如参考图1描述的存储器阵列170。
38.存储器单元205可以存储表示电容器中的可编程状态的电荷。dram架构可包含电容器，所述电容器包含电媒体材料以存储表示可编程状态的电荷。在其它存储器架构中，其它存储装置和组件也是可能的。例如，可使用非线性电媒体材料。存储器单元205可包含逻辑存储组件，例如电容器230和切换组件235。电容器230可以是电媒体电容器或铁电电容器的实例。电容器230的节点可与电压源240耦合，所述电压源可以是例如vpl的单元板参考电压，或者可以是例如vss的接地。
39.存储器裸片200可包含一或多个存取线(例如，一或多个字线210和一或多个数字线215)，其布置成图案，例如网格状图案。存取线可以是与存储器单元205耦合的导线，并且可以用于对存储器单元205执行存取操作。在一些实例中，字线210可以被称为行线。在一些实例中，数字线215可称作列线或位线。对存取线、行线、列线、字线、数字线或位线或其类似物的引用可在不影响理解或操作的情况下互换。存储器单元205可以定位在字线210与数字线215的相交处。
40.可通过激活或选择例如字线210或数字线215中的一或多个的存取线来对存储器单元205执行例如读取和写入的操作。通过偏置字线210和数字线215(例如，对字线210或数字线215施加电压)，可在其相交点处存取单个存储器单元205。在二维或三维配置中的字线210和数字线215的相交点可被称作存储器单元205的地址。
41.可以通过行解码器220或列解码器225来控制对存储器单元205的存取。例如，行解码器220可以从本地存储器控制器260接收行地址，并基于接收到的行地址来激活字线210。列解码器225可以从本地存储器控制器260接收列地址且可以基于所接收的列地址来激活数字线215。
42.选择或撤销选择存储器单元205可通过使用字线210激活或撤销激活开关组件235来实现。电容器230可使用开关组件235与数字线215耦合。例如，当开关组件235被撤销激活时电容器230可与数字线215隔离，且当开关组件235被激活时电容器230可与数字线215耦合。
43.感测组件245可操作以检测存储在存储器单元205的电容器230上的状态(例如电荷)且基于(例如使用)所存储状态确定存储器单元205的逻辑状态。感测组件245可包含一或多个感测放大器以放大或另外转换因存取存储器单元205生成的信号。感测组件245可将从存储器单元205检测到的信号与参考250(例如，参考电压)进行比较。检测到的存储器单元205的逻辑状态可作为感测组件245的输出提供(例如，到输入/输出255)，且可向包含存储器裸片200的存储器装置的另一组件指示检测到的逻辑状态。
44.感测组件245可包含各种晶体管或放大器，以检测和放大信号中的差异。存储器单元205的检测到的逻辑状态可以由i/o 255通过错误控制块265(例如，ecc块、错误控制电路系统或ecc电路系统)输出。错误控制块265可以对存储器单元205的检测到的逻辑状态执行错误校正操作，并经由i/o 255输出数据(例如，存储的数据或校正数据)。在一些其它情况下，存储器单元205的检测到的逻辑状态可以绕过错误控制块265，并经由i/o 255输出。在一些情况下，存储器单元205的检测到的逻辑状态可以同时输出到错误控制块265和i/o 255。此处，在错误控制块265对存储器单元205的检测到的逻辑状态执行错误校正操作的同时，i/o 255可以从存储器裸片200输出存储器单元205的检测到的逻辑状态。在一些情况下，感测组件245可以是另一组件(例如，列解码器225、行解码器220)的一部分。在一些情况下，感测组件245可与行解码器220或列解码器225电子连通。
45.错误控制块265可输出错误控制信息，所述信息可表示用于检测和/或校正在存储器裸片200处存储数据时引入的错误的信息。错误控制信息可包含例如ecc信息或奇偶校验位，其可指示相关联数据集中是否存在错误。另外或替代地，错误控制信息可包含校正子检查信息(例如，参考图3和4所描述)。校正子检查信息可以表示基于校正子集的比较在数据集和/或ecc信息中存在错误的概率或可能性。校正子可以表示错误检测或错误校正过程中的中间结果，并且可以由错误控制块265用于估计在数据集和/或ecc信息中是否发生了错误(例如，确定在数据集和/或ecc信息中发生错误的概率)。
46.本地存储器控制器260可以通过各种组件(例如，行解码器220、列解码器225、感测组件245和错误控制块265)控制存储器单元205的操作。本地存储器控制器260可以是参考图1描述的本地存储器控制器165的实例。在一些情况下，行解码器220、列解码器225、感测组件245和错误控制块265中的一或多者可以与本地存储器控制器260位于同一位置。本地存储器控制器260可被配置成从外部存储器控制器105(或参考图1描述的装置存储器控制器155)接收命令和/或数据、将命令和/或数据转换为可由存储器裸片200使用的信息、对存储器裸片200执行一或多个操作、以及响应于执行一或多个操作，将数据从存储器裸片200传送到外部存储器控制器105(或装置存储器控制器155)。本地存储器控制器260可生成行
和列地址信号以激活目标字线210和目标数字线215。本地存储器控制器260还可以生成和控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文所论述的施加电压或电流的振幅、形状或持续时间可经调整或变化，且针对在操作存储器裸片200中论述的各种操作可以是不同的。
47.在一些情况下，本地存储器控制器260可被配置成对存储器裸片200的一或多个存储器单元205执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可经编程以存储所需逻辑状态。在一些情况下，可以在单个写入操作期间对多个存储器单元205进行编程。本地存储器控制器260可以识别将执行写入操作的目标存储器单元205。本地存储器控制器260可以识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如，目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210和目标数字线215(例如，对字线210或数字线215施加电压)，以存取目标存储器单元205。本地存储器控制器260可在写入操作期间对数字线215施加特定信号(例如，电压)以在存储器单元205的电容器230中存储特定状态(例如，电荷)，所述特定状态(例如，电荷)可指示所需逻辑状态。
48.在写入操作期间，错误控制块265或本地存储器控制器260可以生成错误检测或校正信息。例如，错误控制块265可以从主机装置接收数据作为写入操作的一部分。错误控制块265可以确定或生成与数据相关联的错误检测或校正信息。在一些情况下，错误控制块265可包含错误检测逻辑，或者可以使错误检测逻辑(未示出)执行本文描述的错误检测操作。作为写入操作的一部分，错误控制块265可使数据和错误检测或校正信息存储在一或多个存储器单元205中。由错误控制块265生成的错误检测或校正信息的类型可以对应于由错误控制块265执行的错误检测操作的类型。例如，如果错误控制块265执行sec或secded错误检测操作，则作为写入操作的一部分，错误控制块265可以生成sec或secded码字。sec或secded码字可对应于错误控制块265在分别执行sec或secded错误检测操作时用于检测和/或校正数据内的错误的错误检测信息。替代地，如果错误控制块265基于奇偶校验位执行错误检测操作，则作为写入操作的一部分，错误控制块265可以生成奇偶校验位。
49.本地存储器控制器260可通过各种组件(例如，行解码器220、列解码器225、感测组件245)控制存储器单元205的存取。本地存储器控制器260可以是参考图1描述的本地存储器控制器165的实例。在一些实例中，行解码器220、列解码器225和感测组件245中的一或多者可以与本地存储器控制器260处于相同位置。本地存储器控制器260可操作以从一或多个不同存储器控制器(例如，与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多者，将命令或数据(或这两者)转译为可由存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，且基于执行所述一或多个操作将数据从存储器裸片200传送到主机装置105。本地存储器控制器260可生成行信号和列地址信号以激活目标字线210和目标数字线215。本地存储器控制器260还可以生成和控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文所论述的施加电压或电流的振幅、形状或持续时间可变化且针对在操作存储器裸片200中论述的各种操作可以是不同的。
50.本地存储器控制器260可操作以对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或
激活操作等。在一些实例中，存取操作可由本地存储器控制器260响应于各种存取命令(例如，来自主机装置105)来执行或以其它方式进行协调。本地存储器控制器260可操作以执行此处未列出的其它存取操作或与存储器裸片200的操作有关的不与存取存储器单元205直接相关的其它操作。
51.在读取操作期间，错误控制块265可以从存储器单元阵列205中检索数据和相关联错误检测或校正信息。错误控制块265可以基于数据和错误检测或校正信息执行错误校正操作。在存储器装置处执行错误校正操作(例如，通过错误控制块265或本地存储器控制器260)可以提高存储器装置的可靠性。错误控制块265可被配置成执行单一类型的错误检测操作(例如，sec或secded错误检测操作、基于奇偶校验位的错误检测操作)，或者可被配置成执行错误检测操作的组合(例如，基于奇偶校验位的错误检测操作和sec或secded错误检测操作)。
52.在一些存储器架构中，存取存储器单元205可能使存储在存储器单元205中的逻辑状态降级或毁坏。例如，在dram架构中执行的读取操作可以使目标存储器单元的电容器部分或完全放电。本地存储器控制器260可以执行重写操作或刷新操作以将存储器单元恢复到其最初逻辑状态。本地存储器控制器260可以在读取操作之后将逻辑状态重写到目标存储器单元。在一些情况下，重写操作可被视为读取操作的部分。另外，激活单个存取线(例如，字线210)可干扰存储在与所述存取线电子连通的一些存储器单元中的状态。因此，可对可能尚未存取的一或多个存储器单元进行重写操作或刷新操作。
53.存储器裸片200可以支持内部(例如，裸片上)错误控制方案，所述方案被配置成检测并至少在一些情况下校正从存储器阵列170读取的数据中的错误，如参考图1所描述。在一些情况下，错误控制方案可以由错误控制块265或某个其它裸片上错误控制组件(例如，由错误控制电路系统或ecc组件实施)来实施。此外，存储器裸片200可向主机装置指示存储器裸片200处的错误控制方案是否已检测到与数据集相关联的错误(例如，通过存储所述指示，使得主机装置可轮询存储器裸片200以获取所述指示，或者使得存储器裸片200可以在错误报告中包含所述指示)。例如，存储器裸片200可将指示存储在存储器装置的寄存器处。尽管图2一般示出dram系统，但本文参考图2描述的技术可适用于实施错误控制技术的任何存储器系统。
54.图3示出根据本文公开的实例支持使用寄存器管理错误控制信息的错误控制电路系统300的实例。错误控制电路系统300可包含在存储器装置中，并且可被配置成确定和指示裸片上错误控制组件(例如，匹配电路315)是否检测到与存储在存储器阵列中并由主机装置请求的数据相关联的错误(例如，数据中的错误，或者与数据相关的奇偶校验位中的错误)。
55.错误控制电路系统300可被配置成检测存储在存储器单元中的数据中的错误。在一些情况下，错误控制电路系统300(例如，或存储器装置的另一组件)也可被配置成通过翻转已被识别为损坏的数据位来校正数据中的错误，例如，将损坏的数据位从“1”更改为“0”，或反之亦然。在一些情况下，错误控制电路系统300可被配置成检测所请求数据中的sbe并校正所请求数据的sbe，例如，错误控制电路系统300可被配置成使用sec技术。在一些其它情况下，错误控制电路系统300可被配置成检测dbe并校正所请求数据中的sbe，例如，错误控制电路系统300可被配置成使用secded技术。
56.在其它情况下，错误控制电路系统300可被配置成检测三位错误(tbe)。本文描述的实例仅是说明性的，并且错误控制电路系统300可被配置成检测多达任何第一数量的错误并校正多达任何第二数量的错误(其可以与第一数量不同或相同)。错误控制电路系统300可以进一步被配置成例如在对数据执行一或多个错误校正技术之后向外部装置(例如，主机装置)提供更改的数据。本文描述的技术可应用于被配置成检测和/或校正任何数量的错误的ecc方案，并且本文使用的任何特定数量纯粹是为了说明并且是非限制性的。
57.错误控制电路系统300可包含存储校正子电路305、存取校正子电路310和匹配电路315。与错误控制电路系统300被配置成实施sec方案时相比，当错误控制电路系统300被配置成检测dbe时，存储校正子电路305、存取校正子电路310和匹配电路315可各自配置成输出额外校正子位。
58.存储校正子电路305可被配置成在将数据存储在存储器阵列内之前为数据生成一或多个校正子(例如，ecc)。在一些情况下，存储校正子电路305生成的校正子可被称为“存储的ecc”、“存储的校正子”或存储的“码字”。存取校正子电路310可被配置成在从存储器阵列读取数据后(例如，当外部装置请求存储在存储器阵列中的数据时)生成一或多个其它校正子(例如，另一ecc)。由存取校正子电路310生成的校正子可被称为“计算所得的ecc”、“计算所得的校正子”或“计算所得的码字”。在一些情况下，存取校正子电路310可以使用与存储校正子电路305相同的算法来生成计算所得的校正子。
59.匹配电路315可被配置成比较存储的校正子和计算所得的校正子。在一些情况下，匹配电路315可以通过对存储的和计算所得的校正子的对应位执行异或(xor)运算来比较存储的和计算所得的校正子。如果存储的和计算所得的校正子的每一位相同，例如如果存储的和计算所得的校正子匹配，则匹配电路315可以输出所有零。否则，如果存储的和计算所得的校正子不匹配，则匹配电路315可以输出一或多个非零值(例如，可以为每个不匹配的校正子值或ecc值输出相应非零值)。
60.在一些情况下，匹配电路315还可被配置成基于存储的校正子和计算所得的校正子的比较，输出一组数据或相关联的所存储校正子中损坏位的位置。例如，当匹配电路315输出非零值时，匹配电路的每个输出可用于表示存储的码字中被存储器装置识别为已损坏的相应位的位置，例如，匹配电路315的输出可表示多达256个不同的位位置。错误匹配电路315可被配置成指示匹配电路315是否检测到从存储器阵列请求的数据中的错误或以其它方式与所述数据相关联的错误。
61.在一些情况下，如果匹配电路315的输出包含所有零值，则匹配电路315可以输出指示匹配(或“匹配信号”)的第一信号(例如，虚拟接地电压)。并且如果匹配电路315的输出包含一或多个非零值，则匹配电路315可以输出指示失配(或“失配信号”)的第二信号(例如，电源电压)。
62.在一些情况下，当匹配电路315输出指示匹配的所有零值(可由虚拟接地电源电压表示)时，匹配电路315输出布尔“假”。并且如果匹配电路的输出包含至少一个非零值，则匹配电路315输出布尔“真”，从而指示失配。
63.在其它情况下，如果匹配电路315的输出包含所有零值或低于某个阈值量的非零值(例如，包含单个非零值)，则匹配电路315输出“假”，从而指示匹配或基本上匹配。在一些情况下，一个或低于阈值量的一些其它数量的非零值可指示在校正子位中而不是在存储的
数据中发生了错误。并且如果匹配电路315的输出包含满足阈值的数量的非零值(例如，两个或更多个)，则匹配电路315输出为“真”，从而指示失配。在一些情况下，错误控制电路系统300可以在识别匹配电路315输出了一个非零值之后用计算所得的校正子重写存储的校正子，并且相应数据可以被传输到请求数据的装置。
64.匹配电路315的输出可以通过存储器错误线325用信号发送。在一些情况下，匹配电路315的输出通过存储器错误线325作为“存储器校正子标志”用信号发送。在一些情况下，存储器错误线325可以将匹配电路的输出作为存储器校正子标志传输到一或多个外部装置可存取的寄存器(例如，模式寄存器)。匹配电路的输出可存储在寄存器处，并在外部装置(例如，主机装置)请求(例如，轮询)时存取。例如，存储器装置可以从主机装置接收用于读取存储在寄存器处的信息的命令(例如寄存器读取命令)。存储器装置可以基于命令输出存储在寄存器处的信息(例如，至少一些信息)。在其它情况下，存储在寄存器处的数据可以在一些错误报告程序期间提供给外部装置。
65.在一些实例中，当错误控制电路系统300支持的错误控制方案被包含比所述错误控制方案能够检测或校正的最大数量更多的位错误的数据所压倒时，错误控制电路系统300可能不适当地混叠(例如，翻转或以其它方式改变)具有正确值的位，或以其它方式在从存储器阵列读取的一组数据中引入错误或无法校正错误。例如，当错误控制电路系统300配置有sec方案时，错误控制电路系统300可以检测实际上包含两个或更多位错误的所请求数据中的sbe。在这种情况下，错误控制电路系统300可能会不成功地尝试通过在匹配电路315指示的位位置翻转所请求数据中的未损坏位来校正检测到的错误，例如，将两位错误转换为三位错误(可被称为“混叠”)。在一些情况下，错误控制电路系统300可以向请求数据的外部装置(例如，主机装置)提供更改后的数据。
66.当错误控制电路系统300引起从装置请求的数据的混叠时，可能阻止外部装置(例如，主机装置)检测到所请求数据中的错误，这些错误原本可由外部装置检测到，例如，应该已检测到所请求数据中的dbe的使用secded方案的外部装置可能无法可靠地检测到由错误控制电路系统300引起的所请求数据中的tbe。通过识别和指示错误控制电路系统300检测到并尝试校正(例如，由寄存器中的存储器装置指示和存储的)错误，外部装置可以确定存储器装置是否检测到错误、是否尝试校正错误，或以其它方式是否由于错误控制电路系统300的尝试校正而出现了混叠，如本文中且关于图4更详细讨论的。
67.图4示出根据本文公开的实例支持使用寄存器管理错误控制信息的存储器系统400的实例。存储器系统400可包含存储器装置405和主机装置425。存储器装置405可被配置成存储数据，例如，存储器装置405可被配置成存储主机装置425的应用程序或其它数据。存储器装置405可包含数据总线450、电路系统460、错误控制电路系统415、寄存器410和寄存器420。错误控制电路系统415可以与参考图3描述的错误控制电路系统300类似或相同地配置，例如，在将所请求数据递送到主机装置425之前检测和/或校正从主机装置425请求的数据中的错误。错误控制电路系统415可被配置成在寄存器410处存储在所请求数据和/或与所请求数据相关联的地址中是否检测到错误的指示。
68.存储器装置405的寄存器(例如，寄存器410和寄存器420)可各自包含多个位，每个位对应于数据或信息可存储在相应寄存器内的位置。例如，存储器装置405可以在寄存器410和寄存器420的各种位置存储位值，其中每个位置可以与相应类型的信息(例如，配置信
息、错误控制信息、错误报告信息)相关联。存储器装置405可将值(例如，二进制值)存储在寄存器410和420中，其可指示或表示与寄存器中的对应位置相关联的信息。例如，存储器装置405可以在寄存器420的第一位(例如，第一位置)中存储指示通信协议是被启用还是被禁用的值，并且可以在寄存器420的第二位(例如，第二位置)中存储指示错误控制配置是被启用还是被禁用的值。类似地，存储器装置405可以在寄存器410的第一位(例如，第一位置)中存储指示错误控制信息(例如，基于校正子检查操作的结果，指示存储器装置405是否检测和/或校正了一组数据中的错误)的值。
69.存储器装置405可配置寄存器410以在从一组模式中选择的模式(例如，配置)下操作。例如，存储器装置405可配置寄存器410以在第一模式(例如，校正子检查模式寄存器读取(mrr)模式，其可被称为s-check
mrr
)或第二模式(例如，主错误日志模式)下操作。存储器装置405可以基于通信协议(例如，用于指示存储器装置405与主机装置425之间的错误控制信息的通信协议)和错误控制配置(例如，校正子检查配置)配置寄存器410以在这些模式(例如，其它模式之中的)一个模式下操作。
70.通信协议可指定存储器装置405是否被配置成向主机装置425传输错误控制信息(例如，与错误控制操作相关联的校正子检查信息)(例如，在确定错误控制信息时直接传输)。如果启用了通信协议，则错误控制电路系统415可以向主机装置425传输错误控制信息，例如校正子检查信息或结果。例如，错误控制电路系统415可以经由数据总线450或经由任何其它通信方法或信道(例如，经由电路系统460和电路系统455)向主机装置425传输错误控制信息。
71.在其它实例中，通信协议可被禁用，并且错误控制电路系统415可向主机装置425传输错误控制信息(例如，校正子检查信息)(例如，可以不直接或立即传输错误控制信息)。例如，错误控制电路系统415可将指示错误控制信息的值存储在寄存器410中。主机装置425可配置存储器装置405以例如在主机装置425和存储器装置405的启动或配置程序期间根据通信协议操作或不根据协议操作。存储器装置405可以基于主机装置425指示的配置在寄存器420中存储指示通信协议是被启用还是被禁用(例如，在寄存器420的第一位中)的值。
72.错误控制配置可指定用于检测和/或校正错误的方法。例如，错误控制配置可以是校正子检查配置、错误日志配置、奇偶校验配置或一些其它错误控制配置。错误控制配置(例如，校正子检查配置)的实例可由如参考图3描述的错误控制电路系统300实施。主机装置425可配置存储器装置405以例如在主机装置425和存储器装置405的启动或配置程序期间根据错误控制配置操作，或不根据错误控制配置操作。存储器装置405可在寄存器420中存储指示错误控制配置是被启用还是被禁用(例如，在寄存器420的第二位中)的值。当错误控制配置被启用时，存储器装置405可执行与错误控制配置相关联或由错误控制配置指示的一或多个错误控制程序(例如，可执行如参考图3描述的校正子检查)。当错误控制配置被禁用时，存储器装置405可以避免执行一或多个错误控制程序(例如，校正子检查)。
73.存储器装置405可基于存储在寄存器420中的值配置寄存器410以在第一模式(例如，校正子检查mrr模式)或第二模式(例如，主错误日志模式)下操作。第一模式可表示用于在寄存器410中存储错误控制信息(例如，校正子检查信息)的模式。第二模式可表示用于向主机装置425传输错误控制信息(例如，校正子检查信息)的模式。在一些实例中，用于向主机装置425传输错误控制信息的通信协议可被禁用，并且错误控制配置(例如，校正子检查)
可被启用。因此，存储器装置405(例如，电路系统460)可基于寄存器420中指示通信协议(例如，用于向主机装置425传输错误控制信息)被禁用并且错误控制配置(例如，校正子检查)被启用的值，配置寄存器410以在校正子检查mrr模式(例如，s-check
mrr
模式或第一模式)下操作。在一些实例中，电路系统460可基于存储在寄存器420中的值来确定通信协议是否被禁用以及错误控制配置(例如，校正子检查)是否被启用。电路系统460可基于存储在寄存器420中的值来配置寄存器410以在第一模式(例如，校正子检查mrr模式)或第二模式(例如，主错误日志模式)下操作。如本文所描述，电路系统460可以表示例如通信和控制电路系统等存储器装置405内的电路系统的任何组合。
74.存储器装置405可另外根据一或多个操作模式操作，例如，基于一或多个操作模式是被启用还是被禁用(例如，在例如启动或配置程序期间由主机装置425)来操作。在一些情况下，存储器装置405可根据第一操作模式(例如，主错误日志模式)操作。在主错误日志模式下，存储器装置405可以在错误日志中记录一或多个错误。一或多个错误可能与存储器装置405的一或多个组件的操作相关联。存储器装置405可另外或替代地根据第二操作模式操作，所述第二操作模式可包含由存储器装置405指示存储器装置405的一或多个数据引脚是否正在传送有效数据。
75.存储器装置405可进一步基于存储器装置405的第一操作模式和/或第二操作模式是被启用还是被禁用来配置寄存器410以在第一模式或第二模式下操作。例如，存储器装置405可以基于确定存储器装置405的第一和第二操作模式都被禁用而配置寄存器410以在校正子检查mrr模式下操作。在一些实例中，电路系统460可以确定一或多个操作模式是被启用还是被禁用。例如，电路系统460可以确定第一操作模式和第二操作模式是被启用还是被禁用。
76.在一些实例中，存储器装置405可在寄存器410内的位或位置处存储由错误控制电路系统415执行的错误控制操作的输出的指示。例如，错误控制电路系统415可执行一或多个校正子检查操作(例如，如参考图3描述)，并且可将一或多个校正子检查操作的结果或一或多个校正子检查操作的输出的指示储存在寄存器410内的位或位置处(例如，当在校正子检查mrr模式或第一模式下操作时)。寄存器410内的位或位置可存储对应于校正子检查操作结果的值。例如，错误控制电路系统415可以将输出信号传递到寄存器410，并且寄存器410可以使用位或位置存储输出信号的指示。输出信号可以是如参考图3描述的存储器校正子标志(例如，错误是否被存储器装置405校正的指示)。例如，如果存储器装置405没有校正错误(例如，如果校正子检查操作指示校正子匹配)，则位或位置可以存储值
‘0’
，并且如果存储器装置405校正了至少一个错误(例如，如果校正子检测操作指示校正子不匹配)，则位或位置可以存储值
‘1’
。
77.如本文所描述，寄存器410可根据从一组模式中选择的模式操作。例如，寄存器410可根据第一模式(例如，校正子检查mrr模式)或第二模式(例如，主错误日志模式)操作。在主错误日志模式中，存储器装置405可指示与存储器装置405的一或多个组件的操作相关联的一或多个错误记录在错误日志中。例如，当在主错误日志模式下操作时，寄存器410可在寄存器410的一或多个位处存储对应于错误日志的一或多个值，如表1a和1b所示。表1a和1b可对应于寄存器410的不同模式的实例，以及可对应于不同模式的寄存器410的位或位置的相应值。
78.模式位[7]位[6]位[5]位[4]主错误日志熔断器负载非预期测试模式mbist温度传感器s-check
mrr
熔断器负载非预期测试模式mbist温度传感器
[0079]
表1a
[0080]
模式位[3]位[2]位[1]位[0]主错误日志寄存器位[7]健康监测ca奇偶校验主错误日志s-check
mrr
寄存器位[7]健康监测ca奇偶校验校正子检查
[0081]
表1b
[0082]
如表1a和1b所示，寄存器410可根据第一或第二模式操作，例如校正子检查mrr模式(例如，s-check
mrr
)或主错误日志模式。寄存器410的每一位(例如，位0到7)可以存储与错误控制相关的信息，并且可以基于寄存器410的对应模式。例如，第一位(例如，位[0])可以存储对应于错误控制操作的值。在s-check
mrr
模式下操作时，位[0]可存储校正子标志，所述标志可指示校正子检查操作的结果，并且可供外部装置存取。在一些实例中，错误控制电路系统415的输出可存储在寄存器410的位[0]中，并在外部装置(例如，主机装置425)请求(例如，轮询)时存取。在主错误日志模式下操作时，位[0]可存储与一或多个错误日志相关联的信息。
[0083]
寄存器410的位[1]到位[7]可以例如当在主错误日志模式下操作时存储对应于错误信息的额外值。例如，位[1]到位[7]可以各自存储与在存储器装置405的操作期间检测到的定义错误的检测相对应的相应二进制值。二进制值
‘1’
可以表示对于相关联错误已经发生错误条件，而二进制值
‘0’
可以表示尚未发生错误条件。例如，存储器装置405可使用位[1]至位[7]来指示是否已经在ca奇偶校验中、在健康监测信息中、经由温度传感器、在熔断器负载中、在另一寄存器的位置或位(例如，位[7])中检测到错误，或者是否已检测到非预期测试模式，以及其它实例。
[0084]
数据总线450可被配置成将存储在存储器装置405中的数据传递到(例如，主机装置425的)错误控制电路系统430。在一些情况下，数据总线450可以在从主机装置425接收到对数据的请求(例如，读取命令)之后递送数据。在一些实例中，数据总线450可以在错误控制电路系统415处理所请求数据之后，例如，在校正子匹配检查器执行检测和校正所请求数据中的错误的过程之后，递送所请求数据。在一些实例中，寄存器410可以存储校正子检查标志的指示，所述指示例如通过指示校正子和/或与所请求数据相关联的地址中的匹配或不匹配来指示错误控制电路系统415是否检测到或校正了主机装置425请求的数据中的错误。主机装置425可从存储器装置405请求校正子检查标志的指示。例如，主机装置425的电路系统455可将请求传输到存储器装置405的电路系统460(例如，寄存器读取命令)。响应于所述请求(例如，寄存器读取命令)，电路系统460可以从寄存器410存取校正子检查标志的指示，并将所述指示传输到电路系统455。在一些情况下，指示可包含一或多个位。包含在指示中的位可以指示第一组校正子中的每一个匹配第二组校正子的对应校正子，或者在不同组校正子之间检测到不匹配。
[0085]
在一些情况下，存储器装置405(例如，电路系统460)可以基于从主机装置425接收到寄存器读取命令而重置存储在寄存器410处的信息。另外或替代地，存储器装置405(例如，电路系统460)可基于从主机装置425接收到指示存储器装置405重置寄存器410的命令
(例如，重置命令)而重置存储在寄存器410处的信息。重置存储在寄存器410处的信息可包含将寄存器的值设置为相应默认值(例如，值
‘0’
)。例如，存储器装置405(例如，电路系统405)可以将校正子检查标志的指示设置为指示不同校正子匹配的默认值。
[0086]
主机装置425可被配置成存取存储在存储器装置405中的数据以支持应用的功能。错误控制电路系统430可被配置成检测从存储器装置405接收的数据中的错误，例如，在通过数据总线450接收的数据中的错误，并指示是否在通过信道错误线435接收的数据中检测到错误。错误控制电路系统430还可被配置成校正接收到的数据中检测到的错误。在一些情况下，错误控制电路系统430可以与参考图3描述的错误控制电路系统300类似地配置，以及其它实例。例如，错误控制电路系统430可以支持主机装置425的在线ecc。在一些情况下，错误控制电路系统430可包含初始校正子电路，其在主机装置425将应用数据和初始ecc写入存储器装置405之前计算应用数据的初始ecc(例如，作为单个数据突发的一部分，其可替代地称为数据分组、数据包或数据码字)。
[0087]
在一些情况下，错误控制电路系统430还可包含存取校正子电路，其在从存储器装置405接收数据之后计算应用数据的计算所得的ecc(例如，通过解析对应于先前写入数据突发的接收到的数据突发，针对先前由主机装置425计算(生成)的第一子组(有效载荷的初始ecc)，获得对应于先前写入应用数据(有效载荷)的第一子组数据突发和对应于奇偶校验信息的第二子组数据突发)。另外或替代地，错误控制电路系统430可包含匹配电路，用于比较初始ecc和计算所得的ecc以确定接收到的数据中存在错误；以及错误指示电路，用于指示接收到的数据中是否存在错误。在一些情况下，错误控制电路系统430中包含的错误校正/检测电路可被配置成检测dbe并校正接收到的数据中的单个错误(例如，错误控制电路系统430可使用secded技术)，并且所存储校正子电路、存取校正子电路和匹配电路中的每一个可被配置成输出额外校正子位。
[0088]
信道错误线435可被配置成将错误控制电路系统430生成的输出信号传递到逻辑组件440。在一些实例中，信道错误线435可传递“信道校正子标志”，所述标志指示错误控制电路系统430是否在从存储器装置405请求的数据的接收版本中检测到错误。在一些情况下，信道错误线435是导电迹线。在其它情况下，信道错误线435是无线链路。类似地，逻辑组件440可以与电路系统455耦合，所述电路系统可以支持从电路系统455到逻辑组件440的“存储器校正子标志”(例如，由电路系统455从存储器装置405接收，基于寄存器读取)的通信。
[0089]
逻辑组件440可被配置成确定错误控制电路系统430或错误控制电路系统415中的一者或两者是否检测到处理后的一组数据中的错误。在一些情况下，如果存储器校正子标志(例如，由错误控制电路系统415输出或从寄存器410检索)和信道校正子标志(例如，由错误控制电路系统430输出)指示检测到错误，则逻辑组件440输出多位错误(mbe)标志。例如，当存储器校正子标志指示失配且信道校正子标志指示失配时，逻辑组件440可以输出指示已经发生mbe的mbe标志。
[0090]
数据错误线445可被配置成传递由逻辑组件440生成的输出信号。在一些实例中，逻辑组件440可以输出mbe标志，所述标志指示存储在存储器装置405中的所请求数据包含多个损坏位。例如，主机装置425的一或多个其它组件可以例如使用数据错误线445上的输出来确定是否使用、校正或丢弃从存储器装置接收的数据。例如，如果发生了可校正mbe，则
主机装置425可以校正所述mbe。在其它实例中，如果发生了不可校正mbe(例如，tbe或更高)，则主机装置425可以确定丢弃数据。在一些其它实例中，如果没有发生错误，或者如果主机装置425确定检测到或校正了错误，则主机装置425可以使用数据。
[0091]
主机装置425可以使用错误控制电路系统415、寄存器410、错误控制电路系统430和逻辑组件440的输出来检测接收到的数据中的错误(包含mbe)，如表2所示。表2可以对应于存储器装置405使用sec技术而主机装置425使用secded技术的实例，尽管在不脱离本公开的范围的情况下，存储器装置405和主机装置425都可以使用其它错误控制技术(例如，主机装置425可以使用双错误校正(dec)、三错误检测(ted)、三错误校正(tec))。
[0092][0093]
表2
[0094]
在一些实例中，如表2所示，所请求数据(例如，在存储器装置405处的ecc之前)可包含sbe、不具有混叠的dbe、具有混叠的dbe、mbe或无错误。如果所请求数据不包含错误，则主机装置425可以检测接收到的数据中无错误。如果所请求数据包含sbe，则主机装置425可以检测sbe已由存储器装置405校正(例如，基于从存储器装置的寄存器410接收的“存储器校正子标志”)。如果所请求数据包含不具有混叠的dbe，则主机装置425可以检测接收到的数据中的dbe(例如，基于“存储器校正子标志”)。如果所请求数据包含具有混叠的dbe，则主机装置425可以检测接收到的数据中的mbe(例如，基于“存储器校正子标志”)，并且可以不将检测到的错误视为sbe。如果所请求数据包含mbe，则主机装置425可以检测接收到的数据中的mbe，并且可以不将mbe视为sbe。例如，主机装置425可以检测否则可能无法检测到的更高阶错误(例如，dbe和mbe)，这是因为存储器装置405可指示是否在存储器装置405处检测到或校正了错误(例如使用错误控制电路系统415)。在一些实例中，当检测到dbe或mbe时，主机装置425可以确定不使用与错误相关联的数据。
[0095]
主机装置425还可以使用寄存器410、错误控制电路系统430和逻辑组件440的输出以管理从存储器接收的数据的处理。在一些实例中，在从寄存器410接收到在所请求数据中未检测到错误的指示之后，主机装置425可以放弃执行接收到的数据的错误检测程序。例如，如果错误控制电路系统415使用sec方案和/或链路保护(例如，循环冗余校验(crc)或链路ecc)正在运行以通过存储器信道传输数据，并且错误控制电路系统430使用secded方案，则主机装置425可以在一些情况下避免执行ecc，如表3中所描绘。
[0096][0097]
表3
[0098]
在一些情况下(例如，如果主机装置425使用校正子匹配检查器)，如果存储器校正子标志指示已校正定义类型的错误(例如，sbe)，则主机装置425进一步避免执行ecc计算。
[0099]
在一些实例中，如表3所示，所请求数据(例如，在存储器装置405处的ecc之前)可包含sbe、不具有混叠的dbe、具有混叠的dbe、mbe或无错误。如果所请求数据不包含错误或sbe(例如，如“存储器校正子标志”所指示)，则主机装置425可以不计算ecc。如果所请求数据包含不具有混叠的dbe(例如，如“存储器校正子标志”和“主机校正子标志”一起所指示)，则主机装置425可以计算ecc并检测接收到的数据中的dbe。如果所请求数据包含具有混叠的dbe(例如，如“存储器校正子标志”和“主机校正子标志”一起所指示)，则主机装置425可以计算ecc并检测接收到的数据中的mbe。如果所请求数据包含mbe，则主机装置425可以检测接收到的数据中的mbe(例如，如“存储器校正子标志”和“主机校正子标志”一起所指示)。基于“存储器校正子标志”的指示，主机装置425可以检测否则可能无法检测到的更高阶错误(例如，dbe和mbe)，并放弃执行其它错误检测程序(例如，不必要的程序)。在一些实例中，当检测到dbe或mbe时，主机装置425可以确定不使用与错误相关联的数据。
[0100]
在另一实例中，如果错误控制电路系统415使用secded方案和/或链路保护(例如，crc或链路ecc)正在运行以通过存储器信道传输数据，并且错误控制电路系统430使用secded方案，则主机装置425可以在一些情况下避免执行ecc，如表4中所描绘。
[0101][0102]
表4
[0103]
在一些情况下，如果存储器校正子标志指示已校正定义类型的错误(例如，sbe)，则主机装置425进一步避免执行ecc计算。
[0104]
在一些实例中，如表4所示，所请求数据(例如，在存储器装置405的ecc之前)可包含sbe、dbe、mbe或无错误。如果所请求数据不包含错误或sbe(例如，如“存储器校正子标志”所指示)，则主机装置425可以不计算ecc。如果所请求数据包含dbe(例如，如“存储器校正子标志”和“主机校正子标志”一起所指示)，则主机装置425可以计算ecc并检测接收到的数据中的dbe。如果所请求数据包含mbe(例如，如“存储器校正子标志”和“主机校正子标志”一起
所指示)，则主机装置425可以检测接收到的数据中的mbe。基于来自存储器装置405的校正子标志的指示，主机装置425可以检测否则可能无法检测到的更高阶错误(例如，dbe和mbe)，并放弃执行其它错误检测程序(例如，不必要的程序)。在一些实例中，当检测到dbe或mbe时，主机装置425可以确定不使用与错误相关联的数据。
[0105]
主机装置425还可以使用寄存器410、错误控制电路系统430和逻辑组件440的输出来管理存储器中的数据存储。在一些实例中，在识别存储在存储器装置405中的数据包含多位错误之后，主机装置425可以将与所述数据相关联的存储器地址列入黑名单。也就是说，主机装置425可以向存储器装置405指示主机装置425的应用数据不存储在存储器装置405的存储器阵列中的在黑名单上的存储器地址处。
[0106]
另外或替代地，主机装置425或存储器装置405可以使用信息来执行存储器装置405中的存储器阵列的“智能清理”，涉及定期读取存储器阵列的内容、对存储器阵列的内容执行错误校正以及用正确版本的数据重写被识别为损坏的数据的错误校正技术可以被称为“清理”。也就是说，主机装置425可以触发存储器装置405清理或者存储器装置405自己可以清理(例如，仅)位于存储器地址处已被存储器装置405识别和/或指示为损坏的数据。在相关时间段期间(例如，在装置的整个操作历史上，或者在最后一次清理程序之后)，清理程序可以跳过(例如，忽略)与所识别的错误无关的页面或其它存储器单元集。
[0107]
在一些实例中，主机装置425可不包含错误控制电路系统430，例如，主机装置425可不生成主机校正子标志。在这种情况下，主机装置425可使用寄存器410的输出来检测或帮助检测接收到的数据中的错误。
[0108]
例如，如果错误控制电路系统415使用sec方案和/或链路保护(例如，crc或链路ecc)正在运行以通过存储器信道传输数据，并且主机装置425不包含错误控制电路系统430，则主机装置425可以在一些情况下避免执行ecc，如表5中所描绘。
[0109][0110]
表5
[0111]
在一些实例中，如表5所示，所请求数据(例如，在存储器装置405的ecc之前)可包含sbe、不具有混叠的dbe、具有混叠的dbe、mbe或无错误。如果所请求数据不包含错误，则主机装置425可以不计算ecc。如果所请求数据包含sbe，则主机装置425可以计算ecc并且可以不检测错误。如果所请求数据包含不具有混叠的dbe，则主机装置425可以计算ecc并检测接收到的数据中的dbe。如果所请求数据包含具有混叠的dbe，则主机装置425可以计算ecc并检测接收到的数据中的sbe。如果所请求数据包含mbe，则主机装置425可以计算ecc并且可以将比值视为sbe。主机装置425可以检测否则可能无法检测到的更高阶错误(例如，dbe和mbe)。在一些实例中，当检测到错误时，主机装置425可以确定不使用与错误相关联的数据。
[0112]
在另一实例中，如果错误控制电路系统415使用secded方案和/或链路保护(例如，
crc或链路ecc)正在运行以通过存储器信道传输数据，并且主机装置425不包含错误控制电路系统430，则主机装置425在一些情况下可以避免执行ecc，如表6中所描绘。
[0113][0114]
表6
[0115]
在一些实例中，如表6所示，所请求数据(例如，在存储器装置405的ecc之前)可包含sbe、dbe、mbe或无错误。如果所请求数据不包含错误，则主机装置425可以不计算ecc。如果所请求数据包含sbe，则主机装置425可以计算ecc并且可以不检测错误。如果所请求数据包含dbe，则主机装置425可以计算ecc并检测接收到的数据中的dbe。如果所请求数据包含mbe，则主机装置425可以计算ecc并且可以将比值视为sbe。主机装置425可以检测否则可能无法检测到的更高阶错误(例如，dbe和mbe)。在一些实例中，当检测到错误时，主机装置425可以确定不使用与错误相关联的数据。
[0116]
图5示出根据本文公开的实例支持使用寄存器管理错误控制信息的存储器装置520的框图500。存储器装置520可以是参考图1到4描述的存储器装置的方面的实例。存储器装置520或其各种组件可以是本文描述的用于执行使用寄存器管理错误控制信息的各个方面的装置的实例。例如，存储器装置520可包含错误控制组件525、校正子匹配组件530、寄存器存取组件535、装置配置组件540、寄存器配置组件545、寄存器读取组件550或其任何组合。这些组件中的每一者可直接或间接地(例如经由一或多个总线)彼此通信。
[0117]
错误控制组件525可被配置成或以其它方式支持用于以下项的装置：在存储器装置处，基于接收用于存储于存储器装置处的数据而生成第一组多个校正子，所述第一组多个校正子与接收到的数据的错误控制操作相关联，所述第一组中的每个校正子包含错误校正或错误检测校正子位。在一些实例中，错误控制组件525可被配置成或以其它方式支持用于以下项的装置：在存储器装置处，基于检索数据而生成第二组多个校正子，所述第二组多个校正子与检索到的数据和错误控制操作相关联，所述第二组中的每个校正子包含错误校正或错误检测校正子位。校正子匹配组件530可被配置成或以其它方式支持用于以下项的装置：基于对第一组多个校正子和第二组多个校正子的比较，确定第一组多个校正子是否匹配第二组多个校正子。寄存器存取组件535可被配置成或以其它方式支持用于以下项的装置：在存储器装置的寄存器处，存储第一组多个校正子是否匹配第二组多个校正子的指示。
[0118]
在一些实例中，装置配置组件540可被配置成或以其它方式支持用于以下项的装置：确定用于向主机装置报告信息的第一通信协议被禁用。在一些实例中，装置配置组件540可被配置成或以其它方式支持用于以下项的装置：确定用于报告由存储器装置根据错误控制操作生成的校正子的比较的第一错误控制配置被启用，其中在寄存器处存储指示是基于确定第一通信协议被禁用并且第一错误控制配置被启用。
[0119]
在一些实例中，寄存器存取组件535可被配置成或以其它方式支持用于以下项的
装置：存取存储第一通信协议的状态和第一错误控制配置的状态的存储器装置的第二寄存器，其中确定第一通信协议被禁用并且第一错误控制配置被启用是基于存取第二寄存器。
[0120]
在一些实例中，装置配置组件540可被配置成或以其它方式支持用于以下项的装置：确定存储器装置的操作模式被禁用，所述操作模式包含在错误日志中记录与存储器装置的一或多个组件的操作相关联的一或多个错误，其中在寄存器处存储指示是基于确定操作模式被禁用。
[0121]
在一些实例中，装置配置组件540可被配置成或以其它方式支持用于以下项的装置：确定存储器装置的第二操作模式被禁用，所述第二操作模式用于指示存储器装置的一或多个数据引脚是否正在传送有效数据，其中在寄存器处存储指示是基于确定第二操作模式被禁用。
[0122]
在一些实例中，寄存器读取组件550可被配置成或以其它方式支持用于以下项的装置：从主机装置接收用于读取存储在寄存器处的信息的命令。在一些实例中，寄存器读取组件550可被配置成或以其它方式支持用于以下项的装置：基于接收到所述命令而向主机装置输出指示。
[0123]
在一些实例中，寄存器存取组件535可被配置成或以其它方式支持用于以下项的装置：基于从主机装置接收到命令而重置存储在寄存器处的信息，其中重置信息包含将指示设置为指示不同校正子匹配的默认值。
[0124]
在一些实例中，寄存器存取组件535可被配置成或以其它方式支持用于以下项的装置：从主机装置接收用于重置存储在寄存器处的信息的命令。在一些实例中，寄存器存取组件535可被配置成或以其它方式支持用于以下项的装置：基于从主机装置接收到命令而重置存储在寄存器处的信息，其中重置信息包含将指示设置为指示不同校正子匹配的默认值。
[0125]
在一些实例中，寄存器被配置成在从一组模式中选择的模式下操作，所述一组模式包含用于报告第一组多个校正子是否匹配第二组多个校正子的指示的第一模式，以及用于在错误日志中记录与存储器装置的一或多个组件的操作相关联的一或多个错误的第二模式。
[0126]
在一些实例中，所述指示包含一或多个位，并且所述一或多个位的值指示第一组多个校正子中的每一个匹配第二组多个校正子中的对应校正子。
[0127]
在一些实例中，所述指示包含一或多个位，并且所述一或多个位的值指示第一组多个校正子中的至少一个不匹配第二组多个校正子中的对应校正子。
[0128]
装置配置组件540可被配置成或以其它方式支持用于以下项的装置：在存储器装置处确定用于向主机装置报告信息的第一通信协议被启用或禁用。在一些实例中，装置配置组件540可被配置成或以其它方式支持用于以下项的装置：在存储器装置处确定用于报告由存储器装置生成的校正子的比较的第一错误控制配置被启用或禁用。寄存器配置组件545可被配置成或以其它方式支持用于以下项的装置：基于确定第一通信协议被禁用并且第一错误控制配置被启用，配置存储器装置的寄存器以在第一模式下操作。
[0129]
在一些实例中，寄存器存取组件535可被配置成或以其它方式支持用于以下项的装置：存取存储第一通信协议的状态和第一错误控制配置的状态的存储器装置的第二寄存器，其中确定第一通信协议被启用并且第一错误控制配置被启用是基于存取第二寄存器。
[0130]
在一些实例中，装置配置组件540可被配置成或以其它方式支持用于以下项的装置：确定存储器装置的操作模式被禁用，所述操作模式包含在错误日志中记录与存储器装置的一或多个组件的操作相关联的一或多个错误，其中配置寄存器以在第一模式下操作是基于确定操作模式被禁用。
[0131]
在一些实例中，装置配置组件540可被配置成或以其它方式支持用于以下项的装置：确定存储器装置的第二操作模式被禁用，所述第二操作模式用于指示存储器装置的一或多个数据引脚是否正在传送有效数据，其中配置寄存器以在第一模式下操作是基于确定第二操作模式被禁用。
[0132]
在一些实例中，第一模式指示寄存器内用于存储指示由存储器装置执行的错误控制操作的结果的一或多个位的位置。
[0133]
在一些实例中，寄存器被配置成在从一组模式中选择的模式下操作，所述一组模式包含第一模式以及用于在错误日志中记录与存储器装置的一或多个组件的操作相关联的一或多个错误的第二模式。
[0134]
在一些实例中，错误控制组件525可被配置成或以其它方式支持用于以下项的装置：执行错误控制操作以检测或校正存储在存储器装置处的数据中的一或多个错误。在一些实例中，校正子匹配组件530可被配置成或以其它方式支持用于以下项的装置：确定与错误控制操作相关联的第一组多个校正子是否匹配与错误控制操作相关联的第二组多个校正子。在一些实例中，寄存器存取组件535可被配置成或以其它方式支持用于以下项的装置：在寄存器处基于将寄存器配置成在第一模式下操作，存储第一组多个校正子是否匹配第二组多个校正子的指示。
[0135]
图6示出根据本文公开的实例支持使用寄存器管理错误控制信息的主机装置620的框图600。主机装置620可以是参考图1到4描述的主机装置的方面的实例。主机装置620或其各种组件可以是本文描述的用于执行使用寄存器管理错误控制信息的各个方面的装置的实例。例如，主机装置620可包含存储器装置配置组件625、寄存器读取组件630、错误控制组件635或其任何组合。这些组件中的每一者可直接或间接地(例如经由一或多个总线)彼此通信。
[0136]
存储器装置配置组件625可被配置成或以其它方式支持用于以下项的装置：由主机装置向与存储器装置相关联的第一寄存器写入用于从存储器装置向主机装置报告信息的第一通信协议被禁用的第一指示。在一些实例中，存储器装置配置组件625可被配置成或以其它方式支持用于以下项的装置：由主机装置向第一寄存器写入用于报告由存储器装置生成的校正子的比较的第一错误控制配置被启用的第二指示。寄存器读取组件630可被配置成或以其它方式支持用于以下项的装置：基于第一通信协议被禁用并且第一错误控制配置被启用，向存储器装置传输读取存储在存储器装置的第二寄存器处的信息的命令，所述信息指示第一组多个校正子是否匹配与在存储器装置处执行的错误控制操作相关联的第二组多个校正子。
[0137]
在一些实例中，存储器装置配置组件625可被配置成或以其它方式支持用于以下项的装置：由主机装置向存储器装置的第一寄存器写入存储器装置的操作模式被禁用的第三指示，所述操作模式包含在错误日志中记录与存储器装置的一或多个组件的操作相关联的一或多个错误，其中传输命令是基于确定操作模式被禁用。
[0138]
在一些实例中，错误控制组件635可被配置成或以其它方式支持用于以下项的装置：确定从存储器装置请求指示错误控制操作的结果的信息，其中传输命令是基于确定请求信息。
[0139]
图7示出说明根据本文公开的实例支持使用寄存器管理错误控制信息的方法700的流程图。方法700的操作可由如本文所描述的存储器装置或其组件实施。例如，可由参考图1到5描述的存储器装置执行方法700的操作。在一些实例中，存储器装置可以执行指令集以控制装置的功能元件从而执行所描述的功能。另外或替代地，存储器装置可以使用专用硬件来执行所描述的功能的各方面。
[0140]
在705，所述方法可包含在存储器装置处，基于接收用于存储于存储器装置处的数据而生成第一组多个校正子，所述第一组多个校正子与接收到的数据的错误控制操作相关联，所述第一组中的每个校正子包含错误校正或错误检测校正子位。705的操作可根据本文公开的实例执行。在一些实例中，705的操作的各方面可由参考图5描述的错误控制组件525执行。
[0141]
在710，所述方法可包含在存储器装置处，基于检索数据而生成第二组多个校正子，所述第二组多个校正子与检索到的数据和错误控制操作相关联，所述第二组中的每个校正子包含错误校正或错误检测校正子位。710的操作可根据本文公开的实例执行。在一些实例中，710的操作的各方面可由参考图5描述的错误控制组件525执行。
[0142]
在715，所述方法可包含基于对第一组多个校正子和第二组多个校正子的比较，确定第一组多个校正子是否匹配第二组多个校正子。715的操作可根据本文公开的实例执行。在一些实例中，715的操作的各方面可由参考图5描述的校正子匹配组件530执行。
[0143]
在720，所述方法可包含在存储器装置的寄存器处，存储第一组多个校正子是否匹配第二组多个校正子的指示。720的操作可根据本文公开的实例执行。在一些实例中，720的操作的各方面可由参考图5描述的寄存器存取组件535执行。
[0144]
在一些实例中，如本文描述的设备可以执行一或多种方法，例如方法700。所述设备可包含用于进行以下项的特征、电路系统、逻辑、装置或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：在存储器装置处，基于接收用于存储于存储器装置处的数据而生成第一组多个校正子，所述第一组多个校正子与接收到的数据的错误控制操作相关联，所述第一组中的每个校正子包含错误校正或错误检测校正子位；在存储器装置处，基于检索数据而生成第二组多个校正子，所述第二组多个校正子与检索到的数据和错误控制操作相关联，所述第二组中的每个校正子包含错误校正或错误检测校正子位；基于对第一组多个校正子和第二组多个校正子的比较，确定第一组多个校正子是否匹配第二组多个校正子；以及在存储器装置的寄存器处，存储第一组多个校正子是否匹配第二组多个校正子的指示。
[0145]
方法700和本文描述的设备的一些实例可进一步包含用于进行以下项的操作、特征、电路系统、逻辑、装置或指令：确定用于向主机装置报告信息的第一通信协议可被禁用；以及确定用于报告由存储器装置根据错误控制操作生成的校正子的比较的第一错误控制配置可被启用，其中在寄存器处存储指示可基于确定第一通信协议可被禁用并且第一错误控制配置可被启用。
[0146]
方法700和本文描述的设备的一些实例可进一步包含用于进行以下项的操作、特
征、电路系统、逻辑、装置或指令：存取存储第一通信协议的状态和第一错误控制配置的状态的存储器装置的第二寄存器，其中确定第一通信协议可被禁用并且第一错误控制配置可被启用可基于存取第二寄存器。
[0147]
方法700和本文描述的设备的一些实例可进一步包含用于进行以下项的操作、特征、电路系统、逻辑、装置或指令：确定存储器装置的操作模式可被禁用，所述操作模式包含在错误日志中记录与存储器装置的一或多个组件的操作相关联的一或多个错误，其中在寄存器处存储指示可基于确定操作模式可被禁用。
[0148]
方法700和本文描述的设备的一些实例可进一步包含用于进行以下项的操作、特征、电路系统、逻辑、装置或指令：确定存储器装置的第二操作模式可被禁用，所述第二操作模式用于指示存储器装置的一或多个数据引脚是否可正在传送有效数据，其中在寄存器处存储指示可基于确定第二操作模式可被禁用。
[0149]
方法700和本文描述的设备的一些实例可进一步包含用于进行以下项的操作、特征、电路系统、逻辑、装置或指令：从主机装置接收用于读取存储在寄存器处的信息的命令；以及基于接收到所述命令而向主机装置输出指示。
[0150]
方法700和本文描述的设备的一些实例可进一步包含用于进行以下项的操作、特征、电路系统、逻辑、装置或指令：基于从主机装置接收到命令而重置存储在寄存器处的信息，其中重置信息包含将指示设置为指示不同校正子匹配的默认值。
[0151]
方法700和本文描述的设备的一些实例可进一步包含用于进行以下项的操作、特征、电路系统、逻辑、装置或指令：从主机装置接收用于重置存储在寄存器处的信息的命令；以及至少部分地基于从主机装置接收到命令而重置存储在寄存器处的信息，其中重置信息包含将指示设置为指示不同校正子匹配的默认值。
[0152]
在方法700和本文描述的设备的一些实例中，寄存器可被配置成在从一组模式中选择的模式下操作，所述一组模式包含用于报告第一组多个校正子是否匹配第二组多个校正子的指示的第一模式，以及用于在错误日志中记录与存储器装置的一或多个组件的操作相关联的一或多个错误的第二模式。
[0153]
在方法700和本文描述的设备的一些实例中，所述指示包含一或多个位，并且所述一或多个位的值指示第一组多个校正子中的每一个匹配第二组多个校正子中的对应校正子。
[0154]
在方法700和本文描述的设备的一些实例中，所述指示包含一或多个位，并且所述一或多个位的值指示第一组多个校正子中的至少一个不匹配第二组多个校正子中的对应校正子。
[0155]
图8示出说明根据本文公开的实例支持使用寄存器管理错误控制信息的方法800的流程图。方法800的操作可由如本文所描述的存储器装置或其组件实施。例如，可由参考图1到5描述的存储器装置执行方法800的操作。在一些实例中，存储器装置可以执行指令集以控制装置的功能元件从而执行所描述的功能。另外或替代地，存储器装置可以使用专用硬件来执行所描述的功能的各方面。
[0156]
在805，所述方法可包含在存储器装置处确定用于向主机装置报告信息的第一通信协议被启用或禁用。805的操作可根据本文公开的实例执行。在一些实例中，805的操作的各方面可由参考图5描述的装置配置组件540执行。
[0157]
在810，所述方法可包含在存储器装置处确定用于报告由存储器装置生成的校正子的比较的第一错误控制配置被启用或禁用。810的操作可根据本文公开的实例执行。在一些实例中，810的操作的各方面可由参考图5描述的装置配置组件540执行。
[0158]
在815，所述方法可包含基于确定第一通信协议被禁用并且第一错误控制配置被启用，配置存储器装置的寄存器以在第一模式下操作。815的操作可根据本文公开的实例执行。在一些实例中，815的操作的各方面可由参考图5描述的寄存器配置组件545执行。
[0159]
在一些实例中，如本文描述的设备可以执行一或多种方法，例如方法800。所述设备可包含用于进行以下项的特征、电路系统、逻辑、装置或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：在存储器装置处确定用于向主机装置报告信息的第一通信协议被启用或禁用；在存储器装置处确定用于报告由存储器装置生成的校正子的比较的第一错误控制配置被启用或禁用；以及基于确定第一通信协议被禁用并且第一错误控制配置被启用，配置存储器装置的寄存器以在第一模式下操作。
[0160]
方法800和本文描述的设备的一些实例可进一步包含用于进行以下项的操作、特征、电路系统、逻辑、装置或指令：存取存储第一通信协议的状态和第一错误控制配置的状态的存储器装置的第二寄存器，其中确定第一通信协议可被启用并且第一错误控制配置可被启用可基于存取所述第二寄存器。
[0161]
方法800和本文描述的设备的一些实例可进一步包含用于进行以下项的操作、特征、电路系统、逻辑、装置或指令：确定存储器装置的操作模式可被禁用，所述操作模式包含在错误日志中记录与存储器装置的一或多个组件的操作相关联的一或多个错误，其中配置寄存器以在第一模式下操作可基于确定操作模式可被禁用。
[0162]
方法800和本文描述的设备的一些实例可进一步包含用于进行以下项的操作、特征、电路系统、逻辑、装置或指令：确定存储器装置的第二操作模式可被禁用，所述第二操作模式用于指示存储器装置的一或多个数据引脚是否可正在传送有效数据，其中配置寄存器以在第一模式下操作可基于确定第二操作模式可被禁用。
[0163]
在方法800和本文描述的设备的一些实例中，第一模式指示寄存器内用于存储指示由存储器装置执行的错误控制操作的结果的一或多个位的位置。
[0164]
在方法800和本文描述的设备的一些实例中，寄存器可被配置成在从一组模式中选择的模式下操作，所述一组模式包含第一模式以及用于在错误日志中记录与存储器装置的一或多个组件的操作相关联的一或多个错误的第二模式。
[0165]
方法800和本文描述的设备的一些实例可进一步包含用于进行以下项的操作、特征、电路系统、逻辑、装置或指令：执行错误控制操作以检测或校正存储在存储器装置处的数据中的一或多个错误；确定与错误控制操作相关联的第一组多个校正子是否匹配与错误控制操作相关联的第二组多个校正子；以及在寄存器处并且至少部分地基于将寄存器配置成在第一模式下操作，存储第一组多个校正子是否匹配第二组多个校正子的指示。
[0166]
图9示出说明根据本文公开的实例支持使用寄存器管理错误控制信息的方法900的流程图。方法900的操作可由如本文所描述的主机装置或其组件实施。例如，可由参考图1到4和6描述的主机装置执行方法900的操作。在一些实例中，主机装置可以执行指令集以控制装置的功能元件从而执行所描述的功能。另外或替代地，主机装置可以使用专用硬件来执行所描述的功能的各方面。
[0167]
在905，所述方法可包含由主机装置向与存储器装置相关联的第一寄存器写入用于从存储器装置向主机装置报告信息的第一通信协议被禁用的第一指示。905的操作可根据本文公开的实例执行。在一些实例中，905的操作的各方面可由参考图6描述的存储器装置配置组件625执行。
[0168]
在910，所述方法可包含由主机装置向第一寄存器写入用于报告由存储器装置生成的校正子的比较的第一错误控制配置被启用的第二指示。910的操作可根据本文公开的实例执行。在一些实例中，910的操作的各方面可由参考图6描述的存储器装置配置组件625执行。
[0169]
在915，所述方法可包含基于第一通信协议被禁用并且第一错误控制配置被启用，向存储器装置传输读取存储在存储器装置的第二寄存器处的信息的命令，所述信息指示第一组多个校正子是否匹配与在存储器装置处执行的错误控制操作相关联的第二组多个校正子。915的操作可根据本文公开的实例执行。在一些实例中，915的操作的各方面可由参考图6描述的寄存器读取组件630执行。
[0170]
在一些实例中，如本文描述的设备可以执行一或多种方法，例如方法900。所述设备可包含用于进行以下项的特征、电路系统、逻辑、装置或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：由主机装置向与存储器装置相关联的第一寄存器写入用于从存储器装置向主机装置报告信息的第一通信协议被禁用的第一指示；由主机装置向第一寄存器写入用于报告由存储器装置生成的校正子的比较的第一错误控制配置被启用的第二指示；以及基于第一通信协议被禁用并且第一错误控制配置被启用，向存储器装置传输读取存储在存储器装置的第二寄存器处的信息的命令，所述信息指示第一组多个校正子是否匹配与在存储器装置处执行的错误控制操作相关联的第二组多个校正子。
[0171]
方法900和本文描述的设备的一些实例可进一步包含用于进行以下项的操作、特征、电路系统、逻辑、装置或指令：由主机装置向存储器装置的第一寄存器写入存储器装置的操作模式可被禁用的第三指示，所述操作模式包含在错误日志中记录与存储器装置的一或多个组件的操作相关联的一或多个错误，其中传输命令可基于确定操作模式可被禁用。
[0172]
方法900和本文描述的设备的一些实例可进一步包含用于进行以下项的操作、特征、电路系统、逻辑、装置或指令：确定从存储器装置请求指示错误控制操作的结果的信息，其中传输命令可基于确定请求信息。
[0173]
应注意，本文中所描述的方法描述可能的实施方案，且操作和步骤可以重新布置或以其它方式加以修改，且其它实施方案是可能的。另外，可组合来自所述方法中的两种或更多种的部分。
[0174]
描述另一种设备。所述设备可包含错误控制电路系统，其可操作以对接收以存储在所述设备处的数据执行错误控制操作，所述错误控制电路系统进一步可操作以：基于接收到的数据而生成与错误控制操作相关联的第一组多个校正子，所述第一组中的每个校正子包含错误校正或错误检测校正子位；基于检索数据而生成与错误控制操作相关联的第二组多个校正子，所述第二组中的每个校正子包含错误校正或错误检测校正子位；基于对第一组多个校正子和第二组多个校正子的比较，确定第一组多个校正子是否匹配第二组多个校正子；以及生成指示第一组多个校正子是否匹配第二组多个校正子的信号；以及寄存器，其可操作以从错误控制电路系统接收信号并在寄存器的位置处基于接收到信号而存储第
一组多个校正子是否匹配第二组多个校正子的指示。
[0175]
在一些实例中，所述电路系统可进一步可操作以确定用于向主机装置报告信息的第一通信协议可被禁用；以及确定用于报告由设备根据错误控制操作生成的校正子的比较的第一错误控制配置可被启用，其中寄存器可操作以接收信号并且基于确定第一通信协议可被禁用并且第一错误控制配置可被启用而存储指示。
[0176]
在一些实例中，所述设备可包含第二寄存器，其可操作以存储第一通信协议的状态和第一错误控制配置的状态，所述电路系统可操作以存取存储在第二寄存器处的信息以确定第一通信协议可被禁用并且第一错误控制配置可被启用。
[0177]
在一些实例中，所述电路系统可进一步可操作以确定设备的操作模式可被禁用，所述操作模式包含在错误日志中记录与设备的一或多个组件的操作相关联的一或多个错误，其中寄存器可操作以接收信号并且基于确定操作模式可被禁用而存储指示。
[0178]
在一些实例中，所述电路系统可进一步可操作以确定设备的第二操作模式可被禁用，所述第二操作模式用于指示设备的一或多个数据引脚是否可正在传送有效数据，其中寄存器可操作以接收信号并且基于确定第二操作模式可被禁用而存储指示。
[0179]
在一些实例中，所述电路系统可进一步可操作以从主机装置接收用于读取存储在寄存器处的信息的命令；以及基于接收到命令而向主机装置输出指示。
[0180]
在一些实例中，所述电路系统可进一步可操作以基于从主机装置接收到命令而重置存储在寄存器处的信息，其中重置信息包含将指示设置为指示不同校正子匹配的默认值。
[0181]
在一些实例中，所述电路系统可进一步可操作以从主机装置接收用于重置存储在寄存器处的信息的命令；以及基于从主机装置接收到命令而重置存储在寄存器处的信息，其中重置信息包含将指示设置为指示不同校正子匹配的默认值。
[0182]
在所述设备的一些实例中，寄存器可被配置成在从一组模式中选择的模式下操作，所述一组模式包含用于报告第一组多个校正子是否匹配第二组多个校正子的指示的第一模式，以及用于在错误日志中记录与所述设备的一或多个组件的操作相关联的一或多个错误的第二模式。
[0183]
在所述设备的一些实例中，所述指示包含一或多个位，并且所述一或多个位的第一值指示第一组多个校正子中的每一个匹配第二组多个校正子中的对应校正子。
[0184]
在所述设备的一些实例中，所述指示包含一或多个位，并且所述一或多个位的第二值指示第一组多个校正子中的至少一个不匹配第二组多个校正子中的对应校正子。
[0185]
描述另一种设备。所述设备可包含寄存器、电路系统，所述电路系统可操作以：确定用于向主机装置报告信息的第一通信协议被启用或禁用；确定用于报告由设备生成的校正子的比较的第一错误控制配置被启用或禁用；以及基于确定第一通信协议被禁用并且第一错误控制配置被启用，配置寄存器以在第一模式下操作。
[0186]
在一些实例中，所述电路系统可进一步可操作以从主机装置接收对第一通信协议的状态和第一错误控制配置的状态的指示；以及存储第一通信协议的状态和第一错误控制配置的状态。
[0187]
在一些实例中，所述电路系统可进一步可操作以在第二寄存器处存取第一通信协议的状态和第一错误控制配置的状态，其中确定第一通信协议可被启用并且第一错误控制
配置可被启用可基于存取第一通信协议的状态和第一错误控制配置的状态。
[0188]
在一些实例中，所述电路系统可进一步可操作以确定设备的操作模式可被禁用，所述操作模式包含在错误日志中记录与设备的一或多个组件的操作相关联的一或多个错误，其中配置寄存器以在第一模式下操作可基于确定操作模式可被禁用。
[0189]
在一些实例中，所述电路系统可进一步可操作以确定设备的第二操作模式可被禁用，所述第二操作模式用于指示设备的一或多个数据引脚是否可正在传送有效数据，其中配置寄存器以在第一模式下操作可基于确定第二操作模式可被禁用。
[0190]
在所述设备的一些实例中，第一模式指示寄存器内用于存储指示由所述设备执行的错误控制操作的结果的一或多个位的位置。
[0191]
在所述设备的一些实例中，寄存器可被配置成在从一组模式中选择的模式下操作，所述一组模式包含第一模式，以及用于在错误日志中记录与设备的一或多个组件的操作相关联的一或多个错误的第二模式。
[0192]
在一些实例中，所述电路系统可进一步可操作以执行可操作以校正存储在设备处的数据中的一或多个错误的错误控制操作；确定与错误控制操作相关联的第一组多个校正子是否匹配与错误控制操作相关联的第二组多个校正子；以及向寄存器输出并且基于将寄存器配置成在第一模式下操作而输出第一组多个校正子是否匹配第二组多个校正子的指示，其中寄存器可被配置成基于被配置成在第一模式下操作而存储指示。
[0193]
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。例如可以通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信令说明为单个信号；然而，信号可表示信号的总线，其中所述总线可具有多种位宽度。
[0194]
术语“电子连通”、“导电接触”、“连接”和“耦合”可以指组件之间支持电子在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，则组件被视为彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或导电接触或连接或耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管等一或多个中间组件来中断所连接组件之间的信号流一段时间。
[0195]
术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前无法通过导电路径在组件之间传达，在闭路关系中，信号能够通过导电路径在组件之间传达。当例如控制器等组件将其它组件耦合在一起时，组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。
[0196]
术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。例如，由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器分隔开两个组件时，所述控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
[0197]
本文中论述的装置，包含存储器阵列，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中，衬底是半导体晶片。在其它实例中，衬底可以是绝缘
体上硅(soi)衬底，例如玻璃上硅(sog)或蓝宝石上硅(sop)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。
[0198]
本文中所论述的开关组件或晶体管可表示场效应晶体管(fet)，且包括包含源极、漏极和栅极的三端装置。所述端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可以是导电的，且可包括经重掺杂，例如简并，半导体区。源极与漏极可通过经轻掺杂半导体区或沟道分离。如果沟道是n型的(即，多数载流子是电子)，则fet可被称为n型fet。如果沟道是p型的(即，多数载流子是空穴)，则fet可被称为p型fet。信道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制信道导电性。例如，将正电压或负电压分别施加到n型fet或p型fet可导致信道变得导电。当向晶体管栅极施加大于或等于晶体管的阈值电压的电压时，晶体管可以“导通”或“激活”。当向晶体管栅极施加小于晶体管的阈值电压的电压时，晶体管可“断开”或“去激活”。
[0199]
本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文使用的术语“示例性”意指“充当实例、例子或说明”，而不是“优选”或“优于其它实例”。详细描述包含具体细节，以提供对所描述技术的理解。然而，可以在没有这些具特定细节的情况下实践这些技术。在一些情况下，以框图形式示出熟知结构和装置，以免混淆所描述实例的概念。
[0200]
在附图中，类似组件或特征可以具有相同的参考标记。另外，可通过在参考标记之后跟着短划线及在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记，则描述适用于具有相同第一参考标记的类似组件中的任一者，与第二参考标记无关。
[0201]
本文描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施，则可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体予以传输。其它实例和实施在本公开和所附权利要求书的范围内。例如，归因于软件的性质，本文中所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合来实施。实施功能的特征还可物理上位于各种位置处，包含经分布以使得功能的部分在不同物理位置处实施。
[0202]
例如，可用通用处理器、dsp、asic、fpga或其它可编程逻辑装置、离散栅极或晶体管逻辑、离散硬件组件或其被设计成执行本文所描述的功能的任何组合来实施或执行结合本文中的本公开而描述的各种说明性块和模块。通用处理器可以是微处理器，但在替代方案中，所述处理器可以是任何处理器、控制器、微控制器或状态机。处理器还可以实施为计算装置的组合(例如dsp和微处理器的组合、多个微处理器、与dsp核心结合的一或多个微处理器，或任何其它此类配置)。
[0203]
如本文所使用，包含在权利要求书中，如在项列表(例如，后加例如“中的至少一个”或“中的一或多个”的短语的项列表)中所使用的“或”指示包含端点的列表，使得例如a、b或c中的至少一个的列表意指a或b或c或ab或ac或bc或abc(即，a和b和c)。另外，如本文所使用，短语“基于”不应理解为提及封闭条件集。例如，在不脱离本公开的范围的情况下，描述为“基于条件a”的示例性步骤可基于条件a和条件b两者。换句话说，如本文所用，短语“基
于”应同样地解释为短语“至少部分地基于”。
[0204]
计算机可读媒体包含非暂时性计算机可读存储媒体和通信媒体两者，通信媒体包含促进将计算机程序从一处传送到另一处的任何媒体。非暂时性存储媒体可以是可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括ram、rom、电可擦除可编程只读存储器(eeprom)、压缩光盘(cd)rom或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于携载或存储呈指令或数据结构形式的所要程序代码构件且可由通用或专用计算机或者通用或专用处理器存取的任何其它非暂时性媒体。并且，适当地将任何连接称作计算机可读媒体。例如，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(dsl)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，则所述同轴电缆、光纤电缆、双绞线、数字订户线(dsl)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文所使用的，磁盘和光盘包含cd、激光光盘、光学光盘、数字多功能光盘(dvd)、软盘和蓝光光盘，其中磁盘通常以磁性方式复制数据，而光盘使用激光以光学方式复制数据。以上各者的组合也包含在计算机可读媒体的范围内。
[0205]
提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本公开不限于本文描述的实例和设计，而是被赋予与本文公开的原理和新颖特征一致的最宽范围。