存储器系统和操作该存储器系统的方法与流程

存储器系统和操作该存储器系统的方法
1.相关申请的交叉引用
2.本技术要求于2021年8月3日在韩国知识产权局提交的韩国专利申请号10-2021-0102206的优先权，该申请的整体公开内容通过引用并入本文。
技术领域
3.本公开涉及电子设备，并且更具体地，涉及存储器系统和操作该存储器系统的方法。


背景技术：

4.存储器设备可以形成在二维结构(其中串被水平布置在半导体衬底上)或三维结构(其中串被垂直堆叠在半导体衬底上)中。三维存储器设备是被设计为解决二维存储器设备的集成程度限制的存储器设备，并且可以包括垂直堆叠在半导体衬底上的多个存储器单元。存储器系统可以包括存储器设备和控制该存储器设备的控制器。


技术实现要素：

5.根据本公开的一个实施例，一种存储器设备包括存储器块、外围电路和控制逻辑。存储器块包括分别连接到多个选择线之中的对应选择线的多个串组。外围电路对存储器块执行数据的编程操作。控制逻辑控制外围电路的编程操作。存储器块连接到第一字线至第n字线。控制逻辑控制外围电路，以在包括在第一串组中的物理页之中，对连接到第i字线的物理页执行第一编程操作，对连接到第i-1字线的物理页执行第二编程操作，并且对连接到第i 1字线的物理页执行虚设编程操作。这里，n为等于或大于3的自然数，并且i为大于0并且小于n-1的自然数。
6.根据本公开的另一实施例，通过操作存储器系统的方法，使用重新编程对包括多个串组的存储器块执行编程操作。该方法包括：在包括在第一串组中的多个物理页之中，对连接到第i字线的物理页执行第一编程操作，并且对连接到第i-1字线的物理页执行第二编程操作；在包括在第二串组中的多个物理页之中，对连接到第i字线的物理页执行第一编程操作，并且对连接到第i-1字线的物理页执行第二编程操作；在包括在第一串组中的多个物理页之中，对连接到第i 1字线的物理页执行虚设编程操作，并且对连接到第i字线的物理页执行第二编程操作；以及在包括在第二串组中的多个物理页之中，对连接到第i 1字线的物理页执行虚设编程操作，并且对连接到第i字线的物理页执行第二编程操作。这里，i为大于2的自然数。
7.根据本公开的又一实施例，通过操作存储器系统的方法，使用重新编程方法对包括多个串组的存储器块执行编程操作。该方法包括：对包括在第一串组和第二串组中的多个物理页之中的连接到第i字线的物理页执行第一编程操作；对包括在第一串组和第二串组中的多个物理页之中的连接到第i-1字线的物理页执行第二编程操作；对包括在第一串组和第二串组中的多个物理页之中的连接到第i 1字线的物理页执行虚设编程操作；以及
对包括在第一串组和第二串组中的多个物理页之中的连接到第i字线的物理页执行第二编程操作。这里，i为大于2的自然数。
附图说明
8.图1是图示根据本公开的一个实施例的存储器系统的图。
9.图2是图示图1的存储器设备的图。
10.图3是图示图2的存储器块的图。
11.图4是图示以三维配置的存储器块的一个实施例的图。
12.图5是图示以三维配置的存储器块的另一实施例的图。
13.图6是图示配置存储器块的串组的一个示例的图。
14.图7是更详细地图示图6所示的串组之中的第一串组的电路图。
15.图8是图示第一串组和第二串组中包括的单元串的一部分的电路图。
16.图9a是图示配置存储器块的串组的另一示例的图。
17.图9b是图示第一串组至第四串组中包括的单元串的一部分的电路图。
18.图10是图示根据本公开的一个实施例的存储器系统的编程操作的阈值电压分布图。
19.图11a至图11f是图示根据本公开的一个实施例的操作存储器设备的方法的图。
20.图12a至图12d是图示根据本公开的另一实施例的操作存储器设备的方法的图。
21.图13是图示参考图12a至图12d所描述的操作存储器设备的方法的流程图。
22.图14a至图14g是图示根据本公开的另一实施例的操作存储器设备的方法的图。
23.图15是图示参考图14a至图14g所描述的操作存储器设备的方法的流程图。
24.图16是图示包括图2所示的存储器设备的存储器系统的另一实施例的图。
25.图17是图示包括图2所示的存储器设备的存储器系统的另一实施例的图。
26.图18是图示包括图2所示的存储器设备的存储器系统的另一实施例的图。
27.图19是图示包括图2所示的存储器设备的存储器系统的另一实施例的图。
具体实施方式
28.在本说明书或申请中公开的根据概念的实施例的具体结构或功能描述被阐明，仅为了描述根据本公开的概念的实施例。根据本公开的概念的实施例可以以各种形式被实施，并且不应当被解释为限于本说明书或申请中描述的实施例。
29.本公开的实施例提供一种能够改进在编程之后存储器单元的阈值电压分布的存储器系统、以及一种操作该存储器系统的方法。
30.本技术可以提供一种能够改进在编程之后存储器单元的阈值电压分布的存储器系统、以及一种操作该存储器系统的方法。
31.图1是图示根据本公开的一个实施例的存储器系统的图。
32.参考图1，存储器系统1000可以包括在其中存储数据的存储器设备1100，并且可以包括存储器控制器1200，存储器控制器1200基于主机2000来控制存储器设备1100。
33.主机2000可以使用接口协议与存储器系统1000通信，接口协议诸如是外围部件互连-快速(pci-e)、高级技术附件(ata)、串行ata(sata)、并行ata(pata)或串行附接scsi
(sas)。此外，主机2000与存储器系统1000之间的接口协议不限于上述示例，并且可以是诸如以下的其他接口协议中的一种：通用串行总线(usb)、多媒体卡(mmc)、增强型小型盘接口(esdi)或集成驱动电子器件(ide)。
34.存储器控制器1200可以控制存储器系统1000的整体操作，并且可以控制主机2000与存储器设备1100之间的数据交换。例如，存储器控制器1200可以通过根据主机2000的请求控制存储器设备1100，来编程或读取数据。此外，存储器控制器1200可以存储关于包括在存储器设备1100中的主存储器块和子存储器块的信息，并且可以根据编程操作的加载数据量来选择存储器设备1100，以对主存储器块或子存储器块执行编程操作。根据一个实施例，存储器设备1100可以包括双倍数据速率同步动态随机存取存储器(ddr sdram)、低功率双倍数据速率4(lpddr4)sdram、图形双倍数据速率(gddr)sdram、低功率ddr(lpddr)、rambus动态随机存取存储器(rdram)或闪存存储器。
35.存储器控制器1200可以包括编程次序控制器1210。当从主机2000接收到写入请求时，编程次序控制器1210可以设置多个串的编程次序，该多个串被包括在存储器设备1100中包括的多个存储器块之中的、要对其执行编程操作的被选择的存储器块中。例如，编程次序控制器1210可以设置编程次序，使得对包括在被选择的存储器块中的多个串进行依序编程。例如，编程次序控制器1210可以设置编程次序，使得对包括在被选择的存储器块中的多个串依序执行第一编程操作，并且此后，对多个串依序执行第二编程操作。
36.在本公开的一个实施例中，编程次序控制器1210被图示和描述为被包括在存储器控制器1200中，但是本公开不限于此，并且编程次序控制器1210被配置成被包括作为存储器设备1100的部件。
37.存储器设备1100可以基于存储器控制器1200来执行编程操作、读取操作或擦除操作。
38.图2是图示图1的存储器设备的图。
39.参考图2，存储器设备1100可以包括在其中存储数据的存储器单元阵列100。存储器设备1100可以包括外围电路200，外围电路200被配置成执行：用于在存储器单元阵列100中存储数据的编程操作、用于输出所存储的数据的读取操作、以及用于擦除所存储的数据的擦除操作。存储器设备1100可以包括控制逻辑300，控制逻辑300根据图1的存储器控制器1200的控制来控制外围电路200。
40.存储器单元阵列100可以包括从mb1到mbk编号(k为正整数)的多个存储器块110。局部线ll和位线bl1至bln(n为正整数)可以连接到从mb1到mbk编号的存储器块110中的每个存储器块。例如，局部线ll可以包括第一选择线、第二选择线、以及布置在第一选择线与第二选择线之间的多个字线。此外，局部线ll可以包括布置在第一选择线与字线之间以及在第二选择线与字线之间的虚设线。这里，第一选择线可以是源极选择线，并且第二选择线可以是漏极选择线。例如，局部线ll可以包括字线、漏极选择线和源极选择线、以及源极线sl。例如，局部线ll还可以包括虚设线。例如，局部线ll还可以包括管道线。局部线ll可以分别连接到从mb1到mbk编号的存储器块110，并且位线bl1至bln可以共同连接到从mb1到mbk编号的存储器块110。从mb1到mbk编号的存储器块110可以以二维结构或三维结构来被实现。例如，在二维结构的存储器块110中，存储器单元可以被布置在平行于衬底的方向上。例如，在三维结构的存储器块110中，存储器单元可以在垂直于衬底的方向上被堆叠。
41.外围电路200可以被配置成基于控制逻辑300来执行被选择的存储器块110的编程操作、读取操作和擦除操作。例如，外围电路200可以基于控制逻辑300来执行第一编程操作和第二编程操作或第一编程操作至第三编程操作。
42.作为一个实施例，外围电路200可以以如下方法来对被选择的存储器块110执行编程操作：能够存储两位数据的多级单元(mlc)编程方法、能够编程三位数据的三级单元(tlc)编程方法、能够编程四位数据的四级单元(qlc)编程方法等。
43.当数据被存储在存储器单元中时，外围电路200可以以包括第一编程操作和第二编程操作的重新编程方法来执行编程操作。可以执行第一编程操作以首先将存储器单元编程到第一目标电平，并且可以执行第二编程操作以接下来将存储器单元编程到第二目标电平。第一目标电平和第二目标电平可以是相同的阈值电压电平，或第一目标电平可以是比第二目标电平的阈值电压电平低的阈值电压电平。上文所描述的重新编程方法可以包括第一编程操作至第y编程操作(y为等于或大于2的整数)，并且每个编程操作的目标电平可以相同，或第一编程操作的目标电平可以低于另一编程操作的目标电平。
44.外围电路200可以执行第一编程操作以依序对包括在被选择的存储器块110中的多个串进行编程，执行第二编程操作以依序对多个串进行编程，并且执行第三编程操作以依序对多个串进行编程。
45.外围电路200可以包括电压生成电路210、行解码器220、页缓冲器组230、列解码器240、输入/输出电路250、通过/失败确定器(通过/失败检查电路)260、以及源极线驱动器270。
46.电压生成电路210可以响应于操作信号op_cmd，来生成在编程、读取和擦除操作中使用的各种操作电压vop。此外，电压生成电路210可以响应于操作信号op_cmd来使局部线ll选择性地放电。例如，电压生成电路210可以基于控制逻辑300来生成编程电压、验证电压、通过电压、读取电压、源极线电压等。
47.行解码器220可以响应于行地址radd而将操作电压vop传送到与被选择的存储器块110连接的局部线ll。
48.页缓冲器组230可以包括连接到位线bl1至bln的从pb1到pbn编号的多个页缓冲器231。从pb1到pbn编号的页缓冲器231可以响应于页缓冲器控制信号pbsignals而操作。例如，在编程操作期间，从pb1到pbn编号的页缓冲器231可以临时存储通过列解码器240接收的数据，并且根据所存储的数据来控制对应位线bl1至bln的电位电平。此外，在编程操作期间，可以依序激活从pb1到pbn编号的页缓冲器231，并且在激活期间，从pb1到pbn编号的页缓冲器231可以根据所临时存储的数据来控制对应位线的电位电平。此时，剩余的不活动页缓冲器将编程禁止电压(例如，电源电压)施加到对应位线。例如，在编程操作期间，激活页缓冲器pb1，根据存储在页缓冲器pb1中的数据来控制位线bl1的电位电平，在完成对连接到位线bl1的存储器单元的编程操作之后激活页缓冲器pb2，并且根据存储在页缓冲器pb2中的数据来控制位线bl2的电位电平。如在上文所描述的操作中那样，依序激活从pb1到pbn编号的页缓冲器231。
49.列解码器240可以响应于列地址cadd，在输入/输出电路250与页缓冲器组230之间传送数据。例如，列解码器240可以通过数据线dl与页缓冲器231交换数据，或者可以通过列线cl与输入/输出电路250交换数据。
50.输入/输出电路250可以将从图1的存储器控制器1200接收的命令cmd和地址add传送给控制逻辑300，或者可以与列解码器240交换数据data。
51.在读取操作或验证操作期间，通过/失败确定器260可以响应于可允许位vry_bit《#》而生成基准电流，将从页缓冲器组230接收的感测电压vpb与由基准电流生成的基准电压进行比较，并且输出通过信号pass或失败信号fail。
52.源极线驱动器270可以通过源极线sl连接到存储器单元阵列100中包括的存储器单元，并且可以控制源极节点的电压。例如，在读取操作或验证操作期间，源极线驱动器270可以将存储器单元的源极节点电连接到接地节点。此外，在编程操作期间，源极线驱动器270可以向存储器单元的源极节点施加接地电压。在擦除操作期间，源极线驱动器270可以向存储器单元的源极节点施加擦除电压。源极线驱动器270可以从控制逻辑300接收源极线控制信号ctrl_sl，并且可以基于源极线控制信号ctrl_sl来控制源极节点的电压。
53.控制逻辑300可以响应于命令cmd和地址add而输出操作信号op_cmd、行地址radd、页缓冲器控制信号pbsignals以及可允许位vry_bit《#》，并且可以控制外围电路200。此外，控制逻辑300可以响应于通过信号pass或失败信号fail而确定验证操作是通过还是失败。
54.根据本公开的上文所描述的实施例，在对从mb1到mbk编号的多个存储器块110之中的被选择的存储器块的编程操作期间，存储器设备1100可以依序选择包括在被选择的存储器块中的多个串并且对其进行编程。例如，在mlc方法的编程操作期间，可以执行第一编程操作，使得依序对包括在被选择的存储器块110中的多个串进行编程，并且可以执行第二编程操作，使得依序对多个串进行编程。此外，在mlc方法的编程操作期间，可以执行第一编程操作，使得依序对包括在被选择的存储器块110中的多个串进行编程，可以执行第二编程操作，使得依序对多个串进行编程，并且可以执行第三编程操作，使得依序对多个串进行编程。
55.图3是图示图2的存储器块的图。
56.参考图3，存储器块110可以连接到在第一选择线与第二选择线之间彼此平行布置的多个字线。这里，第一选择线可以是源极选择线ssl，并且第二选择线可以是漏极选择线dsl。更具体地，存储器块110可以包括连接在位线bl1至bln与源极线sl之间的多个串st。位线bl1至bln可以分别连接到串st，并且源极线sl可以共同连接到串st。由于串st可以被配置成彼此相同，所以作为一个示例，将具体描述连接到第一位线bl1的串st。
57.串st可以包括串联连接在源极线sl与第一位线bl1之间的：源极选择晶体管sst、多个存储器单元f1至f16和漏极选择晶体管dst。然而，本发明不限于此。一个串st可以包括多于一个的源极选择晶体管sst和漏极选择晶体管dst，并且可以包括多于本实施例中的数目的存储器单元(f1至f16)。
58.源极选择晶体管sst的源极可以连接到源极线sl，并且漏极选择晶体管dst的漏极可以连接到第一位线bl1。存储器单元f1至f16可以串联连接在源极选择晶体管sst与漏极选择晶体管dst之间。不同串st中包括的源极选择晶体管sst的栅极可以连接到源极选择线ssl，漏极选择晶体管dst的栅极可以连接到漏极选择线dsl，并且存储器单元f1至f16的栅极可以连接到多个字线wl1至wl16。不同串st中包括的存储器单元之中的、连接到相同字线的存储器单元的组可以被称为物理页ppg。因此，存储器块110可以包括与字线wl1至wl16的数目相对应的物理页ppg。
59.一个存储器单元可以存储一位数据。这通常被称为单级单元(slc)。在这种情况下，一个物理页ppg可以存储一个逻辑页(lpg)数据。一个逻辑页(lpg)数据可以包括一个物理页ppg中包括的单元的数目的数据位。此外，一个存储器单元可以存储两位或更多位数据。这通常被称为多级单元(mlc)。在这种情况下，一个物理页ppg可以存储两个或更多逻辑页(lpg)的数据。
60.图4是图示以三维配置的存储器块的一个实施例的图。
61.参考图4，存储器单元阵列100可以包括从mb1到mbk编号的多个存储器块110。存储器块110中的每个存储器块110可以包括多个串st11至st1m和st21至st2m。作为一个实施例，多个串st11至st1m和st21至st2m中的每个串可以形成为
‘
u’形。在第一存储器块mb1中，可以在行方向(x方向)上布置m个串。在图4中，在列方向(y方向)上布置两个串，但这是为了便于描述，并且可以在列方向(y方向)上布置三个或更多串。
62.多个串st11至st1m和st21至st2m中的每个串可以包括至少一个源极选择晶体管sst、第一存储器单元mc1至第n存储器单元mcn、管道晶体管pt和至少一个漏极选择晶体管dst。
63.源极选择晶体管sst和漏极选择晶体管dst以及存储器单元mc1至mcn可以具有类似结构。例如，源极选择晶体管sst和漏极选择晶体管dst以及存储器单元mc1至mcn中的每一者可以包括通道膜、隧穿绝缘膜、电荷俘获膜和阻挡绝缘膜。例如，可以在每个串中提供用于提供通道膜的柱。例如，可以在每个串中提供柱，该柱用于提供通道膜、隧穿绝缘膜、电荷俘获膜和阻挡绝缘膜中的至少一者。
64.每个串的源极选择晶体管sst可以连接在源极线sl与存储器单元mc1至mcp之间。
65.作为一个实施例，布置在相同行中的串的源极选择晶体管可以连接到在行方向上延伸的源极选择线，并且布置在不同行中的串的源极选择晶体管可以连接到不同的源极选择线。在图4中，第一行的串st11至st1m的源极选择晶体管可以连接到第一源极选择线ssl1。第二行的串st21至st2m的源极选择晶体管可以连接到第二源极选择线ssl2。
66.作为另一实施例，串st11至st1m和st21至st2m的源极选择晶体管可以共同连接到一个源极选择线。
67.每个串的第一存储器单元mc1至第n存储器单元mcn可以连接在源极选择晶体管sst与漏极选择晶体管dst之间。
68.第一存储器单元mc1至第n存储器单元mcn可以被划分为第一存储器单元mc1至第p存储器单元mcp以及第p 1存储器单元mcp 1至第n存储器单元mcn。第一存储器单元mc1至第p存储器单元mcp可以被依序布置在垂直方向(z方向)上，并且可以串联连接在源极选择晶体管sst与管道晶体管pt之间。第p 1存储器单元mcp 1至第n存储器单元mcn可以被依序布置在垂直方向(z方向)上，并且可以串联连接在管道晶体管pt与漏极选择晶体管dst之间。第一存储器单元mc1至第p存储器单元mcp和第p 1存储器单元mcp 1至第n存储器单元mcn可以通过管道晶体管pt彼此连接。每个串的第一存储器单元mc1至第n存储器单元mcn的栅极可以分别连接到第一字线wl1至第n字线wln。
69.作为一个实施例，第一存储器单元mc1至第n存储器单元mcn中的至少一个存储器单元可以被用作虚设存储器单元。当提供虚设存储器单元时，可以稳定地控制对应串的电压或电流。每个串的管道晶体管pt的栅极可以连接到管道线pl。
70.每个串的漏极选择晶体管dst可以连接在位线与存储器单元mcp 1至mcn之间。布置在行方向上的串可以连接到在行方向上延伸的漏极选择线。第一行的串st11至st1m的漏极选择晶体管可以连接到第一漏极选择线dsl1。第二行的串st21至st2m的漏极选择晶体管可以连接到第二漏极选择线dsl2。
71.布置在列方向上的串可以连接到在列方向上延伸的位线。在图4中，第一列的串st11和st21可以连接到第一位线bl1。第m列的串st1m和st2m可以连接到第m位线blm。
72.在行方向上布置的串之中，连接到相同字线的存储器单元可以配置一个页。例如，第一行的串st11至st1m之中的、连接到第一字线wl1的存储器单元可以配置一个页。第二行的串st21至st2m之中的、连接到第一字线wl1的存储器单元可以配置另一页。布置在一个行方向上的串将通过选择漏极选择线dsl1和dsl2中的任一个漏极选择线来被选择。被选择的串的一个页将通过选择字线wl1至wln中的任一个字线来被选择。
73.图5是图示以三维配置的存储器块的另一实施例的图。
74.参考图5，存储器单元阵列100可以包括从mb1到mbk编号的多个存储器块110。存储器块110中的每个存储器块110可以包括多个串st11'至st1m'和st21'至st2m'。多个串st11'至st1m'和st21'至st2m'中的每个串可以沿着垂直方向(z方向)延伸。在块110中，可以在行方向(x方向)上布置m个串。在图5中，在列方向(y方向)上布置两个串，但这是为了便于描述，并且可以在列方向(y方向)上布置三个或更多串。
75.多个串st11'至st1m'和st21'至st2m'中的每个串可以包括至少一个源极选择晶体管sst、第一存储器单元mc1至第n存储器单元mcn和至少一个漏极选择晶体管dst。
76.每个串的源极选择晶体管sst可以连接在源极线sl与存储器单元mc1至mcn之间。布置在相同行中的串的源极选择晶体管可以连接到相同源极选择线。布置在第一行中的串st11'至st1m'的源极选择晶体管可以连接到第一源极选择线ssl1。布置在第二行中的串st21'至st2m'的源极选择晶体管可以连接到第二源极选择线ssl2。作为另一实施例，串st11
′
至st1m
′
和st21
′
至st2m
′
的源极选择晶体管可以共同连接到一个源极选择线。
77.每个串的第一存储器单元mc1至第n存储器单元mcn可以彼此串联连接在源极选择晶体管sst与漏极选择晶体管dst之间。第一存储器单元mc1至第n存储器单元mcn的栅极可以分别连接到第一字线wl1至第n字线wln。
78.作为一个实施例，第一存储器单元mc1至第n存储器单元mcn中的至少一个存储器单元可以被用作虚设存储器单元。当提供虚设存储器单元时，可以稳定地控制对应串的电压或电流。因此，可以改进存储在存储器块110中的数据的可靠性。
79.每个串的漏极选择晶体管dst可以连接在位线与存储器单元mc1至mcn之间。布置在行方向上的串的漏极选择晶体管dst可以连接到在行方向上延伸的漏极选择线。串st11'至st1m'的漏极选择晶体管dst可以连接到第一漏极选择线dsl1。串st21'至st2m'的漏极选择晶体管dst可以连接到第二漏极选择线dsl2。
80.即，除了从每个串中排除管道晶体管pt之外，图5的存储器块110可以具有与图4的存储器块110的等效电路类似的等效电路。
81.图6是图示配置存储器块的串组的一个示例的图。
82.参考图6，示出了包括在图4或图5所示的存储器块中的串组string group 1和string group 2。例如，一起参考图4，包括在存储器块mb1中的串组可以被限定为共享漏极
2中的单元串st21可以共享页缓冲器pb1。
93.图9a是图示配置存储器块的串组的另一示例的图。同时，图9b是图示第一串组至第四串组中包括的单元串的一部分的电路图。
94.参考图9a，存储器块可以包括四个串组string group 1至string group 4。如上文所描述的，包括在存储器块中的串组可以被限定为共享漏极选择线或源极选择线的单元串。图6所示的存储器块可以包括两个串组，但是如图9a所示，存储器块可以被配置成包括四个串组。
95.参考图9b，示出了包括在第一串组string group 1中的单元串st11、包括在第二串组string group 2中的单元串st21、包括在第三串组string group 3中的单元串st31、以及包括在第四串组string group 4中的单元串st41。图9b可以是在 y方向上图示图9a所示的存储器块的电路图。
96.第一串组string group 1的单元串st11可以包括连接在第一漏极选择晶体管dst1与第一源极选择晶体管sst1之间的存储器单元mc11至mc1n。第二串组string group 2的单元串st21可以包括连接在第二漏极选择晶体管dst2与第二源极选择晶体管sst2之间的存储器单元mc21至mc2n。第三串组string group 3的单元串st31可以包括连接在第三漏极选择晶体管dst3与第三源极选择晶体管sst3之间的存储器单元mc31至mc3n。第四串组string group 4的单元串st41可以包括连接在第四漏极选择晶体管dst4与第四源极选择晶体管sst4之间的存储器单元mc41至mc4n。
97.参考图6至图8，描述了具有两个串组的存储器块。然而，如图9a和图9b所示，还可以配置具有四个串组的存储器块。
98.图10是图示根据本公开的一个实施例的存储器系统的编程操作的阈值电压分布图。参考图10，根据本公开的一个实施例的存储器系统以重新编程方法对存储器单元进行编程。
99.当从主机2000输入写入请求和数据时，存储器控制器1200可以响应于写入请求而生成命令cmd以控制存储器设备1100的写入操作，并且可以将与写入请求一起接收的地址转换为存储器设备1100的地址，以生成经转换的地址add。
100.响应于写入请求，存储器控制器1200的编程次序控制器1210可以设置多个串的编程次序，该多个串被包括在存储器设备1100中包括的多个存储器块之中的、要对其执行编程操作的被选择的存储器块中。例如，编程次序控制器1210可以设置编程次序，使得依序对包括在被选择的存储器块中的多个串进行选择和编程。
101.存储器控制器1200可以将命令cmd、数据和地址add传输到存储器设备1100。
102.响应于命令cmd和地址add，存储器设备1100的控制逻辑300可以输出操作信号op_cmd、行地址radd以及页缓冲器控制信号pbsignals，以使得外围电路200对被选择的存储器块(例如mb1)之中由连接到字线wl1的存储器单元配置的被选择的物理页执行第一编程操作。此后，在对另一物理页执行第一编程操作或第二编程操作之后，可以对被选择的物理页执行第二编程操作。
103.参考图10，第一编程操作可以将擦除状态s0的存储器单元的阈值电压保持为原样，或将存储器单元的阈值电压编程到高于目标电平pv1*、pv2*和pv3*的状态。此时，第一编程操作的目标电平pv1*、pv2*和pv3*可以低于第二编程操作的目标电平pv1、pv2和pv3。
此外，作为另一实施例，第一编程操作的目标电平pv1*、pv2*和pv3*以及第二编程操作的目标电平pv1、pv2和pv3可以相同地被设置。作为第一编程操作的结果，存储器单元可以被编程为具有s0、s1*、s2*和s3*之中的一个编程状态。同时，第二编程操作可以是在第一编程操作之后将存储器单元的阈值电压保持为擦除状态s0、或将存储器单元的阈值电压编程到高于目标电平pv1、pv2和pv3的状态的操作。作为第二编程操作的结果，存储器单元可以被编程为具有s0、s1、s2和s3之中的一个编程状态。
104.在本技术的实施例中，可以在重新编程操作中包括第一编程操作和第二编程操作。然而，本发明不限于此。重新编程操作可以包括第一编程操作至第y(y为等于或大于2的整数)编程操作，并且每个编程操作的目标电平可以彼此相等，或第一编程操作的目标电平可以低于另一编程操作的目标电平。可以利用重新编程操作来改进存储器单元的阈值电压分布。
105.同时，作为一个示例参考图10描述了重新编程方法，但是重新编程方法还可以应用于tlc或qlc。
106.图11a至图11f是图示根据本公开的一个实施例的操作存储器设备的方法的图。
107.图11a至图11f示出了连接到第一字线wl1至第n字线wln的多个页。更具体地，第一串组st1可以包括第一物理页至第n物理页。第一物理页至第n物理页可以以重新编程方法来被编程。即，为了对一个物理页进行编程，可以执行第一编程操作和第二编程操作。第一编程操作的验证电压可以小于第二编程操作的验证电压。
108.在图11a至图11b中，连接到字线中的每个字线的一个物理页被示为两个连接的四边形，以便指示这样的特性。同时，写入每个四边形中的数字指示数据的编程次序。
109.更具体地，参考图11a，可以对包括在第一串组st1中的n个物理页之中的连接到第一字线wl1的物理页执行第一编程操作(1)。为了对此进行指示，在图11a中，在指示第一串组st1的物理页之中的连接到第一字线wl1的物理页的两个四边形中的第一四边形中，写入数字“1”。这意味着可以对图11a所示的物理页之中的第一串组st1的第一物理页执行第一编程操作。同时，在图11a中，在指示第一串组st1的物理页之中的连接到第一字线wl1的物理页的两个四边形之中的第一四边形中示出数字“1”，并且第二四边形是空的。这意味着仅可以对第一串组st1的物理页之中的连接到第一字线wl1的物理页执行第一编程操作，并且不执行第二编程操作。
110.再次参考图11a，在对第一串组st1的连接到第一字线wl1的物理页执行第一编程操作(1)之后，可以对第二串组st2的连接到第一字线wl1的物理页执行第一编程操作(2)。此后，可以对第三串组st3的连接到第一字线wl1的物理页执行第一编程操作(3)，并且可以对第四串组st4的连接到第一字线wl1的物理页执行第一编程操作(4)。
111.参考图11b，在指示第一串组st1的连接到第二字线wl2的物理页的两个四边形之中的第一四边形中，写入数字“5”。因此，在对第四串组st4的连接到第一字线wl1的物理页执行第一编程操作(4)之后，可以对第一串组st1的连接到第二字线wl2的物理页执行第一编程操作。此后，在指示第一串组st1的连接到第一字线wl1的物理页的两个四边形之中的第二四边形中，写入数字“6”。因此，在对第一串组st1的连接到第二字线wl2的物理页执行第一编程操作(5)之后，可以对第一串组st1的连接到第一字线wl1的物理页执行第二编程操作。
112.以类似方法，在对第一串组st1的连接到第一字线wl1的物理页执行第二编程操作(6)之后，对第二串组st2的连接到第二字线wl2的物理页执行第一编程操作(7)，并且可以对第二串组st2的连接到第一字线wl1的物理页执行第二编程操作(8)。
113.此后，可以对第三串组st3的连接到第二字线wl2的物理页执行第一编程操作(9)，并且可以对第三串组st3的连接到第一字线wl1的物理页执行第二编程操作(10)。
114.最后，可以对第四串组st4的连接到第二字线wl2的物理页执行第一编程操作(11)，并且可以对第四串组st4的连接到第一字线wl1的物理页执行第二编程操作(12)。
115.参考图11c，可以以与参考图11b所描述的方法相同的方法连续执行编程操作。即，在可以对第四串组st4的连接到第一字线wl1的物理页执行第二编程操作(12)之后，对第一串组st1的连接到第三字线wl3的物理页执行第一编程操作(13)，并且可以对第一串组st1的连接到第二字线wl2的物理页执行第二编程操作(14)。
116.此后，可以对第二串组st2的连接到第三字线wl3的物理页执行第一编程操作(15)，并且可以对第二串组st2的连接到第二字线wl2的物理页执行第二编程操作(16)。
117.此后，可以对第三串组st3的连接到第三字线wl3的物理页执行第一编程操作(17)，并且可以对第三串组st3的连接到第二字线wl2的物理页执行第二编程操作(18)。
118.此后，可以对第四串组st4的连接到第三字线wl3的物理页执行第一编程操作(19)，并且可以对第四串组st4的连接到第二字线wl2的物理页执行第二编程操作(20)。根据本公开的一个实施例的存储器系统可以以与参考图11a至图11c所描述的方法相同的方法来对页数据进行编程。
119.参考图11d，示出了其中在对连接到第八字线的物理页进行编程之后停止编程操作的情况的操作。当预期在连接到第八字线的物理页的编程之后停止编程操作时，存储器系统可以对第四串组st4的连接到第七字线的物理页执行第二编程操作(60)，并且然后可以对第一串组st1的连接到第八字线的物理页执行第二编程操作(61)，而非对第一串组st1的连接到第九字线的物理页执行第一编程操作。此后，可以对第二串组st2的连接到第八字线的物理页执行第二编程操作(62)，可以对第三串组st3的连接到第八字线的物理页执行第二编程操作(63)，并且可以对第四串组st4的连接到第八字线的物理页执行第二编程操作(64)。在完成六十四次编程操作之后，可以停止数据编程操作。
120.参考图11e，示出了其中在如利用图11d所解释的停止编程操作之后重新开始编程操作的情况的操作。在这种情况下，可以从连接到第九字线的物理页执行编程操作。更具体地，在对第一串组st1的连接到第九字线wl9的物理页执行第一编程操作(1')之后，可以对第二串组st2的连接到第九字线wl9的物理页执行第一编程操作(2')。此后，可以对第三串组st3的连接到第九字线wl9的物理页执行第一编程操作(3')，并且可以对第四串组st4的连接到第九字线wl9的物理页执行第一编程操作(4')。
121.参考图11f，在对第四串组st4的连接到第九字线wl9的物理页执行第一编程操作(4')之后，可以对第一串组st1的连接到第十字线wl10的物理页执行第一编程操作(5')，并且可以对第一串组st1的连接到第九字线wl9的物理页执行第二编程操作(6')。此后，可以对第二串组st2的连接到第十字线wl10的物理页执行第一编程操作(7')，并且可以对第二串组st2的连接到第九字线wl9的物理页执行第二编程操作(8')。
122.此后，可以对第三串组st3的连接到第十字线wl10的物理页执行第一编程操作
(9')，并且可以对第三串组st3的连接到第九字线wl9的物理页执行第二编程操作(10')。
123.此外，可以对第四串组st4的连接到第十字线wl10的物理页执行第一编程操作(11')，并且可以对第四串组st4的连接到第九字线wl9的物理页执行第二编程操作(12')。
124.即，当在停止编程操作之后重新开始编程操作时，可以以与对连接到第一字线至第八字线的物理页执行的编程次序类似的次序，来对连接到第九字线和后续字线的物理页执行编程操作。
125.参考图11f，在随着编程操作停止而对连接到第八字线的页执行第二编程操作(61、62、63和64)之后，随着重新开始编程操作，可以对连接到第九字线的页执行第一编程操作和第二编程操作(1'、2
′
、3'、4'、6'、8'、10'和12')。因而，可能劣化包括在连接到第八字线的页中的存储器单元的阈值电压分布。这成为当存储在连接到第八字线的页中的数据被读取时读取失败的可能性增加的原因。
126.依照根据本公开的另一实施例的存储器系统和操作该存储器系统的方法，当编程操作停止时，可以对与要在其中存储最后编程数据的页相邻的页执行虚设编程操作，并且此后，可以对要在其中存储最后编程数据的页执行第二编程操作。因此，即使后来重新开始编程操作，也可以降低在其中已经存储数据的存储器单元的阈值电压分布劣化的可能性。下文中，参考图12a至图12d，描述根据本公开的另一实施例的操作存储器系统的方法。
127.图12a至图12d是图示根据本公开的另一实施例的操作存储器设备的方法的图。
128.参考图12a，示出了如下情形，其中可以对连接到第八字线wl8的物理页执行第一编程操作(53、55、57、59)，并且可以对连接到第七字线wl7的物理页执行第二编程操作(54、56、58、60)。连接到第一字线wl1至第七字线wl7的物理页的编程次序大体上与参考图11a至图11f所描述的编程次序相同。
129.参考图12a，示出了其中在对连接到第八字线的物理页进行编程之后停止编程操作的情况的操作。参考图12b，当预期停止连接到第八字线的物理页的编程操作时，存储器系统可以对第四串组st4的连接到第七字线的物理页执行第二编程操作(60)，并且然后，可以将虚设数据编程在第一串组st1的连接到第九字线的物理页中(61)。此后，存储器系统可以对第一串组st1的连接到第八字线的物理页执行第二编程操作(62)。
130.此后，存储器系统可以将虚设数据编程在第二串组st2的连接到第九字线的物理页中(63)，并且可以对第二串组st2的连接到第八字线的物理页执行第二编程操作(64)。
131.此后，存储器系统可以将虚设数据编程在第三串组st3的连接到第九字线的物理页中(65)，并且可以对第三串组st3的连接到第八字线的物理页执行第二编程操作(66)。
132.此后，存储器系统可以将虚设数据编程在第四串组st4的连接到第九字线的物理页中(67)，并且可以对第四串组st4的连接到第八字线的物理页执行第二编程操作(68)。
133.参考图12c，示出了其中重新开始编程操作的情况的操作。在这种情况下，可以从连接到第十字线的物理页执行编程操作。更具体地，可以对第一串组st1的连接到第十字线wl10的物理页执行第一编程操作(1')，并且可以对第二串组st2的连接到第十字线wl10的物理页执行第一编程操作(2')。此后，可以对第三串组st3的连接到第十字线wl10的物理页执行第一编程操作(3')，并且可以对第四串组st4的连接到第十字线wl10的物理页执行第一编程操作(4')。
134.参考图12d，在对第四串组st4的连接到第十字线wl10的物理页执行第一编程操作
(4')之后，可以对第一串组st1的连接到第十一字线wl11的物理页执行第一编程操作(5')，并且可以对第一串组st1的连接到第十字线wl10的物理页执行第二编程操作(6')。此后，可以对第二串组st2的连接到第十一字线wl11的物理页执行第一编程操作(7')，并且可以对第二串组st2的连接到第十字线wl10的物理页执行第二编程操作(8')。
135.此后，可以对第三串组st3的连接到第十一字线wl11的物理页执行第一编程操作(9')，并且可以对第三串组st3的连接到第十字线wl10的物理页执行第二编程操作(10')。
136.此外，可以对第四串组st4的连接到第十一字线wl11的物理页执行第一编程操作(11')，并且可以对第四串组st4的连接到第十字线wl10的物理页执行第二编程操作(12')。
137.即，当在停止编程操作之后重新开始编程操作时，可以以与对连接到第一字线至第八字线的物理页执行的编程次序类似的次序，对连接到第十字线和后续字线的物理页执行编程操作。
138.参考图12b，在随着编程操作停止而对连接到第八字线的页执行第一编程操作(53、55、57和59)之后，可以对连接到第九字线的页执行虚设编程操作(61、63、65和67)，并且在每个虚设编程操作之后，可以对连接到第八字线的物理页执行第二编程操作(62、64、66和68)。因而，即使在重新开始编程之后对连接到第十字线的页执行第一编程操作和第二编程操作(1'、2'、3'、4'、6'、8'、10'和12')，也降低了包括在连接到第八字线的页中的存储器单元的阈值电压分布劣化的可能性。
139.即，依照根据本公开的另一实施例的存储器系统和操作该存储器系统的方法，当编程操作停止时，可以对与要在其中存储最后编程数据的页相邻的页执行虚设编程操作，并且此后，可以对要在其中存储最后编程数据的页执行第二编程操作。因此，即使后来重新开始编程操作，也可以降低在其中已经存储数据的存储器单元的阈值电压分布劣化的可能性。
140.图13是图示参考图12a至图12d所描述的操作存储器设备的方法的流程图。在下文中，一起参考图12a至图12d对图13所示的方法进行描述。在图12a至图12d中，当停止编程操作时，存储最后数据的物理页是连接到第八字线wl8的物理页。因而，为了便于描述，对在图13中i为8的情况进行描述。
141.在步骤s110中，在包括在第一串组st1中的多个物理页之中，可以对连接到第i字线的物理页执行第一编程操作，并且可以对连接到第i-1字线的物理页执行第二编程操作。参考图12a至图12d，在包括在第一串组st1中的多个物理页之中，可以对连接到第八字线wl8的物理页执行第一编程操作(53)，并且可以对连接到第七字线wl7的物理页执行第二编程操作(54)。
142.在步骤s120中，在包括在第二串组st2中的多个物理页之中，可以对连接到第i字线的物理页执行第一编程操作，并且可以对连接到第i-1字线的物理页执行第二编程操作。参考图12a至图12d，在包括在第二串组st2中的多个物理页之中，可以对连接到第八字线wl8的物理页执行第一编程操作(55)，并且可以对连接到第七字线wl7的物理页执行第二编程操作(56)。
143.在步骤s130中，在包括在第三串组st3中的多个物理页之中，可以对连接到第i字线的物理页执行第一编程操作，并且可以对连接到第i-1字线的物理页执行第二编程操作。参考图12a至图12d，在包括在第三串组st3中的多个物理页之中，可以对连接到第八字线
wl8的物理页执行第一编程操作(57)，并且可以对连接到第七字线wl7的物理页执行第二编程操作(58)。
144.在步骤s140中，在包括在第四串组st4中的多个物理页之中，可以对连接到第i字线的物理页执行第一编程操作，并且可以对连接到第i-1字线的物理页执行第二编程操作。参考图12a至图12d，在包括在第四串组st4中的多个物理页之中，可以对连接到第八字线wl8的物理页执行第一编程操作(59)，并且可以对连接到第七字线wl7的物理页执行第二编程操作(60)。
145.此后，在步骤s150中，在包括在第一串组st1中的多个物理页之中，虚设数据可以被编程在连接到第i 1字线的物理页中，并且可以对连接到第i字线的物理页执行第二编程操作。参考图12a至图12d，在包括在第一串组st1中的多个物理页之中，可以对连接到第九字线wl9的物理页执行虚设编程操作(61)，并且可以对连接到第八字线wl8的物理页执行第二编程操作(62)。
146.在步骤s160中，在包括在第二串组st2中的多个物理页之中，虚设数据可以被编程在连接到第i 1字线的物理页中，并且可以对连接到第i字线的物理页执行第二编程操作。参考图12a至图12d，在包括在第二串组st2中的多个物理页之中，可以对连接到第九字线wl9的物理页执行虚设编程操作(63)，并且可以对连接到第八字线wl8的物理页执行第二编程操作(64)。
147.在步骤s170中，在包括在第三串组st3中的多个物理页之中，虚设数据可以被编程在连接到第i 1字线的物理页中，并且可以对连接到第i字线的物理页执行第二编程操作。参考图12a至图12d，在包括在第三串组st3中的多个物理页之中，可以对连接到第九字线wl9的物理页执行虚设编程操作(65)，并且可以对连接到第八字线wl8的物理页执行第二编程操作(66)。
148.在步骤s180中，在包括在第四串组st4中的多个物理页之中，虚设数据可以被编程在连接到第i 1字线的物理页中，并且可以对连接到第i字线的物理页执行第二编程操作。参考图12a至图12d，在包括在第四串组st4中的多个物理页之中，可以对连接到第九字线wl9的物理页执行虚设编程操作(67)，并且可以对连接到第八字线wl8的物理页执行第二编程操作(68)。
149.此后，在步骤s190中，在包括在第一串组至第四串组中的多个物理页之中，可以对连接到第i 2字线的物理页中的每个物理页执行第一编程操作。参考图12a至图12d，随着重新开始编程操作，可以对连接到第十字线wl10的物理页执行第一编程操作(1'、2'、3'和4')。
150.图14a至图14g是图示根据本公开的另一实施例的操作存储器设备的方法的图。
151.参考图14a，在对第一串组st1的连接到第一字线wl1的物理页执行第一编程操作(1)之后，可以对第二串组st2的连接到第一字线wl1的物理页执行第一编程操作(2)，可以对第三串组st3的连接到第一字线wl1的物理页执行第一编程操作(3)，并且可以对第四串组st4的连接到第一字线wl1的物理页执行第一编程操作(4)。即，可以对第一串组st1至第四串组st4的连接到第一字线wl1的物理页依序执行第一编程操作。
152.参考图14b，在对第四串组st4的连接到第一字线wl1的物理页执行第一编程操作(4)之后，可以对第一串组st1的连接到第二字线wl2的物理页执行第一编程操作(5)，可以
对第二串组st2的连接到第二字线wl2的物理页执行第一编程操作(6)，可以对第三串组st3的连接到第二字线wl2的物理页执行第一编程操作(7)，并且可以对第四串组st4的连接到第二字线wl2的物理页执行第一编程操作(8)。即，在对第一串组st1至第四串组st4的连接到第一字线wl1的物理页依序执行第一编程操作(1、2、3和4)之后，可以对第一串组st1至第四串组st4的连接到第二字线wl2的物理页依序执行第一编程操作(5、6、7和8)。
153.再次参考图14b，在对第一串组st1至第四串组st4的连接到第二字线wl2的物理页依序执行第一编程操作(5、6、7和8)之后，可以对第一串组st1至第四串组st4的连接到第一字线wl1的物理页依序执行第二编程操作(9、10、11和12)。
154.参考图14c，在对第一串组st1至第四串组st4的连接到第一字线wl1的物理页依序执行第二编程操作(9、10、11和12)之后，可以对第一串组st1至第四串组st4的连接到第三字线wl3的物理页依序执行第一编程操作(13、14、15和16)，并且可以对第一串组st1至第四串组st4的连接到第二字线wl2的物理页依序执行第二编程操作(17、18、19和20)。在这样的方法中，可以以重新编程方法对连接到第一字线wl1至第七字线wl7的物理页进行编程。
155.参考图14d，示出了如下情形，其中对第一串组st1至第四串组st4的连接到第八字线wl8的物理页依序执行第一编程操作(53、54、55和56)，并且对第一串组st1至第四串组st4的连接到第七字线wl7的物理页依序执行第二编程操作(57、58、59和60)。在这种情形下，在连接到第八字线wl8的物理页的编程之后，可以停止编程操作。
156.参考图14e，当预期在连接到第八字线wl8的物理页的编程之后停止编程操作时，存储器系统可以对第一串组st1至第四串组st4的连接到第七字线wl7的物理页依序执行第二编程操作(57、58、59和60)，并且然后将虚设数据编程在第一串组st1至第四串组st4的连接到第九字线wl9的物理页中(61、62、63和64)。
157.参考图14f，在对第一串组st1至第四串组st4的连接到第九字线wl9的物理页执行虚设编程操作(61、62、63和64)之后，可以对第一串组st1至第四串组st4的连接到第八字线wl8的物理页依序执行第二编程操作(65、66、67和68)。
158.参考图14g，随着重新开始编程操作，可以对第一串组st1至第四串组st4的连接到第十字线wl10的物理页依序执行第一编程操作(1'、2'、3'和4')。
159.图15是图示参考图14a至图14g所描述的操作存储器设备的方法的流程图。在下文中，一起参考图14a至图14g对图15所示的方法进行描述。在图14a至图14g中，当停止编程操作时，存储最后数据的物理页可以是连接到第八字线wl8的物理页。因而，为了便于描述，对在图15中i为8的情况进行描述。
160.在步骤s210中，在包括在第一串组st1至第四串组st4中的多个物理页之中，可以对连接到第i字线的物理页执行第一编程操作。参考图14a至图14g，在包括在第一串组st1至第四串组st4中的多个物理页之中，可以对连接到第八字线wl8的物理页执行第一编程操作(53、54、55和56)。
161.此后，在步骤s230中，在包括在第一串组至第四串组中的多个物理页之中，可以对连接到第i-1字线的物理页执行第二编程操作。参考图14a至图14g，在包括在第一串组st1至第四串组st4中的多个物理页之中，可以对连接到第七字线wl7的物理页执行第二编程操作(57、58、59和60)。
162.此后，在步骤s250中，在包括在第一串组至第四串组中的多个物理页之中，虚设数
据可以被编程在连接到第i 1字线的物理页中的每个物理页中。参考图14a至图14g，在包括在第一串组st1至第四串组st4中的多个物理页之中，可以对连接到第九字线wl9的物理页执行虚设编程操作(61、62、63和64)。
163.此后，在步骤s270中，在包括在第一串组至第四串组中的多个物理页之中，可以对连接到第i字线的物理页执行第二编程操作。参考图14a至图14g，在包括在第一串组st1至第四串组st4中的多个物理页之中，可以对连接到第八字线wl8的物理页执行第二编程操作(65、66、67和68)。
164.此后，在步骤s290中，在包括在第一串组st1至第四串组st4中的多个物理页之中，可以对连接到第i 2字线的物理页执行第一编程操作。参考图14a至图14g，在包括在第一串组st1到第四串组st4中的多个物理页之中，可以对连接到第十字线wl10的物理页执行第一编程操作(1'、2'、3'和4')。
165.图16是图示包括图2所示的存储器设备的存储器系统的另一实施例的图。
166.参考图16，存储器系统30000可以被实现为蜂窝电话、智能电话、平板pc、个人数字助理(pda)或无线通信设备。存储器系统30000可以包括存储器设备1100和存储器控制器1200，存储器控制器1200能够控制存储器设备1100的操作。基于处理器3100，存储器控制器1200可以控制对存储器设备1100的数据访问操作，例如，编程操作、擦除操作或读取操作。
167.基于存储器控制器1200，被编程在存储器设备1100中的数据可以通过显示器3200来被输出。
168.无线电收发器3300可以通过天线ant发射和接收无线电信号。例如，无线电收发器3300可以将通过天线ant接收的无线电信号转换为可以由处理器3100处理的信号。因此，处理器3100可以处理从无线电收发器3300输出的信号，并且将经处理的信号传输给存储器控制器1200或显示器3200。存储器控制器1200可以将由处理器3100处理的信号编程到存储器设备1100。此外，无线电收发器3300可以将从处理器3100输出的信号转换为无线电信号，并且通过天线ant将经转换的无线电信号输出给外部设备。输入设备3400可以是能够输入用于控制处理器3100的操作的控制信号或要由处理器3100处理的数据的设备。输入设备3400可以被实现为诸如触摸板或计算机鼠标的指向设备、小键盘或键盘。处理器3100可以控制显示器3200的操作，使得通过显示器3200输出从存储器控制器1200输出的数据、从无线电收发器3300输出的数据、或从输入设备3400输出的数据。
169.根据一个实施例，能够控制存储器设备1100的操作的存储器控制器1200可以被实现为处理器3100的一部分，并且也可以被实现为与处理器3100分离的芯片。
170.图17是图示包括图2所示的存储器设备的存储器系统的另一实施例的图。
171.参考图17，存储器系统40000可以被实现为个人计算机(pc)、平板pc、上网本、电子阅读器、个人数字助理(pda)、便携式多媒体播放器(pmp)、mp3播放器、或mp4播放器。
172.存储器系统40000可以包括存储器设备1100和存储器控制器1200，存储器控制器1200能够控制对存储器设备1100的数据处理操作。
173.根据通过输入设备4200输入的数据，处理器4100可以通过显示器4300来输出存储在存储器设备1100中的数据。例如，输入设备4200可以被实现为诸如触摸板或计算机鼠标的指向设备、小键盘或键盘。
174.处理器4100可以控制存储器系统40000的整体操作，并且可以控制存储器控制器
1200的操作。根据一个实施例，能够控制存储器设备1100的操作的存储器控制器1200可以被实现为处理器4100的一部分，或可以被实现为与处理器4100分离的芯片。
175.图18是图示包括图2所示的存储器设备的存储器系统的另一实施例的图。
176.参考图18，存储器系统50000可以被实现为图像处理设备，例如，数字相机、被提供有数字相机的便携式电话、被提供有数字相机的智能电话、或被提供有数字相机的平板pc。
177.存储器系统50000可以包括存储器设备1100和存储器控制器1200，存储器控制器1200能够控制对存储器设备1100的数据处理操作，例如，编程操作、擦除操作或读取操作。
178.存储器系统50000的图像传感器5200可以将光学图像转换成数字信号。经转换的数字信号可以被传输给处理器5100或存储器控制器1200。基于处理器5100，经转换的数字信号可以通过显示器5300被输出，或通过存储器控制器1200被存储在存储器设备1100中。此外，基于处理器5100或存储器控制器1200，存储在存储器设备1100中的数据可以通过显示器5300被输出。
179.根据一个实施例，能够控制存储器设备1100的操作的存储器控制器1200可以被实现为处理器5100的一部分，或者可以被实现为与处理器5100分离的芯片。
180.图19是图示包括图2所示的存储器设备的存储器系统的另一实施例的图。
181.参考图19，存储器系统70000可以被实现为存储器卡或智能卡。存储器系统70000可以包括存储器设备1100、存储器控制器1200和卡接口7100。
182.存储器控制器1200可以控制在存储器设备1100与卡接口7100之间的数据交换。根据一个实施例，卡接口7100可以是安全数字(sd)卡接口或多媒体卡(mmc)接口，但不限于此。
183.卡接口7100可以根据主机60000的协议，通过接口进行在主机60000与存储器控制器1200之间的数据交换。根据一个实施例，卡接口7100可以支持通用串行总线(usb)协议和芯片间(ic)-usb协议。这里，卡接口可以指代：能够支持由主机60000使用的协议的硬件、安装在该硬件中的软件、或信号传输方法。
184.当存储器系统70000连接到主机60000(诸如，pc、平板pc、数字相机、数字音频播放器、移动电话、控制台视频游戏硬件、或数字机顶盒)的主机接口6200时，基于微处理器6100，接口6200可以通过卡接口7100和存储器控制器1200，执行与存储器设备1100的数据通信。
185.在本说明书和附图中公开的本公开的实施例仅利用具体示例被提供，以简易描述本公开的技术内容并且帮助理解本公开，并不旨在限制本公开的范围。对于本领域普通技术人员而言显而易见的是，除了本文中所公开的实施例之外，还可以实现基于本公开的技术精神的其他修改示例。