具有降低JFET效应的霍尔效应传感器的制作方法

技术特征：
1.一种霍尔效应传感器，其包括：霍尔元件，所述霍尔元件设置在半导体本体的表面处并包括：第一导电类型的第一掺杂区；第二导电类型的第二掺杂区，所述第二掺杂区设置在所述第一掺杂区下方并邻接所述第一掺杂区，并且在所述半导体本体内电隔离；第一端子、第二端子、第三端子和第四端子，所述第一端子、所述第二端子、所述第三端子和所述第四端子在所述表面的不同位置处与所述第一掺杂区电接触；以及第五端子，所述第五端子与所述第二掺杂区电接触；耦合到所述霍尔元件的所述第一端子的第一电流源；共模反馈调节电路系统，所述共模反馈调节电路系统具有耦合到所述霍尔元件的所述第二端子和所述第四端子的输入以及耦合到所述第三端子和接地节点的输出；以及耦合到所述霍尔元件的所述第二端子和所述第四端子的输出电路系统；其中，所述霍尔元件的所述第三端子耦合到所述第二掺杂区。2.根据权利要求1所述的霍尔效应传感器，其中，所述共模反馈调节电路系统包括：电压参考电路，所述电压参考电路具有呈现共模参考电压的输出；第二电流源，所述第二电流源耦合在所述第三端子与所述接地节点之间；以及调节放大器，所述调节放大器具有耦合到所述霍尔元件的所述第二端子和所述第四端子的输入、耦合到所述电压参考电路的所述输出的输入以及耦合到所述第二电流源的控制端子的输出。3.根据权利要求1所述的霍尔效应传感器，其中，所述霍尔元件进一步包括：所述第一导电类型的掩埋掺杂区，所述掩埋掺杂区设置在所述第二掺杂区下方并邻接所述第二掺杂区；以及沟槽隔离结构，所述沟槽隔离结构从所述半导体本体的所述表面延伸到至少到达所述掩埋掺杂区并围绕所述第二掺杂区的深度。4.根据权利要求3所述的霍尔效应传感器，其中，所述霍尔元件进一步包括：所述第一导电类型的第三掺杂区，所述第三掺杂区围绕所述沟槽隔离结构并延伸到至少到达所述掩埋掺杂区的深度。5.根据权利要求1所述的霍尔效应传感器，其进一步包括：所述第一导电类型的第一浅阱区、第二浅阱区、第三浅阱区和第四浅阱区，所述第一浅阱区、所述第二浅阱区、所述第三浅阱区和所述第四浅阱区从所述表面到与所述第一掺杂区接触的深度；其中，所述第一端子、所述第二端子、所述第三端子和所述第四端子分别接触所述第一浅阱区、所述第二浅阱区、所述第三浅阱区和所述第四浅阱区的表面位置。6.根据权利要求5所述的霍尔效应传感器，其进一步包括：所述第二导电类型的第五浅阱区，所述第五浅阱区设置在所述第一掺杂区的边界处并从所述表面延伸到与所述第二掺杂区接触的深度；其中，所述第五端子接触所述第五浅阱区的至少一个表面位置。7.根据权利要求1所述的霍尔效应传感器，其中，所述第二端子和所述第四端子与所述第一掺杂区电接触的表面的位置与所述第一端子和所述第三端子与所述第一掺杂区电接
触的表面的位置不共线。8.根据权利要求1所述的霍尔效应传感器，其中，所述第二端子和所述第四端子与所述第一掺杂区电接触的表面的位置与所述第一端子和所述第三端子与所述第一掺杂区电接触的表面的位置共线。9.根据权利要求1所述的霍尔效应传感器，其进一步包括：所述第二导电类型的第四掺杂区，所述第四掺杂区设置在所述表面处并覆盖所述第一掺杂区，并与所述第五端子电接触。10.根据权利要求1所述的霍尔效应传感器，其中，所述第一导电类型为n型，并且所述第二导电类型为p型。11.一种在集成电路处检测磁场的方法，其包括：利用电流偏置霍尔元件的第一端子，所述霍尔元件设置在所述集成电路的表面处并与所述集成电路的第一掺杂区接触，所述第一掺杂区为第一导电类型；响应于所述霍尔元件的第二端子和第四端子处的共模电压调节所述霍尔元件第三端子处的电压；以及放大所述第二端子和所述第四端子处的差分电压以响应于磁场撞击所述霍尔元件而产生输出信号；其中，所述霍尔元件进一步包括在所述第一掺杂区下方并邻接所述第一掺杂区的第二掺杂区，所述第二掺杂区为第二导电类型，所述第二掺杂区耦合到所述第三端子并具有利用所述第三端子处的电压调节的电压。12.根据权利要求11所述的方法，其中，所述调节步骤包括：响应于所述第二端子和所述第四端子处的共模电压，相对于共模参考电压调制由耦合在所述第三端子和所述接地节点之间的电流源传导的电流。13.根据权利要求12所述的方法，其中，所述调制步骤包括：操作放大器以调制由所述电流源传导的电流，使得所述第二端子和所述第四端子处的共模电压匹配所述共模参考电压，所述放大器至少具有耦合到所述第二端子和所述第四端子的第一输入、耦合以接收所述共模参考电压的第二输入以及耦合到所述电流源的控制端子的输出。14.根据权利要求12所述的方法，其中，所述第一端子、所述第二端子、所述第三端子和所述第四端子在所述集成电路的所述表面的不同位置处与所述第一掺杂区电接触。15.根据权利要求11所述的方法，其中，所述第二端子和所述第四端子与所述第一掺杂区电接触的表面的位置与所述第一端子和所述第三端子与所述第一掺杂区电接触的表面的位置不共线。16.根据权利要求11所述的方法，其中，所述第二端子和所述第四端子与所述第一掺杂区电接触的表面的位置与所述第一端子和所述第三端子与所述第一掺杂区电接触的表面的位置基本共线。17.根据权利要求11所述的方法，其中，所述第一导电类型为n型，并且所述第二导电类型为p型。18.根据权利要求11所述的方法，其中，所述第三端子是所述霍尔元件的最低电势端子。

技术总结
本申请题为“具有降低JFET效应的霍尔效应传感器”。一种霍尔效应传感器(400)包括布置在半导体本体表面处的霍尔元件(300、500)，该霍尔元件包括布置在隔离的第二导电类型的第二掺杂区(306p)上方并与之邻接的第一导电类型的第一掺杂区(310n)。霍尔元件的第一端子至第四端子(T1


技术研发人员：C
受保护的技术使用者：德克萨斯仪器股份有限公司
技术研发日：2022.08.15
技术公布日：2023/2/17