共源型功率器件及其制作方法

1.本发明属于微电子技术领域，特别涉及一种功率器件，可用于电力电子系统。
技术背景
2.功率器件作为电力电子系统的重要元件，是实现能量转换与控制的重要工具。因此，功率器件的性能和可靠性对整个电力电子系统的各项技术指标和性能有着决定性影响。当前，si基开关器件性能已经趋近其理论极限，不能满足下一代电力电子系统高温、高压、高频、高效和高功率密度的要求。而以gan为代表的第三代宽禁带半导体材料，具有禁带宽度大、饱和电子漂移速度高、临界击穿电场大、化学性质稳定的特点，在制备具有更低导通电阻、更快开关速度、更高击穿电压的开关器件方面，已展现出独特的优势。特别是基于gan基异质结结构的高电子迁移率器件，即gan基高电子迁移率开关器件，以其优异的功率特性，在国民经济与军事领域具有广阔和特殊的应用前景。
3.传统氮化镓基增强型开关器件是基于gan基异质结结构，其包括：衬底、过渡层、沟道层、势垒层、p-gan栅、漏极、源极、栅金属；势垒层上部左侧淀积有漏极，势垒层上部右侧淀积有源极，势垒层上部中间部分淀积有p-gan栅，p-gan栅上部淀积有栅金属，如图1所示。然而，在传统氮化镓基增强型开关器件中，开态时器件中电流只能沿着漏极至源极一个方向传导，功率只能由漏极传送至源极，即传统氮化镓基增强型开关器件只能实现单向导通和单向阻断。在逆变器、交流-交流变频器等众多领域中，往往需要器件具有双向导通和双向阻断能力，为了解决双向导通和双向阻断问题，现有文献99.3％efficiency of three-phase inverter for motor drive using gan-based gate injection transistors,2011twenty-sixth annual ieee applied power electronics conference and exposition(apec),2011,481-484，提出了将两个氮化镓基增强型开关器件串联构建双向开关的结构，但该开关处于二极管单向导通模式工作时，例如，当器件1导通，器件2关断时，器件2构成了一个二极管，该二极管的开启电压较大且与器件阈值电压相等，导致该模式工作时的开关导通损耗大大增加，因此该开关处于二极管单向导通模式工作时高阈值电压vth与低反向开启电压v
on
不能同时实现。这严重限制了这种开关的实际应用。
4.因此，需要研发工艺简单，双向导通和双向阻断特性好，并且二极管单向导通模式工作时开启电压低的高性能氮化镓基增强型开关器件，以满足电子电力系统对于该类开关器件的急切需求。


技术实现要素：

5.本发明的目的在于针对上述现有技术的不足，提供一种共源型功率器件及其制作方法，以同时实现双向导通和双向阻断特性，减小开关二极管单向导通模式工作时的开启电压，降低损耗，提升开关器件的集成度。
6.为实现上述目的，本发明的技术方案如下：
7.1.一种共源型功率器件，自下而上包括：衬底1、过渡层2、第二沟道层5和第二势垒
层6，其特征在于：
8.所述过渡层2与第二沟道层5之间插有第一沟道层3和第一势垒层4，且第一势垒层4位于第一沟道层3上部；
9.所述第一沟道层3、第一势垒层4、第二沟道层5、第二势垒层6的左、右两侧均设有台面7，这两个台面7的下端均位于过渡层2的上部，该左、右两侧的台面7上分别设有左漏极8与右漏极9；
10.所述第二沟道层5、第二势垒层6的中间位置设有n 区10，该n 区10的下侧位于第二沟道层5内部；
11.所述n 区10上部与第一沟道层3内部之间设有凹槽11，该凹槽内部的上、下部分别设有源极13和阳极12，且这两个电极的接触面位于n 区10的下侧；
12.所述左漏极8与源极13之间的第二势垒层6上设有左p型块14和左栅极16；右漏极9与源极13之间的第二势垒层6上设有右p型块15和右栅极17。
13.进一步，所述第一势垒层4的厚度s1为2～60nm，第二势垒层6的厚度s2为2～60nm。
14.进一步，所述n 区10为n型重掺杂区域，其注入剂量大于1
×
10
20
cm-2
。
15.进一步，所述凹槽11下侧位于第一沟道层3内部，且凹槽11下侧与第一沟道层3上表面的距离至少为5nm。
16.进一步，所述阳极12上侧与n 区10的下侧之间的距离t＞0nm。
17.进一步，所述左p型块14与右p型块15厚度h均为10～500nm，其掺杂浓度均为1
×
10
16
～5
×
10
20
cm-3
。
18.进一步，所述左栅极16位于左p型块14的上部，所述右栅极17位于右p型块15的上部。
19.进一步，所述左漏极8与右漏极9采用相同的金属组合，且均与接触的半导体之间形成欧姆接触；
20.进一步，所述阳极12采用多层金属，且最底层金属为高功函数金属，阳极12与接触的半导体之间形成肖特基接触；
21.进一步，所述源极13与接触的半导体之间形成欧姆接触。
22.2.一种制作上述共源型功率器件的方法，其特征在于，包括如下步骤：
23.a)在衬底1上外延gan基宽禁带半导体材料，形成厚度为1～50μm的过渡层2；
24.b)制作沟道层与势垒层：
25.b1)在过渡层2上外延gan材料，形成厚度为10～200nm的第一沟道层3；
26.b2)在第一沟道层3上外延gan基宽禁带半导体材料，形成厚度s1为2～60nm的第一势垒层4；
27.b3)在第一势垒层4上外延gan材料，形成厚度为10～200nm的第二沟道层5；
28.b4)在第二沟道层5上外延gan基宽禁带半导体材料，形成厚度s2为2～60nm的第二势垒层6；
29.c)在第二势垒层6上第一次制作掩膜，利用该掩膜在第二势垒层6、第二沟道层5、第一势垒层4、第一沟道层3的两侧分别进行刻蚀，且刻蚀至过渡层2的上表面为止，形成左、右两个台面7；
30.d)利用步骤c)中制作的掩膜，在左、右两个台面7上分别淀积多层金属，并进行快
速热退火，形成左漏极8与右漏极9，这两个漏极均与接触的半导体之间形成欧姆接触；
31.e)在第二势垒层6、左漏极8与右漏极9上第二次制作掩膜，利用该掩膜在第二沟道层5、第二势垒层6的中间位置进行离子注入，形成n 区10，在确定注入剂量与能量时，要保证不会对第一沟道层3造成损伤；
32.f)在第二势垒层6、左漏极8、右漏极9与n 区10上第三次制作掩膜，利用该掩膜对n 区10的中部、第二沟道层5、第一势垒层4、第一沟道层3分别进行刻蚀，形成凹槽11；
33.g)利用步骤f)中制作的掩膜，在凹槽11内部淀积多层金属，形成阳极12，该阳极12与其接触的半导体材料之间为肖特基接触；再在该阳极12的上部淀积金属组合，形成源极13，该源极13与第二沟道层5、第一势垒层4之间形成欧姆接触；
34.h)在第二势垒层6、左漏极8、右漏极9、n 区10与源极13上外延p型半导体材料，形成p型层；再在p型层上第四次制作掩膜，利用该掩膜对该p型层进行刻蚀，形成左p型块14与右p型块15；
35.i)在第二势垒层6、左漏极8、右漏极9、n 区10、源极13、左p型块14与右p型块15上第五次制作掩膜，利用该掩膜，在左p型块14与右p型块15上淀积多层金属，分别形成左栅极16与右栅极17，完成整个器件的制作。
36.本发明器件与传统氮化镓基增强型开关器件比较，具有以下优点：
37.第一，可实现双向导通与双向阻断特性。
38.本发明器件中由于插有第一沟道层与第一势垒层，两者接触界面形成电子通道，该通道与左漏极、阳极构成了左侧的肖特基二极管结构，该通道与右漏极、阳极构成了右侧的肖特基二极管结构，且这两个二极管成背靠背分布，使得电子在左侧的肖特基二极管中具有向左的电流通路，在右侧的肖特基二极管中具有向右的电流通路；
39.同时由于自发极化与压电极化的共同作用，在第二沟道层、第二势垒层接触界面处形成二维电子气通道，该通道与左漏极、源极、左p型块和左栅极构成左侧的开关晶体管，该通道与右漏极、源极、右p型块和右栅极构成右侧的开关晶体管，即两个晶体管通过共用源极而实现连接，使得电子在左侧晶体管中具有向右的电流通路，在右侧晶体管中具有向左的电流通路，因而可通过控制左栅极与右栅极上的电位，改变左、右晶体管的开通与关断，同时通过在左漏极与右漏极上施加不同的电压，控制两个二极管的状态，同时实现器件的双向导通特性与双向阻断特性。
40.第二，本发明器件中采用开关晶体管与肖特基二极管垂直堆叠的方式，与传统的将分立元件放置在同一pcb板上进行互连相比，能够减小互连所带来的寄生参数，且显著提高开关器件的集成度。
41.第三，本发明器件由于开关晶体管漏极和源极之间的有源区，与肖特基二极管阳极和漏极之间的有源区在垂直方向上重合，且漏极既作为二极管的阴极，又作为开关晶体管的漏极，并且两个背靠背二极管共用阳极，两个晶体管共用源极，减少了外部连接，大大减小了器件在水平方向的面积。
42.第四，本发明器件中由于采用了两个内嵌的肖特基二极管，因此器件处于二极管单向导通模式工作时，可以实现非常低的开启电压。
附图说明
43.图1是传统氮化镓基增强型开关器件的结构图；
44.图2是本发明共源型功率器件的结构图；
45.图3是图2的俯视图；
46.图4是本发明制作共源型功率器件的整体流程示意图；
47.图5是对本发明器件导通特性的测试结果；
48.图6是对本发明器件阻断特性的测试结果。
具体实施方式
49.以下结合附图对本发明的实施例作进一步详细描述。
50.参照图2与图3，本发明的共源型功率器件包括：衬底1、过渡层2、势垒层3、第一势垒层4、第二沟道层5、第二势垒层6、台面7、左漏极8、右漏极9、n 区10、凹槽11、阳极12、源极13、左p型块14、右p型块15、左栅极16与右栅极17。其中：
51.所述衬底1采用碳化硅或蓝宝石或硅或其他材料；
52.所述过渡层2位于衬底1的上部，其由若干层相同或不同的gan基宽禁带半导体材料组成，厚度为1～50μm；
53.所述第一沟道层3位于过渡层2的上部，其由gan材料构成，厚度为10～200nm；
54.所述第一势垒层4位于第一沟道层3的上部，其由gan基宽禁带半导体材料构成，厚度s1为2～60nm；
55.所述第二沟道层5位于第一势垒层4的上部，其由gan材料构成，厚度为10～200nm；
56.所述第二势垒层6位于第二沟道层5的上部，其由gan基宽禁带半导体材料构成，厚度s2为2～60nm；
57.所述台面7共有两个，分别位于第一沟道层3、第一势垒层4、第二沟道层5、第二势垒层6的左、右两侧，这两个台面7的下端均位于过渡层2的上部；
58.所述左漏极8与右漏极9分别位于左、右两侧的台面7上部，其采用相同的多层金属组合，且均与接触的半导体之间形成欧姆接触；
59.所述n 区10位于第二沟道层5、第二势垒层6的中间位置，其下侧位于第二沟道层5中，该n 区10为采用离子注入方式形成的n型重掺杂区域，其注入剂量大于1
×
10
20
cm-2
，且在选择注入深度与剂量时，应保证其对第一沟道层3几乎无损伤；
60.所述凹槽11位于n 区10上部与第一沟道层3内部之间，该凹槽11的下侧位于第一沟道层3内部，且凹槽11下侧与第一沟道层3上表面的距离至少为5nm；
61.所述阳极12位于凹槽11内部，且阳极12上部与n 区10的下部之间的距离t》0nm，该阳极12采用多层金属组合，且最底层金属为高功函数金属，阳极12与接触的半导体之间形成肖特基接触；
62.所述源极13位于阳极12的上部，且源极13与阳极12的接触面位于n 区10的下侧，该源极13与接触的半导体之间形成欧姆接触；
63.所述左p型块14位于左漏极8与源极13之间的第二势垒层6上，右p型块15位于右漏极9与源极13之间的第二势垒层6上，左p型块14与右p型块15的厚度h均为10～500nm，其掺杂浓度均为1
×
10
16
～5
×
10
20
cm-3
，在确定左p型块14与右p型块15的厚度h时，要确保其对第
一势垒层4几乎无耗尽作用；
64.所述左栅极16位于左p型块14的上部，右栅极17位于右p型块15的上部。
65.参照图4，本发明制作的共源型功率器件给出如下三种实施例。
66.实施例一：在碳化硅衬底上制作第一沟道层3、第一势垒层4、第二沟道层5、第二势垒层6厚度分别为10nm、2nm、10nm、2nm，n 区10注入剂量为5
×
10
20
cm-2
，n 区10的下部与阳极12上部之间的距离t为1nm，左p型块14与右p型块15厚度h均为10nm，掺杂浓度为5
×
10
18
cm-3
的共源型功率器件。
67.步骤1.在碳化硅衬底1上自下而上外延aln与gan材料制作过渡层2，如图4a。
68.(1.1)使用金属有机物化学气相淀积技术在碳化硅衬底1上外延厚度为100nm的未掺杂的aln材料，金属有机物化学气相淀积的工艺条件：温度为1000℃，压强为45torr，氢气流量为4400sccm，氨气流量为4400sccm，铝源流量为5μmol/min；
69.(1.2)使用金属有机物化学气相淀积技术在aln材料上外延厚度为0.9μm的gan材料，完成过渡层2的制作，其工艺条件为：温度为960℃，压强为45torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为120μmol/min。
70.步骤2.在gan过渡层2上制作沟道层与势垒层，如图4b。
71.(2.1)使用金属有机物化学气相淀积技术在gan过渡层2上外延gan材料，形成厚度为10nm的第一沟道层3；金属有机物化学气相淀积的工艺条件为：温度为900℃，压强为40torr，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为90μmol/min；
72.(2.2)使用金属有机物化学气相淀积技术在第一沟道层3上外延厚度s1为2nm，且铝组分为0.4的未掺杂al
0.4
ga
0.6
n，形成第一势垒层4；其工艺条件为：温度为980℃，压强为45torr，氢气流量为4300sccm，氨气流量为4300sccm，镓源流量为35μmol/min，铝源流量为7μmol/min；
73.(2.3)使用金属有机物化学气相淀积技术在第一势垒层4上外延gan材料，形成厚度为10nm的第二沟道层5；其工艺条件为：温度为900℃，压强为40torr，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为90μmol/min；
74.(2.4)使用金属有机物化学气相淀积技术在第二沟道层5上外延厚度s2为2nm，且铝组分为0.3的未掺杂al
0.3
ga
0.7
n，形成第二势垒层6；其工艺条件为：温度为980℃，压强为45torr，氢气流量为4200sccm，氨气流量为4200sccm，镓源流量为39μmol/min，铝源流量为5μmol/min。
75.步骤3.制作台面7，如图4c。
76.在第二势垒层6上第一次制作掩膜，利用该掩膜使用反应离子刻蚀技术在第二势垒层6、第二沟道层5、第一势垒层4、第一沟道层3的两侧分别进行刻蚀，且刻蚀至过渡层2的上表面为止，形成左、右两个台面7；
77.刻蚀采用的工艺条件：cl2流量为15sccm，压强为10mtorr，功率为100w。
78.步骤4.淀积形成左漏极8与右漏极9，如图4d。
79.利用步骤3中制作的掩膜，在左、右两个台面7上使用电子束蒸发技术分别淀积多层金属，多层金属采用al、ni、au，其厚度分别为0.016μm/0.177μm/0.058μm，并在温度为870℃的n2气氛中进行快速热退火30s，形成左漏极8与右漏极9，这两个漏极均与接触的半导体之间形成欧姆接触；
80.淀积的工艺条件为：真空度小于1.8
×
10-3
pa，功率为380w，蒸发速率小于
81.步骤5.制作n 区10，如图4e。
82.在第二势垒层6、左漏极8、右漏极9上第二次制作掩膜，利用该掩膜在第二沟道层5、第二势垒层6的中间位置进行离子注入，形成n 区10；
83.离子注入的工艺条件为：注入的n型杂质为氮离子，注入能量为17kev,注入剂量为5
×
10
20
cm-2
。
84.步骤6.刻蚀形成凹槽11，如图4f。
85.在第二势垒层6、左漏极8、右漏极9与n 区10上第三次制作掩膜，利用该掩膜使用反应离子刻蚀技术，对n 区10的中部、第二沟道层5、第一势垒层4、第一沟道层3分别进行刻蚀，刻蚀深度为19nm，形成凹槽11；
86.刻蚀凹槽的工艺条件为：cl2流量为15sccm，压强为10mtorr，功率为100w。
87.步骤7.在凹槽11中制作阳极12，如图4g。
88.利用步骤6中制作的掩膜，在凹槽11内部使用电子束蒸发技术淀积多层金属，其中所淀积的金属为ti/au金属组合，即下层为ti、上层为au，其厚度为0.004μm/0.002μm，形成阳极12，该阳极12与接触的半导体材料之间形成肖特基接触；
89.淀积金属采用的工艺条件为：真空度小于1.8
×
10-3
pa，功率为200w，蒸发速率小于
90.步骤8.在阳极12上制作源极13，如图4h。
91.利用步骤6中制作的掩膜，在阳极12的上部使用电子束蒸发技术淀积多层金属al、ni、au，其厚度分别为0.008μm/0.005μm/0.006μm，形成源极13，该源极13与第二沟道层5、第一势垒层4之间形成欧姆接触；
92.淀积金属采用的工艺条件为：真空度小于1.8
×
10-3
pa，功率为400w，蒸发速率小于
93.步骤9.制作左p型块14与右p型块15，如图4i。
94.(9.1)使用磁控溅射技术，在第二势垒层6、左漏极8、右漏极9、n 区10与源极13上外延掺杂浓度为5
×
10
18
cm-3
、厚度为10nm的nio材料，形成p型nio层；
95.溅射工艺条件为：功率110w，温度300℃，ar流量为20sccm，o2流量为30sccm；
96.(9.2)在该p型nio层上第四次制作掩膜，利用该掩膜使用反应离子刻蚀技术对该p型nio层进行刻蚀，刻蚀至第二势垒层6上表面为止，分别形成左p型块14与右p型块15；
97.刻蚀工艺条件为：cl2流量为15sccm，压强为10mtorr，功率为120w。
98.步骤10.制作左栅极16与右栅极17，如图4j。
99.在第二势垒层6、左漏极8、右漏极9、n 区10、源极13、左p型块14与右p型块15上第五次制作掩膜，利用该掩膜使用溅射技术在左p型块14与右p型块15上分别淀积金属组合ta/au，即下层为ta、上层为au，其厚度分别为0.021μm/0.28μm；分别形成左栅极16与右栅极17，完成整个器件的制作。
100.溅射工艺条件为：气压0.1pa左右，ar的流量为8sccm，基片温度固定在200℃，靶射频功率为150w。
101.实施例二：在蓝宝石衬底上制作第一沟道层3、第一势垒层4、第二沟道层5、第二势垒层6厚度分别为200nm、60nm、200nm、60nm，n 区10注入剂量为2
×
10
21
cm-2
，n 区10的下部
与阳极12上部之间的距离t为20nm，左p型块14与右p型块15厚度h均为500nm，掺杂浓度为1
×
10
16
cm-3
的共源型功率器件。
102.步骤一.在蓝宝石衬底1上外延gan材料制作过渡层2，如图4a。
103.使用金属有机物化学气相淀积技术在温度为980℃，压强为47torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为120μmol/min的工艺条件下，在蓝宝石衬底1上外延厚度为50μm的gan材料，形成过渡层2。
104.步骤二.在gan过渡层2上制作沟道层与势垒层，如图4b。
105.(2a)使用金属有机物化学气相淀积技术在温度为900℃，压强为40torr，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为90μmol/min的工艺条件下，在gan过渡层2上外延gan材料，形成厚度为200nm的第一沟道层3；
106.(2b)使用金属有机物化学气相淀积技术在温度为980℃，压强为45torr，氢气流量为4300sccm，氨气流量为4300sccm，镓源流量为35μmol/min，铝源流量为7μmol/min的工艺条件下，在第一沟道层3上外延厚度s1为60nm，且铝组分为0.2的未掺杂al
0.2
ga
0.8
n，形成第一势垒层4；
107.(2c)使用金属有机物化学气相淀积技术在温度为900℃，压强为40torr，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为90μmol/min工艺条件下，在第一势垒层4上外延gan材料，形成厚度为200nm的第二沟道层5；
108.(2d)使用金属有机物化学气相淀积技术在温度为980℃，压强为45torr，氢气流量为4200sccm，氨气流量为4200sccm，镓源流量为39μmol/min，铝源流量为5μmol/min的工艺条件下，在第二沟道层5上外延厚度s2为60nm，且铝组分为0.1的未掺杂al
0.1
ga
0.9
n，形成第二势垒层6。
109.步骤三.制作台面7，如图4c。
110.在第二势垒层6上第一次制作掩膜，利用该掩膜使用反应离子刻蚀技术在cl2流量为15sccm，压强为10mtorr，功率为100w的工艺条件下，在第二势垒层6、第二沟道层5、第一势垒层4、第一沟道层3的两侧分别进行刻蚀，且刻蚀至过渡层2的上表面为止，形成左、右两个台面7。
111.步骤四.淀积形成左漏极8与右漏极9，如图4d。
112.利用步骤三中制作的掩膜，在真空度小于1.8
×
10-3
pa，功率为380w，蒸发速率小于的工艺条件下，在左、右两个台面7上使用电子束蒸发技术分别淀积多层金属组合，该多层金属采用ti、al、ni、au，其厚度分别为0.226μm/0.216μm/0.177μm/0.158μm，并在温度为870℃的n2气氛中进行快速热退火30s，形成左漏极8与右漏极9，这两个漏极均与接触的半导体之间形成欧姆接触。
113.步骤五.制作n 区10，如图4e。
114.在第二势垒层6、左漏极8与右漏极9上第二次制作掩膜，利用该掩膜在注入能量为17kev,注入剂量为2
×
10
21
cm-2
的工艺条件下，在第二沟道层5、第二势垒层6的中间位置注入n型杂质为磷离子，形成n 区10。
115.步骤六.刻蚀形成凹槽11，如图4f。
116.在第二势垒层6、左漏极8、右漏极9与n 区10上第三次制作掩膜，利用该掩膜使用反应离子刻蚀技术，在cl2流量为15sccm，压强为10mtorr，功率为100w的工艺条件下，对n
区10的中部、第二沟道层5、第一势垒层4、第一沟道层3分别进行刻蚀，刻蚀深度为340nm，形成凹槽11。
117.步骤七.在凹槽11中制作阳极12，如图4g。
118.利用步骤六中制作的掩膜，使用电子束蒸发技术在真空度小于1.8
×
10-3
pa，功率为200w，蒸发速率小于的工艺条件下，在凹槽11内部淀积多层金属，其中所淀积的金属为w/au金属组合，即下层为w、上层为au，其厚度为0.035μm/0.015μm，形成阳极12，该阳极12与接触的半导体材料之间为肖特基接触。
119.步骤八.在阳极12上部制作源极13，如图4h。
120.再次利用步骤六中制作的掩膜，在真空度小于1.8
×
10-3
pa，功率为400w，蒸发速率小于的工艺条件下，在阳极12的上部使用电子束蒸发技术淀积多层金属ti、al、ni、au，其厚度分别为0.059/0.068μm/0.185μm/0.076μm，形成源极13，该源极13与第二沟道层5、第一势垒层4之间形成欧姆接触。
121.步骤九.制作左p型块14与右p型块15，如图4i。
122.(9a)使用金属有机物化学气相淀积技术，在温度为950℃，压强为40torr，氢气流量为4000sccm，以高纯mg源为掺杂剂，氨气流量为4000sccm，镓源流量为100μmol/min的工艺条件下，在第二势垒层6、左漏极8、右漏极9、n 区10与源极13上外延掺杂浓度为1
×
10
16
cm-3
、厚度为500nm的p型gan材料，形成p型gan层；
123.(9b)再在该p型gan层上第四次制作掩膜，利用该掩膜在cl2流量为15sccm，压强为10mtorr，功率为120w的工艺条件下，使用反应离子刻蚀技术对该p型gan层进行刻蚀，刻蚀至第二势垒层6上表面为止，分别形成左p型块14与右p型块15。
124.步骤十.制作左栅极16与右栅极17，如图4j。
125.在第二势垒层6、左漏极8、右漏极9、n 区10、源极13、左p型块14与右p型块15上第五次制作掩膜，在气压为0.1pa左右，ar的流量为8sccm，基片温度固定在200℃，靶射频功率为150w的工艺条件下，利用该掩膜使用溅射技术在左p型块14与右p型块15上分别淀积金属组合gd/au，即下层为gd、上层为au，其厚度分别为0.021μm/0.28μm；分别形成左栅极16与右栅极17，完成整个器件的制作。
126.实施例三：在硅衬底上制作第一沟道层3、第一势垒层4、第二沟道层5、第二势垒层6厚度分别为40nm、35nm、70nm、20nm，n 区10注入剂量为4
×
10
22
cm-2
，n 区10的下部与阳极12上部之间的距离t为40nm，左p型块14与右p型块15厚度h均为120nm，掺杂浓度为5
×
10
20
cm-3
的共源型功率器件。
127.步骤a.在硅衬底1上自下而上外延aln与gan材料制作过渡层2，如图5a。
128.(a1)设温度为800℃，压强为40torr，氢气流量为4000sccm，氨气流量为4000sccm，铝源流量为25μmol/min的工艺条件，使用金属有机物化学气相淀积技术在硅衬底1上外延厚度为400nm的aln材料；
129.(a2)设温度为980℃，压强为45torr，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为120μmol/min的工艺条件，使用金属有机物化学气相淀积技术在aln材料上外延厚度为5.6μm的gan材料，完成过渡层2制作。
130.步骤b.在gan过渡层2上制作沟道层与势垒层，如图4b。
131.(b1)设置温度为900℃，压强为40torr，氢气流量为4000sccm，氨气流量为
4000sccm，镓源流量为90μmol/min的工艺条件，使用金属有机物化学气相淀积技术在gan过渡层2上外延gan材料，形成厚度为40nm的第一沟道层3；
132.(b2)设置温度为980℃，压强为45torr，氢气流量为4300sccm，氨气流量为4300sccm，镓源流量为35μmol/min，铝源流量为7μmol/min的工艺条件，使用金属有机物化学气相淀积技术在第一沟道层3上外延厚度s1为35nm，且铝组分为0.25的未掺杂al
0.25
ga
0.75
n，形成第一势垒层4；
133.(b3)设置温度为900℃，压强为40torr，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为90μmol/min的工艺条件，使用金属有机物化学气相淀积技术在第一势垒层4上外延gan材料，形成厚度为70nm的第二沟道层5；
134.(b4)设置温度为980℃，压强为45torr，氢气流量为4200sccm，氨气流量为4200sccm，镓源流量为39μmol/min，铝源流量为5μmol/min的工艺条件，使用金属有机物化学气相淀积技术在第二沟道层5上外延厚度s2为20nm，且铝组分为0.3的未掺杂al
0.3
ga
0.7
n，形成第二势垒层6。
135.步骤c.制作台面7，如图4c。
136.设置cl2流量为15sccm，压强为10mtorr，功率为100w的刻蚀工艺条件，在第二势垒层6上第一次制作掩膜，利用该掩膜使用反应离子刻蚀技术在第二势垒层6、第二沟道层5、第一势垒层4、第一沟道层3的两侧分别进行刻蚀，且刻蚀至过渡层2的上表面为止，形成左、右两个台面7。
137.步骤d.淀积形成左漏极8与右漏极9，如图4d。
138.设置真空度小于1.8
×
10-3
pa，功率为380w，蒸发速率小于的淀积工艺条件，利用步骤c中制作的掩膜，在左、右两个台面7上使用电子束蒸发技术分别淀积多层金属，多层金属采用ta、ni、au，其厚度分别为0.016μm/0.177μm/0.058μm，并在温度为870℃的n2气氛中进行快速热退火30s，形成左漏极8与右漏极9，这两个漏极均与接触的半导体之间形成欧姆接触。
139.步骤e.制作n 区10，如图4e。
140.设置离子注入的工艺条件为：注入的n型杂质为砷离子，注入能量为19kev,注入剂量为4
×
10
22
cm-2
，在第二势垒层6、左漏极8与右漏极9上第二次制作掩膜，利用该掩膜在第二势垒层6的中间位置进行离子注入，形成n 区10。
141.步骤f.刻蚀形成凹槽11，如图4f。
142.设置刻蚀的工艺条件为：cl2流量为15sccm，压强为10mtorr，功率为100w，在第二势垒层6、左漏极8、右漏极9与n 区10上第三次制作掩膜，利用该掩膜使用反应离子刻蚀技术，对n 区10的中部、第二沟道层5、第一势垒层4、第一沟道层3分别进行刻蚀，刻蚀深度为150nm，形成凹槽11。
143.步骤g.在凹槽11中制作阳极12，如图4g。
144.设置淀积金属采用的工艺条件为：真空度小于1.8
×
10-3
pa，功率为200w，蒸发速率小于利用步骤f中制作的掩膜，在凹槽11内部使用电子束蒸发技术淀积多层金属，其中所淀积的金属为ni/au金属组合，即下层为ni、上层为au，其厚度分别为0.015μm/0.015μm，形成阳极12，该阳极12与接触的半导体材料之间为肖特基接触。
145.步骤h.设置真空度小于1.8
×
10-3
pa，功率为400w，蒸发速率小于的工艺条
件，再次利用步骤f中制作的掩膜，在阳极12的上部使用电子束蒸发技术淀积多层金属ta、ni、au，其厚度分别为0.018μm/0.135μm/0.046μm，形成源极13，该源极13与接触的半导体之间形成欧姆接触，如图4h。
146.步骤i.制作左p型块14与右p型块15，如图4i。
147.(i1)设置靶材为纯度99.999％的铜,高纯氩气为溅射气体,同样纯度的高纯氧气作为反应气体，溅射前反应室的真空度为2.0
×
10-4
pa，溅射中保持ar气流速为20sccm,o2流速为10sccm,沉积室的气压为0.5pa,射频功率为35w,基底温度为200℃的工艺条件，使用磁控溅射技术，在第二势垒层6、左漏极8、右漏极9、n 区10与源极13上外延掺杂浓度为5
×
10
20
cm-3
、厚度为120nm的cuo材料，形成p型cuo层；
148.(i2)设置cl2流量为15sccm，压强为10mtorr，功率为120w的刻蚀工艺条件，在该p型cuo层上第四次制作掩膜，利用该掩膜使用反应离子刻蚀技术对该p型cuo层进行刻蚀，刻蚀至第二势垒层6上表面为止，分别形成左p型块14与右p型块15。
149.步骤j.制作左栅极16与右栅极17，如图4j。
150.设置溅射工艺条件为：气压0.1pa左右，ar的流量为8sccm，基片温度固定在200℃，靶射频功率为150w，在第二势垒层6、左漏极8、右漏极9、n 区10、源极13、左p型块14与右p型块15上第五次制作掩膜，利用该掩膜使用溅射技术在左p型块14与右p型块15上分别淀积下层为ta、上层为ni的金属组合，其厚度分别为0.021μm/0.28μm；分别形成左栅极16与右栅极17，完成整个器件的制作。
151.本发明的效果可通过以下测试结果进一步说明。
152.测试一：对本发明实施例二的器件进行导通测试，结果如图5，其中：图5(a)为正向导通测试结果，图5(b)为反向导通测试结果，由图5可见，本发明器件具有优异的双向导通特性；
153.测试二：对本发明实施例二的器件进行阻断测试，结果如图6，由图6可见，本发明器件能够实现双向阻断，正向和反向断态击穿电压分别为861v和-822v，表明本发明器件具有优异的双向导通与双向阻断特性。
154.以上描述仅是本发明的三个具体实施例，并不构成对本发明的限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，能够在不背离本发明的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修正和改变，但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。