一种抗辐射的高压器件结构

1.本发明属于半导体功率器件领域，具体涉及抗辐射的ldmos高压器件结构。


背景技术：

2.随着功率半导体器件在航空航天的电子系统等的应用越来越广泛，针对电源管理系统和栅驱动电路，抗辐射加固技术成为各个公司和高校的研究重点。高压ldmos器件作为模拟电路的核心部位，ldmos器件的特点是占据面积大，拥有更大的场氧化层。因此在γ射线等辐射环境下，ldmos器件容易出现耐压退化、导通电阻退化、阈值漂移的现象，严重时导致器件失效，整个电路无法正常工作，因此需要研究抗辐射的高压ldmos器件。


技术实现要素：

3.解决高压ldmos器件总剂量辐射后导通电阻退化的问题，本发明提出了一种抗辐射的高压器件结构。总剂量辐射导通电阻退化主要是由氧化层陷阱电荷和界面态陷阱电荷造成的。辐射在氧化物内产生电子空穴对，电子通过和空穴自身复合消失以及在电场作用下迅速被抽离出氧化层，小部分的空穴与电子进行复合，大部分在电场的作用下缓慢的向si-sio2界面不断的移动，在界面处，一部分空穴被氧化层陷阱所捕获，形成氧化层陷阱电荷；电离辐射使si-sio2界面处的饱和悬挂键破裂，引入新的界面能级从而在界面附近产生界面陷阱电荷。这种绝缘层中的正电荷和si-sio2界面态将引起器件导通电阻的退化。本发明在第二导电类型漂移区进行了创新，在埋氧化层上方的漂移区内引入高掺杂的pbury 层和一般掺杂的pbury层；在场氧化层下方的漂移区内引入高掺杂的ptop 层和一般掺杂的ptop层，起始于氧化层的电力线大部分终止于ptop 层和pbury 层，ptop 层和pbury 层可以屏蔽氧化层中的正的辐射陷阱电荷对漂移区的影响，有效抑制了由总剂量辐射效应引起的器件导通电阻的退化，提高器件抗总剂量辐射能力。
4.为了实现上述发明目的，本发明技术方案如下：
5.一种抗辐射的高压器件结构，包括第一导电类型衬底7、第一导电类型衬底7上形成的埋氧化层13、在埋氧化层13上形成的第一导电类型高掺杂pbury 层17和第一导电类型一般掺杂pbury层16、第一导电类型一般掺杂pbury层16上形成的第二导电类型漂移区4；第一导电类型阱区3位于第二导电类型漂移区4内部左上角，第一导电类型体区1位于第一导电类型阱区3内部，第二导电类型源区2位于第一导电类型阱区3内的第一导电类型体区1的右侧；源电极8置于第一导电类型体区1上方和第二导电类型源区2上方，并把第一导电类型体区1和第二导电类型源区2短接；场氧化层11置于器件表面，延伸并覆盖第二导电类型阱区5部分表面，在场氧化层11下方的第二导电类型漂移区4中设有第一导电类型高掺杂ptop 层14和第一导电类型高掺杂ptop 层14下方的第一导电类型一般掺杂ptop层15；第二导电类型阱区5位于第二导电类型漂移区4的内部右上角，第二导电类型漏区6置于第二型导电类型阱区5内部，漏电极12置于第二导电类型漏区6上方；栅氧化层10位于多晶栅电极9下方，并和场氧化层11相连接，栅氧化层10覆盖第二导电类型源区2、第一导电类型阱区3、第
二导电类型漂移区4的部分上表面。
6.作为优选方式，埋氧化层13上方的漂移区内形成的第一导电类型高掺杂pbury 层17浓度远大于第一导电类型一般掺杂pbury层，二者差值大于5e15 cm-3
16。
7.作为优选方式，场氧化层11下方的漂移区内形成的第一导电类型高掺杂ptop 层14浓度远大于第一导电类型一般掺杂ptop层15，二者差值为5e15 cm-3
。
8.作为优选方式，第一导电类型高掺杂pbury 层17屏蔽了埋氧化层13中由于总剂量辐射效应而产生的氧化层陷阱电荷和界面态陷阱电荷。
9.作为优选方式，第一导电类型高掺杂ptop 层14屏蔽了场氧化层11中由于总剂量辐射效应而产生的氧化层陷阱电荷和界面态陷阱电荷。
10.作为优选方式，第一导电类型高掺杂ptop 层14的掺杂浓度大于1.5e16 cm-3
。
11.第一导电类型一般掺杂ptop层15的掺杂浓度大于1e16 cm-3
。
12.第一导电类型一般掺杂pbury层16的掺杂浓度大于1e16 cm-3
。
13.第一导电类型高掺杂pbury 层17的掺杂浓度大于1.5e16 cm-3
。
14.本发明的有益效果为：本发明提供了一种抗辐射的高压ldmos器件结构，在场氧化层下方的漂移区内引入高掺杂的ptop 层和一般掺杂的ptop层；在埋氧化层上方的漂移区内引入高掺杂的pbury 层和一般掺杂的pbury层。ptop 层和pbury 层可以屏蔽氧化层中的正的辐射陷阱电荷对漂移区的影响，有效抑制了由总剂量辐射效应引起的器件导通电阻的退化，提高器件抗总剂量辐射能力。
附图说明
15.图1为常规高压ldmos器件结构示意图。
16.图2为常规double resurf ldmos器件结构示意图。
17.图3为本发明一种抗辐射的高压器件结构示意图。
18.1为第一导电类型体区，2为第二导电类型源区，3为第一导电类型阱区，4为第二导电类型漂移区，5为第二导电类型阱区，6为第二导电类型漏区，7为第一导电类型衬底，8为源电极，9为多晶栅电极，10为栅氧化层，11为场氧化层，12为漏电极，13为埋氧化层，14为第一导电类型高掺杂ptop 层，15为第一导电类型一般掺杂ptop层，16为第一导电类型一般掺杂pbury层，17为第一导电类型高掺杂pbury 层。
具体实施方式
19.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
20.图2为图1优化后的结构：通过在漂移区中添加ptop层和pbury层辅助漂移区耗尽，目的是提高漂移区浓度来降低器件的导通电阻。图1和图2有共同的缺点是：总剂量辐射效应会引起氧化层陷阱电荷和界面态陷阱电荷的增加，从而导致器件导通电阻退化的现象，严重时导致器件失效，整个电路无法正常工作。
21.为避免器件的退化，本发明对第二导电类型漂移区4进行了创新，如图3所示，其中
场氧化层11下方的第一导电类型高掺杂ptop 层14和第一导电类型一般掺杂ptop层15与埋氧化层上方的第一导电类型高掺杂pbury 层17和第一导电类型一般掺杂pbury层16为本发明的创新点。ptop 层和pbury 层可以屏蔽氧化层中的正的辐射陷阱电荷对漂移区的影响，有效抑制了由总剂量辐射效应引起的器件导通电阻的退化，提高器件抗总剂量辐射能力。
22.实施例
23.如图3所示，本实施例提供了一种抗辐射的高压ldmos器件结构，包括第一导电类型衬底7、第一导电类型衬底7上形成的埋氧化层13、在埋氧化层13上形成的第一导电类型高掺杂pbury 层17和第一导电类型一般掺杂pbury层16、第一导电类型一般掺杂pbury层16上形成的第二导电类型漂移区4；第一导电类型阱区3位于第二导电类型漂移区4内部左上角，第一导电类型体区1位于第一导电类型阱区3内部，第二导电类型源区2位于第一导电类型阱区3内的第一导电类型体区1的右侧；源电极8置于第一导电类型体区1上方和第二导电类型源区2上方，并把第一导电类型体区1和第二导电类型源区2短接；场氧化层11置于器件表面，延伸并覆盖第二导电类型阱区5部分表面，在场氧化层11下方的第二导电类型漂移区4中设有第一导电类型高掺杂ptop 层14和第一导电类型高掺杂ptop 层14下方的第一导电类型一般掺杂ptop层15；第二导电类型阱区5位于第二导电类型漂移区4的内部右上角，第二导电类型漏区6置于第二型导电类型阱区5内部，漏电极12置于第二导电类型漏区6上方；栅氧化层10位于多晶栅电极9下方，并和场氧化层11相连接，栅氧化层10覆盖第二导电类型源区2、第一导电类型阱区3、第二导电类型漂移区4的部分上表面。
24.埋氧化层13上方的漂移区内形成的第一导电类型高掺杂pbury 层17浓度远大于第一导电类型一般掺杂pbury层16，二者差值大于5e15 cm-3
。
25.场氧化层11下方的漂移区内形成的第一导电类型高掺杂ptop 层14浓度远大于第一导电类型一般掺杂ptop层15，二者差值大于5e15 cm-3
。
26.第一导电类型高掺杂pbury 层17屏蔽了埋氧化层13中由于总剂量辐射效应而产生的氧化层陷阱电荷和界面态陷阱电荷。
27.第一导电类型高掺杂ptop 层14屏蔽了场氧化层11中由于总剂量辐射效应而产生的氧化层陷阱电荷和界面态陷阱电荷。
28.第一导电类型高掺杂ptop 层14的掺杂浓度大于1.5e16 cm-3
。
29.第一导电类型一般掺杂ptop层15的掺杂浓度大于1e16 cm-3
。
30.第一导电类型一般掺杂pbury层16的掺杂浓度大于1e16 cm-3
。
31.第一导电类型高掺杂pbury 层17的掺杂浓度大于1.5e16 cm-3
。
32.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。