阵列基板及显示装置的制作方法

1.本技术涉及显示技术领域，特别涉及一种阵列基板及显示装置。


背景技术：

2.微型发光二极管，其尺寸大约小于500μm，由于其具有更小的尺寸和超高的亮度、寿命长等优势，因此在显示领域使用趋势明显增大。


技术实现要素：

3.本技术提供了一种阵列基板及显示装置。
4.根据本技术实施例的第一方面，提供了一种阵列基板。所述阵列基板包括：
5.衬底；
6.位于所述衬底上的第一导电层，所述第一导电层包括多个间隔排布的第一导电部；
7.位于所述第一导电层背离所述衬底一侧的第一绝缘层；
8.位于所述第一绝缘层背离所述衬底一侧的第二导电层，所述第二导电层包括多个导电部组，所述多个导电部组的每个导电部组包括至少两个第二导电部，每一所述第二导电部通过贯穿所述第一绝缘层的第一开孔与一个所述第一导电部直接接触；
9.所述第二导电部包括焊盘，所述焊盘在所述衬底上的正投影落在所述第一开孔所述衬底上的正投影内。
10.在一个实施例中，所述第一导电部的厚度大于所述第二导电部的厚度。
11.在一个实施例中，所述阵列基板还包括与所述第一导电部同层设置的多个信号线。
12.在一个实施例中，所述第一绝缘层包括第一有机层，所述第一开孔包括设置在所述第一有机层的第一子开孔，每一所述焊盘在所述衬底上的正投影位于一个所述第一子开孔在所述衬底上的正投影内。
13.在一个实施例中，所述第一有机层包括第一子有机层，所述第一子开孔包括设置在所述第一子有机层的第一子通孔，一个所述导电部组的各所述第二导电部在所述衬底上的正投影位于一个所述第一子通孔在所述衬底上的正投影内。
14.在一个实施例中，所述第一有机层包括第一子有机层，所述第一子开孔包括设置在所述第一子有机层的第一子通孔，一个所述导电部组的各所述焊盘在所述衬底上的正投影均落在一个所述第一子通孔在所述衬底上的正投影内，一个所述导电部组的各所述第二导电部在所述衬底上的正投影与一个所述第一子通孔在所述衬底上的正投影均存在部分交叠。
15.在一个实施例中，所述第一有机层包括第一子有机层，所述第一子开孔包括设置在所述第一子有机层的第一子通孔；每一所述第一子通孔在所述衬底上的正投影位于一个所述第二导电部在所述衬底上的正投影内。
16.在一个实施例中，所述第一有机层还包括位于所述第一子有机层朝向所述衬底一侧的第二子有机层，所述第一子开孔包括设置在所述第二子有机层的第二子通孔；
17.每一所述第二子通孔在所述衬底上的正投影位于一个所述第二导电部在所述衬底上的正投影内；或者，一个所述导电部组的各所述焊盘在所述衬底上的正投影均落在一个所述第二子通孔在所述衬底上的正投影内。
18.在一个实施例中，所述第一绝缘层包括第一无机层，所述第一开孔包括设置在所述第一无机层的第二子开孔，每一所述第二子开孔在所述衬底上的正投影位于一个所述第二导电部在所述衬底上的正投影的轮廓围设的区域内。
19.在一个实施例中，所述阵列基板还包括位于所述第二导电部背离所述衬底一侧的第二绝缘层，所述第二绝缘层设有第二开孔，每一所述焊盘在所述衬底上的正投影落在一个所述第二开孔在所述衬底上的正投影内。
20.在一个实施例中，所述第二绝缘层包括第二无机层，所述第二开孔包括设置在所述第二无机层的第三子开孔，每一所述第三子开孔在所述衬底上的正投影位于一个所述第二导电部在所述衬底上的正投影的轮廓围设的区域内。
21.在一个实施例中，所述第二绝缘层包括第二有机层，所述第二开孔包括设置在所述第二有机层的第四子开孔，每一所述第四子开孔在所述衬底上的正投影位于一个所述第二导电部在所述衬底上的正投影轮廓围设的区域内；或者，一个所述导电部组的各所述焊盘在所述衬底上的正投影均落在一个所述第四子开孔在所述衬底上的正投影内。
22.根据本技术实施例的第二方面，提供了一种显示装置。所述显示装置包括多个电子元件及上述的阵列基板；
23.所述多个电子元件的每个电子元件包括至少两个引脚，每个所述电子元件的引脚与一个所述导电部组的焊盘焊接。
24.在一个实施例中，所述电子元件包括尺寸在百微米及以下量级的无机发光二极管和/或尺寸在百微米及以下量级的驱动芯片。
25.本技术实施例提供的阵列基板及显示装置，每一第二导电部通过贯穿第一绝缘层的第一开孔与一个第一导电部直接接触，且所述第二导电部中的焊盘在衬底上的正投影落在第一开孔衬底上的正投影内，则焊盘与第一导电部直接接触，在焊盘与引脚焊接不良的情况需要进行返工时，即使属于第二导电部的焊盘被损坏，位于其下方的第一导电部可以作为“托底”备用部件，保证后续再次安装的可靠性，从而解决焊盘无法进行二次焊接的问题，有助于提升产品良率。
附图说明
26.图1是本技术一示例性实施例提供的显示装置的局部结构示意图；
27.图2是图1所示的显示装置的局部放大图；
28.图3是图2所示的显示装置沿bb’方向剖开后得到的阵列基板的局部剖视图；
29.图4是图2所示的显示装置沿aa’方向剖开后得到的局部剖视图；
30.图5是本技术另一示例性实施例提供的显示装置的局部剖视图；
31.图6是本技术再一示例性实施例提供的显示装置的局部剖视图；
32.图7是本技术又一示例性实施例提供的显示装置的局部剖视图。
具体实施方式
33.这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施例并不代表与本技术相一致的所有实施例。相反，它们仅是与如所附权利要求书中所详述的、本技术的一些方面相一致的装置和方法的例子。
34.在本技术使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本技术。在本技术和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
35.应当理解，尽管在本技术可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本技术范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在
……
时”或“当
……
时”或“响应于确定”。
36.本技术实施例提供了一种阵列基板及显示装置。下面结合附图，对本技术实施例中的阵列基板及显示装置进行详细说明。在不冲突的情况下，下述的实施例中的特征可以相互补充或相互组合。
37.本技术实施例提供了一种阵列基板。如图1至图6所示，所述阵列基板包括衬底10、位于所述衬底10上的第一导电层20、位于所述第一导电层20背离所述衬底10一侧的第一绝缘层30、以及位于所述第一绝缘层30背离所述衬底10一侧的第二导电层40。
38.所述第一导电层20包括多个间隔排布的第一导电部21。所述第二导电层40包括多个导电部组，所述多个导电部组的每个导电部组包括至少两个第二导电部41，每一所述第二导电部41通过贯穿所述第一绝缘层30的第一开孔301与一个所述第一导电部21直接接触。所述第二导电部41包括焊盘411，所述焊盘411在所述衬底10上的正投影落在所述第一开孔301所述衬底10上的正投影内。
39.其中，每个导电部组的焊盘411用于与一个电子元件进行焊接。具体来说，电子元件包括至少两个引脚，且电子元件包括的引脚的数量与其对应的导电部组包括的焊盘的数量相同，各引脚分别与一个焊盘焊接。在一些实施例中，引脚与对应的焊盘可以通过焊接材料(例如锡、锡银铜合金、锡铜合金等)，采用回流焊工艺或浸焊工艺实现引脚与对应的焊盘的连接。可以理解的是，焊接材料可以通过涂覆、打印等方式预先设置在焊盘上，也可以通过涂覆或蘸取等方式预先设置在电子元件的引脚上。若出现焊盘与引脚的安装出现不良时，需要将不良位点处的电子元件去除，并安装新的电子元件，但在去除电子元件时容易损坏与该电子元件连接的焊盘，造成局部或者全部缺失，从而无法保证再次安装的可靠性。本技术实施例提供的阵列基板，每一第二导电部通过贯穿第一绝缘层的第一开孔与一个第一导电部直接接触，且所述第二导电部中的焊盘在衬底上的正投影落在第一开孔衬底上的正投影内，则焊盘与第一导电部直接接触，在焊盘与引脚焊接不良的情况需要进行返工时，即使属于第二导电部的焊盘被损坏，位于其下方的第一导电部可以作为“托底”备用部件，保证后续再次安装的可靠性，从而解决焊盘无法进行二次焊接的问题，有助于提升产品良率。
40.在一个实施例中，电子元件包括尺寸在百微米及以下量级的无机发光二极管，所
述电子元件也可包括尺寸在百微米及以下量级的驱动芯片。其中百微米及以下量级的无机发光二极管可以是mini led，也可以是micro led。mini led的尺寸范围约为100μm～500μm，micro led的尺寸小于100μm。驱动芯片可以是用来向无机发光二极管提供信号使无机发光二极管发光的芯片。图1所示的实施例中，电子元件包括驱动芯片62及无机发光二极管61，驱动芯片62驱动无机发光二极管61发光。
41.在一个实施例中，如图1所示，每四个无机发光二极管61相互串联作为一组，一个驱动芯片62被配置为向四个组提供信号。
42.在一个实施例中，如图1及图2所示，所述阵列基板还包括与第一导电部21同层设置的多个信号线22，信号线22用于向无机发光二极管61和/或驱动芯片62提供信号。也即是第一导电层20包括第一导电部21和多个信号线22。如此，第一导电部21可与多个信号线22在同一工艺步骤中同时形成，制备第一导电部21不会增加阵列基板的制备工艺复杂度。
43.在一个实施例中，所述多个信号线22包括公共电压线gnd、驱动电压线vled、源电源线vss、源地址线di、时钟信号线clock、数据线data等。
44.在一些实施例中，同一电子元件60的两个引脚可与同一信号线(例如公共电压线gnd)连接，则与该两个引脚对应的焊盘411下方的第一导电部21可以相互连通，例如构成一体结构。
45.在一个实施例中，如图1至图3所示，所述阵列基板还包括与第二导电部41同层设置的多个连接线42，也即是所述第二导电层40包括多个第二导电部41及多个连接线42，第二导电部41与多个连接线42在同一工艺步骤中形成。连接线42用于将具有电连接关系的电子元件实现连接，例如将属于同一组的无机发光二极管61实现串联或并联或者串并联结合的连接方式，并将无机发光二极管61与用于向其提供信号的驱动芯片62实现连接。
46.在一个实施例中，第一导电层20的厚度范围约为1.5μm～7μm，其材料包括铜。例如第一导电层20可以通过溅射的方式形成例如monb/cu/monb的叠层材料，底层monb用于提高粘附力，中间层cu用于传递电信号，顶层monb用于防氧化。该膜层还可以通过电镀的方式形成，先形成种子层moniti提高晶粒成核密度，电镀后再制作防氧化层moniti。
47.在一个实施例中，第二导电层40的厚度范围约为其材料可以为例如monb/cu/cuni的叠层材料，底层monb用于提高粘附力，中间层cu主要用于确保第二导电层具有较低的电阻，顶层cuni可兼顾防氧化和固晶牢固性。
48.在一个实施例中，如图3所示，所述第一绝缘层30还设有过孔302，过孔302贯穿第一绝缘层30，过孔302在衬底10上的正投影位于第一导电部21在衬底10上的正投影内，连接线42通过过孔302与第一导电部21直接接触。也即是，焊盘411通过第一导电部21与连接线42电连接。
49.在一个实施例中，所述第一导电部21的厚度大于所述第二导电部41的厚度。如此设置，在焊盘与引脚焊接不良的情况需要进行返工时，第一导电部作为“托底”备用部件更有助于保证再次安装的可靠性，解决焊盘无法进行二次焊接的问题。
50.在一个实施例中，如图3至图7所示，所述第一绝缘层30包括第一有机层35，所述第一开孔301包括设置在所述第一有机层35的第一子开孔351，每一所述焊盘411在所述衬底
10上的正投影位于一个所述第一子开孔351在所述衬底10上的正投影内。一般有机层的厚度较大，通过设置第一绝缘层30包括第一有机层35，可使得第一导电层20与第二导电层40不直接接触的部分之间的第一绝缘层的厚度较大，避免第一导电层20与第二导电层40发生短路。
51.在一个实施例中，如图3至图7所示，所述第一有机层35包括第一子有机层31、以及位于所述第一子有机层31朝向所述衬底10一侧的第二子有机层32。所述第一子开孔351包括设置在所述第一子有机层31的第一子通孔311，所述第一子开孔351还包括设置在所述第二子有机层32的第二子通孔321。
52.在一个实施例中，所述第一子有机层31为单层膜层，或者第一子有机层31包括多个子有机膜层，也即是第一子有机层31通过多次涂覆工艺形成。第一子有机层31的材料可以为有机树脂。
53.在一个实施例中，所述第二子有机层32为单层膜层，或者第二子有机层32包括多个子有机膜层，也即是第二子有机层32通过多次涂覆工艺形成。第二子有机层32的材料可以为有机树脂。
54.在一个实施例中，如图2及图3所示，一个所述导电部组的各所述第二导电部41在所述衬底10上的正投影位于一个所述第一子通孔311在所述衬底10上的正投影内。导电部组可与第一子通孔311一一对应，每一导电部组的各所述第二导电部41在衬底10上的正投影位于对应的第一子通孔311在衬底10上的正投影内，每一导电部组的各所述第二导电部41在衬底10上的正投影位于对应的第一子通孔311在衬底10上的正投影的轮廓以内。如此设置，第二导电部41与对应的第一导电部21之间无第一子有机层31，环绕导电部组的各焊盘411四周的第一绝缘层背离所述衬底的表面与各焊盘411背离所述衬底的表面之间的距离较小，有助于减小焊盘411表面与位于导电部组的各焊盘411四周的第一绝缘层之间的段差，从而可以降低电子元件的主体部分与导电部组的各焊盘411四周的第一绝缘层背离所述衬底的表面一侧搭接，而出现的电子元件的引脚63与焊盘411无法有效接触(直接接触或者间接接触)而出现虚焊的问题，可保证电子元件的引脚63与焊盘411的焊接效果。并且，相邻焊盘411之间的膜层无第一子有机层31，焊盘411的表面与位于相邻焊盘411之间的膜层表面之间的段差较小，可避免电子元件向一侧倾斜而导致电子元件另一侧的引脚与焊盘411发生虚焊的问题，保证电子元件的各引脚与对应的焊盘411的焊接效果。
55.其中，一个所述导电部组的各所述第二导电部41在所述衬底10上的正投影位于一个所述第一子通孔311在所述衬底10上的正投影内，指的是第一子通孔311在衬底上的正投影的轮廓与对应的所述导电部组的各所述第二导电部41在所述衬底10上的正投影的部分轮廓重合，或者第一子通孔311在衬底上的正投影的轮廓位于对应的所述导电部组的各所述第二导电部41在所述衬底10上的正投影的轮廓以外。图2至图4所示的实施例中，第一子通孔311在衬底上的正投影的轮廓位于对应的所述导电部组的各所述第二导电部41在所述衬底10上的正投影的轮廓以外。
56.在一个实施例中，如图2所示，所述第一子通孔311在衬底10上的正投影的轮廓与信号线22在衬底10上的正投影的轮廓不重合，第一子通孔311在衬底10上的正投影的轮廓与第一导电部21在衬底10上的正投影的轮廓不重合，第一子通孔311在衬底10上的正投影的轮廓与第二导电部41在衬底10上的正投影的轮廓不重合。如此设置，可避免阵列基板的
膜层段差较大，而导致后续形成的膜层发生断裂的风险。
57.在另一实施例中，如图5及图6所示，一个所述导电部组的各所述焊盘411在所述衬底10上的正投影均落在一个所述第一子通孔311在所述衬底10上的正投影内，一个所述导电部组的各所述第二导电部41在所述衬底10上的正投影与一个所述第一子通孔311在所述衬底10上的正投影均存在部分交叠。导电部组与第一子通孔311可一一对应，一个导电部组的各焊盘411在衬底10上的正投影均位于对应的第一子通孔311在衬底10上的正投影内。如此设置，相邻两个焊盘411之间的膜层无第一子有机层31，焊盘411的表面与位于相邻焊盘411之间的膜层表面之间的段差较小，可避免电子元件向一侧倾斜而导致电子元件另一侧的引脚与焊盘411发生虚焊的问题，保证电子元件的各引脚与对应的焊盘411的焊接效果。在该实施例中，位于所述导电部组的边缘区域的所述第二导电部41与对应的第一导电部21之间可设有第一子有机层31。
58.在一个实施例中，如图7所示，每一所述第一子通孔311在所述衬底10上的正投影位于一个所述第二导电部41在所述衬底10上的正投影内。第一子通孔311与第二导电部41可一一对应，第二导电部41的焊盘411在衬底10上的正投影位于对应的第一子通孔311在衬底10上的正投影内，且第二导电部41在衬底10上的正投影覆盖对应的第一子通孔311在衬底10上的正投影。
59.每一所述第一子通孔311在所述衬底10上的正投影位于一个所述第二导电部41在所述衬底10上的正投影内，指的是第一子通孔311在所述衬底10上的正投影与对应的所述第二导电部41在所述衬底10上的正投影重合，或者所述第一子通孔311在所述衬底10上的正投影的面积小于对应的所述第二导电部41在所述衬底10上的正投影的面积。图7所示的实施例中，所述第一子通孔311在所述衬底10上的正投影的面积小于对应的第二导电部41在所述衬底10上的正投影的面积。在该实施例中，位于相邻焊盘411之间的膜层包括第一子有机层31。
60.在一个实施例中，如图4及图7所示，每一所述第二子通孔321在所述衬底10上的正投影位于一个所述第二导电部41在所述衬底10上的正投影内。第二子通孔321与第二导电部41可一一对应，每一第二子通孔321在衬底10上的正投影位于对应的第二导电部41在衬底上的正投影内。每一所述第二子通孔321在所述衬底10上的正投影位于一个所述第二导电部41在所述衬底10上的正投影内，指的是，每一第二子通孔321在所述衬底10上的正投影与对应的第二导电部41在衬底10上的正投影重合，或者，每一第二子通孔321在所述衬底10上的正投影的轮廓位于对应的第二导电部41在衬底10上的正投影的轮廓内侧，也即是每一第二子通孔321在衬底10上的正投影的面积小于对应的第二导电部41在衬底10上的正投影的面积。图4及图7所示的实施例中，每一第二子通孔321在衬底10上的正投影的轮廓位于对应的第二导电部41在衬底10上的正投影的轮廓内侧。在该实施例中，位于相邻焊盘411之间的膜层包括第二子有机层32。
61.在另一实施例中，如图5及图6所示，一个所述导电部组的各所述焊盘411在所述衬底10上的正投影均落在一个所述第二子通孔321在所述衬底10上的正投影内。第二子通孔321与导电部组可一一对应，每一导电部组的各焊盘411在衬底10上的正投影均位于对应的第二子通孔321在衬底10上的正投影内。如此设置，位于相邻两个焊盘411之间的膜层不包括第二子有机层32，焊盘411的表面与位于相邻焊盘411之间的膜层表面之间的段差较小，
可避免电子元件向一侧倾斜而导致电子元件另一侧的引脚与焊盘411发生虚焊的问题。在该实施例中，位于所述导电部组的边缘区域的各所述第二导电部41与对应的第一导电部21之间分别设有第二子有机层32。
62.在一个实施例中，如图4至图7所示，所述第一绝缘层30包括第一无机层，所述第一开孔301包括设置在所述第一无机层的第二子开孔，每一所述第二子开孔在所述衬底10上的正投影位于一个所述第二导电部41在所述衬底10上的正投影的轮廓围设的区域内。
63.在一个实施例中，如图4至图7所示，所述第一无机层包括位于第二子有机层32与第一导电层20之间的第一子无机层33，第二子开孔包括设置在第一子无机层33上的第三子通孔331，每一焊盘411在衬底10上的正投影位于一个第三子通孔331在衬底10上的正投影内；每一第三子通孔331在所述衬底10上的正投影位于一个所述第二导电部41在所述衬底10上的正投影的轮廓围设的区域内。第三子通孔331与第二导电部41可一一对应，第三子通孔331在衬底10上的正投影位于对应的第二导电部41在衬底10上的正投影的轮廓围设的区域内。第三子通孔331在衬底10上的正投影位于对应的第二导电部41在衬底10上的正投影的轮廓围设的区域内，指的是，第三子通孔331在衬底10上的正投影与对应的第二导电部41在衬底10上的正投影重合，或者第三子通孔331在衬底10上的正投影的轮廓位于对应的第二导电部41在衬底10上的正投影的轮廓内侧。图4至图7所示的实施例中，第三子通孔331在衬底10上的正投影的轮廓位于对应的第二导电部41在衬底10上的正投影的轮廓内侧。第一子无机层33位于相邻焊盘411之间的部分可起到减小水汽入侵至第一导电部21的量，提升阵列基板的可靠性；并且第一子无机层33的厚度较小，不会影响电子元件与焊盘411绑定的可靠性。
64.在该实施例中，各所述第二导电部41的边缘区域与衬底10之间可分别设有第一子无机层33，位于相邻焊盘411之间的膜层包括第一子无机层33。
65.图4及图7所示的实施例中，第一子无机层33设有位于相邻焊盘411之间的第一过孔332，第二子有机层32部分位于第一过孔332内。进一步地，图7所示的实施例中，第二子有机层32设有与第一过孔332连通的第二过孔322，位于相邻焊盘411之间的膜层包括第一子有机层31时，第一子有机层31部分位于第一过孔332和第二过孔322内。图5及图6所示的实施例中，第一子无机层33位于相邻焊盘411之间的部分连续，未设有过孔。
66.在一些实施例中，所述第一子无机层33可以是单层膜层，或者第一子无机层33包括多个子无机膜层，通过多次涂覆工艺形成。第一子无机层33的材料可包括氮化硅与氧化硅中的至少一种。
67.在一个实施例中，如图3至图7所示，所述第一无机层还包括位于第一子有机层31与第二导电层40之间的第二子无机层34，第二子开孔包括设置在第二子无机层34上的第四子通孔341，每一焊盘411在衬底10上的正投影位于一个第四子通孔341在衬底10上的正投影内；每一第四子通孔341在所述衬底10上的正投影位于一个所述第二导电部41在所述衬底10上的正投影的轮廓围设的区域内。第四子通孔341与第二导电部41可一一对应，第四子通孔341在衬底10上的正投影位于对应的第二导电部41在衬底10上的正投影的轮廓围设的区域内。在该实施例中，各所述第二导电部41的边缘区域与衬底10之间可设有第二子无机层34，位于相邻焊盘411之间的膜层包括第二子无机层34。
68.第四子通孔341在衬底10上的正投影位于对应的第二导电部41在衬底10上的正投
影的轮廓围设的区域内，指的是，第四子通孔341在衬底10上的正投影与对应的第二导电部41在衬底10上的正投影重合，或者第四子通孔341在衬底10上的正投影的轮廓位于对应的第二导电部41在衬底10上的正投影的轮廓内侧。图4至图7所示的实施例中，第四子通孔341在衬底10上的正投影的轮廓位于对应的第二导电部41在衬底10上的正投影的轮廓内侧。第二子无机层34位于相邻焊盘411之间的部分可起到减小水汽入侵至第一导电部21的量，提升阵列基板的可靠性；并且第二子无机层34的厚度较小，不会影响电子元件与焊盘411绑定的可靠性。
69.图4至图7所示的实施例中，第二子无机层34位于相邻焊盘411之间的部分为连续的膜层，未设有过孔。如此，第二子无机层34位于相邻焊盘411之间的部分更有助于减小水汽入侵至第一导电部21的量，提升阵列基板的可靠性。
70.在一些实施例中，所述第二子无机层34可以是单层膜层，或者第二子无机层34包括多个子无机膜层，通过多次涂覆工艺形成。第二子无机层34的材料可包括氮化硅与氧化硅中的至少一种。
71.在一个实施例中，在背离衬底的方向上，所述第一绝缘层30的各膜层环绕第一开孔301的侧面倾斜延伸，各膜层环绕第一开孔301的侧面的倾斜角度可大致相同，倾斜角度的范围可为50
°
～60
°
。第一开孔301在平行于衬底10的表面所在的平面的方向上，至少存在两个截面，且两个截面中远离衬底10的截面的面积大于靠近衬底10的截面的面积。例如，第一开孔301在垂直于衬底所在平面的方向上的截面形状可为倒梯形。
72.在一个实施例中，所述阵列基板还包括位于所述第二导电部41背离所述衬底10一侧的第二绝缘层50，所述第二绝缘层50设有第二开孔501，每一所述焊盘411在所述衬底10上的正投影落在一个所述第二开孔501在所述衬底10上的正投影内。如此设置，第二绝缘层50的第二开孔501暴露焊盘411，不会影响焊盘411与电子元件的引脚焊接的可靠性。
73.在一个实施例中，如图4至图7所示，所述第二绝缘层50包括第二无机层51，所述第二开孔501包括设置在所述第二无机层51的第三子开孔511，每一所述第三子开孔511在所述衬底10上的正投影位于一个所述第二导电部41在所述衬底10上的正投影的轮廓围设的区域内。第三子开孔511与第二导电部41可一一对应，每一第三子开孔511在衬底10上的正投影位于对应的第二导电部41在衬底10上的正投影的轮廓围设的区域内。位于相邻焊盘411之间的膜层包括第二无机层51。第二无机层51可减缓水氧向第二导电部41入侵的速度，提升阵列基板的信赖性。
74.其中，第三子开孔511在衬底10上的正投影位于对应的第二导电部41在衬底10上的正投影的轮廓围设的区域内，指的是，第三子开孔511在所述衬底10上的正投影与对应的第二导电部41在所述衬底10上的正投影重合，或者第三子开孔511在所述衬底10上的正投影的轮廓位于对应的第二导电部41在所述衬底10上的正投影的轮廓内侧，也即是第三子开孔511在所述衬底10上的正投影的面积小于对应的第二导电部41在所述衬底10上的正投影的面积。图4至图7所示的实施例中，第三子开孔511在所述衬底10上的正投影的轮廓位于对应的第二导电部41在所述衬底10上的正投影的轮廓内侧。如此，第二无机层51覆盖第二导电部41的边缘，更有助于减小水汽入侵至第二导电部41的量。
75.在一些实施例中，所述第二无机层51可以是单层膜层，或者第二无机层51包括多个子无机膜层，通过多次涂覆工艺形成。在一些实施例中，第二无机层51的材料包括氮化硅
与氧化硅中的至少一种。
76.在一个实施例中，如图4至图7所示，所述第二绝缘层50包括第二有机层52，第二有机层52可位于第二无机层51背离衬底10的一侧。所述第二开孔501包括设置在所述第二有机层52的第四子开孔521。
77.如图4、图5及图7所示，每一所述第四子开孔521在所述衬底10上的正投影位于一个所述第二导电部41在所述衬底10上的正投影的轮廓围设的区域内。第四子开孔521与第二导电部41可一一对应，各第四子开孔521在衬底10上的正投影位于对应的第二导电部41在衬底10上的正投影的轮廓围设的区域内。第四子开孔521在所述衬底10上的正投影位于一个所述第二导电部41在所述衬底10上的正投影的轮廓围设的区域内，指的是，第四子开孔521在所述衬底10上的正投影与对应的第二导电部41在所述衬底10上的正投影重合，或者第四子开孔521在所述衬底10上的正投影的轮廓位于对应的第二导电部41在所述衬底10上的正投影的轮廓内侧，也即是第四子开孔521在所述衬底10上的正投影的面积小于对应的第二导电部41在所述衬底10上的正投影的面积。图4、图5及图7所示的实施例中，第四子开孔521在所述衬底10上的正投影的轮廓位于对应的第二导电部41在所述衬底10上的正投影的轮廓内侧。位于相邻焊盘411之间的膜层包括第二有机层52。
78.在另一个实施例中，如图6所示，一个所述导电部组的各所述焊盘411在所述衬底10上的正投影均落在一个所述第四子开孔521在所述衬底10上的正投影内。如此设置，位于相邻焊盘411之间的膜层不包括第二有机层52，焊盘411的表面与位于相邻焊盘411之间的膜层表面之间的段差较小，可避免电子元件向一侧倾斜而导致电子元件另一侧的引脚与焊盘411发生虚焊的问题。在该实施例中，所述导电部组的边缘区域背离衬底的一侧可设有第二子有机层32。
79.在一个实施例中，所述第二有机层52为单层膜层，或者第二有机层52包括多个子有机膜层，也即是第二有机层52通过多次涂覆工艺形成第二有机层52的材料可以为有机树脂。
80.在一个实施例中，如图3至图7所示，第二导电部41未被第二绝缘层50覆盖的部分为焊盘411，连接线42被第二绝缘层50覆盖。
81.在一个实施例中，图4至图7所示的实施例中，第一导电部21的厚度范围为2.88μm～4.32μm，第一子无机层33的厚度为21600埃～2640埃，第二子有机层32的厚度为2.7μm～3.3μm，第一子有机层31的厚度为4.0μm～5.0μm，第二子无机层34的厚度为1080埃～1320埃，第二导电部41的厚度为0.48μm～0.72μm，第二无机层51的厚度为3150埃～3850埃，第二有机层52的厚度为2.7μm～3.3μm。
82.图4所示的实施例中，焊盘411的表面与位于相邻焊盘411之间的膜层表面之间的段差等于第一子无机层33的厚度、第二子有机层32的厚度、第二子无机层34的厚度、第二导电部41的厚度、第二无机层51及第二有机层52的厚度之和，减去第二导电部41的厚度。也即是，焊盘411的表面与位于相邻焊盘411之间的膜层表面之间的段差等于第一子无机层33的厚度、第二子有机层32的厚度、第二子无机层34的厚度、第二无机层51的厚度及第二有机层52的厚度之和。
83.图5所示的实施例中，焊盘411的表面与位于相邻焊盘411之间的膜层表面之间的段差等于第一子无机层33的厚度、第二子无机层34的厚度、第二无机层51的厚度及第二有
机层52的厚度之和。
84.图6所示的实施例中，焊盘411的表面与位于相邻焊盘411之间的膜层表面之间的段差等于第一子无机层33的厚度、第二子无机层34的厚度及第二导电部41的厚度之和，减去第二导电部41的厚度。
85.图7所示的实施例中，焊盘411的表面与位于相邻焊盘411之间的膜层表面之间的段差等于第一子无机层33的厚度、第二子有机层32的厚度、第一子有机层31的厚度、第二子无机层34的厚度、第二导电部41的厚度、第二无机层51的厚度及第二有机层52的厚度之和。
86.本发明实施方式还提供一种显示装置，该显示装置包括多个电子元件及上述任一实施例所述的阵列基板。
87.如图2所示，所述多个电子元件的每个电子元件60包括至少两个引脚63，每个所述电子元件60的引脚63与一个所述导电部组的焊盘411焊接，且引脚63的面积小于对应的焊盘411的面积，引脚63在衬底10上的正投影的至少80％的区域应位于对应的焊盘411在衬底10上的正投影的轮廓以内。如此即使引脚63与对应的焊盘411对位时存在偏差，也能保证引脚63与对应的焊盘411的焊接效果。
88.在一个实施例中，所述电子元件60包括尺寸在百微米及以下量级的无机发光二极管61和/或尺寸在百微米及以下量级的驱动芯片62。其中百微米及以下量级的无机发光二极管61可以是mini led，也可以是micro led。mini led的尺寸范围约为100μm～500μm，micro led的尺寸小于100μm。驱动芯片62可以是用来向无机发光二极管提供信号使无机发光二极管发光的芯片。
89.在一个实施例中，如图1所示，所述显示装置还包括包覆无机发光二极管的保护结构70，保护结构70可采用透明硅胶通过滴注或打印的方式制备得到，保护结构70远离衬底10一侧的表面可为半球形，用以调节无机发光二极管发出的光线。
90.在一些实施例中，该显示装置可以为液晶显示装置，其包括液晶面板和设置在该液晶面板的非显示侧的背光源，背光源包括在前面任一个实施例中描述的阵列基板。
91.在另一实施例中，所述显示装置中的阵列基板作为显示基板使用。阵列基板作为显示基板使用时，每一无机发光二极管作为一个子像素。
92.由于该显示装置包括上述阵列基板，因此具有相同的有益效果，在此不再赘述。
93.本发明对于显示装置的适用不做具体限制，其可以是电视机、笔记本电脑、平板电脑、可穿戴显示设备、手机、车载显示、导航、电子书、数码相框、广告灯箱等任何具有柔性显示功能的产品或部件。
94.需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
95.本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本技术的其它实施方案。本技术旨在涵盖本技术的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本技术的一般性原理并包括本技术未公开的本技术领域中的公知常识
或惯用技术手段。说明书和实施例仅被视为示例性的，本技术的真正范围和精神由下面的权利要求指出。
96.应当理解的是，本技术并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本技术的范围仅由所附的权利要求来限制。