高亮发光二极管芯片及其制备方法与流程

1.本公开涉及光电子制造技术领域，特别涉及一种高亮发光二极管芯片及其制备方法。


背景技术：

2.发光二极管(英文：light emitting diode，简称：led)作为光电子产业中极具影响力的新产品，具有体积小、使用寿命长、颜色丰富多彩、能耗低等特点，广泛应用于照明、显示屏、信号灯、背光源、玩具等领域。led的核心结构是发光二极管芯片，发光二极管芯片的制作对led的光电特性有着较大的影响。
3.相关技术中，发光二极管芯片通常包括依次层叠的衬底、n型半导体层、有源层和p型半导体层。通常p型半导体层的表面还设有p电极，且p型半导体层和p电极之间还会设置电流阻挡层，通过电流阻挡层阻挡电流直接流向p电极下方，让电流扩散至p型半导体层的各处位置。
4.然而，芯片在使用过程中，p电极上连接外接电路的焊盘容易被大电流冲击而出现烧伤或损坏的问题。


技术实现要素：

5.本公开实施例提供了一种高亮发光二极管芯片及其制备方法，能改善电极上与外接电路连接的焊盘易损坏的问题，提升芯片的可靠性。所述技术方案如下：
6.本公开实施例提供了一种高亮发光二极管芯片，所述高亮发光二极管芯片包括：衬底、第一半导体层、发光层、第二半导体层、电流阻挡层、透明导电层、第一电极和第二电极；所述衬底、所述第一半导体层、所述发光层、所述第二半导体层和所述电流阻挡层依次层叠，所述透明导电层位于所述电流阻挡层表面且延伸至所述第二半导体层表面，所述第二电极位于所述透明导电层的表面，所述第二电极在所述衬底上的正投影位于所述电流阻挡层位于所述衬底上的正投影内，所述第一电极与所述第一半导体层相连；所述第二电极包括焊盘和手指条，所述手指条的一端与所述焊盘相连，从所述焊盘至所述手指条的方向上，所述电流阻挡层在垂直于所述衬底的承载面的方向上的厚度逐渐减小。
7.在本公开实施例的一种实现方式中，所述电流阻挡层包括相连的块状区和条状区，所述第二电极的焊盘在所述衬底上的正投影位于所述块状区在所述衬底上的正投影内，所述第二电极的手指条在所述衬底上的正投影位于所述条状区在所述衬底上的正投影内。
8.在本公开实施例的另一种实现方式中，所述电流阻挡层远离所述衬底的表面为平面。
9.在本公开实施例的另一种实现方式中，所述电流阻挡层远离所述衬底的表面与所述电流阻挡层靠近所述衬底的表面之间的夹角为0
°
至45
°
。
10.在本公开实施例的另一种实现方式中，所述电流阻挡层远离所述衬底的表面为凹
面。
11.在本公开实施例的另一种实现方式中，所述电流阻挡层远离所述衬底的表面呈阶梯状。
12.在本公开实施例的另一种实现方式中，所述块状区呈环状。
13.在本公开实施例的另一种实现方式中，在垂直于所述衬底的承载面的方向上，所述电流阻挡层厚度最大的位置的厚度不大于5μm。
14.在本公开实施例的另一种实现方式中，所述电流阻挡层具有露出所述第二半导体层的过孔，所述第二电极通过所述过孔与所述第二半导体层连接。
15.本公开实施例提供了一种高亮发光二极管芯片的制备方法，所述制备方法包括：提供一衬底；在所述衬底上依次形成第一半导体层、发光层、第二半导体层和电流阻挡层；在所述电流阻挡层上制作透明导电层，所述透明导电层位于所述电流阻挡层表面且延伸至所述第二半导体层表面；制作第一电极和第二电极，所述第一电极与所述第一半导体层相连，所述第二电极位于所述透明导电层的表面，所述第二电极在所述衬底上的正投影位于所述电流阻挡层位于所述衬底上的正投影内，所述第二电极包括焊盘和手指条，所述手指条的一端与所述焊盘相连，从所述焊盘至所述手指条的方向上，所述电流阻挡层在垂直于所述衬底的承载面的方向上的厚度逐渐减小。
16.本公开实施例提供的技术方案带来的有益效果至少包括：
17.本公开实施例提供的高亮发光二极管芯片中，在第二半导体层和第二电极之间设置有电流阻挡层，能阻挡电流直接向下流向第二半导体层，在电流阻挡层和第二电极之间还设有透明导电层，透明导电层是延伸至第二半导体层的，这样通过透明导电层就能将电流扩展至第二半导体层的各处位置。
18.其中，从第二电极的焊盘至第二电极的手指条的方向上，电流阻挡层在垂直于衬底的承载面的方向上的厚度是逐渐减小的。由于第二电极上的焊盘是第二电极连接外接电路的接触点，该接触点位置的电流最为拥挤，通过将电流阻挡层的厚度设置成在远离焊盘的方向上逐渐减小，以逐步削弱电流阻挡层对电流的阻挡效应，这样就能引导电流从焊盘的区域朝手指条的区域移动。相较于厚度无变化的电流阻挡层，该种从第二电极的焊盘至第二电极的手指条的方向上厚度逐渐减小的电流阻挡层，能让电流更多地流向第二电极的手指条处，使电流能均衡地分布在第二电极的各处区域，从而有效避免第二电极上的焊盘因大电流冲击而出现烧伤或损坏的问题，提升芯片的可靠性。
附图说明
19.为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
20.图1是本公开实施例提供的一种高亮发光二极管芯片的结构示意图；
21.图2是本公开实施例提供的一种电流阻挡层的俯视图；
22.图3是本公开实施例提供的一种电流阻挡层的截面图；
23.图4是本公开实施例提供的一种电流阻挡层的截面图；
24.图5是本公开实施例提供的一种电流阻挡层的截面图；
25.图6是本公开实施例提供的一种高亮发光二极管芯片的制备方法的流程图。
26.图中各标记说明如下：
27.10、衬底；
28.21、第一半导体层；22、发光层；23、第二半导体层；
29.30、电流阻挡层；31、块状区；32、条状区；
30.40、透明导电层；
31.51、第一电极；52、第二电极；521、焊盘；522、手指条；
32.60、凹槽；61、钝化层。
具体实施方式
33.为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
34.除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”、“顶”、“底”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。
35.图1是本公开实施例提供的一种高亮发光二极管芯片的结构示意图。如图1所示，该高亮发光二极管芯片包括：衬底10、第一半导体层21、发光层22、第二半导体层23、电流阻挡层30、透明导电层40、第一电极51和第二电极52。
36.如图1所示，衬底10、第一半导体层21、发光层22、第二半导体层23和电流阻挡层30依次层叠，透明导电层40位于电流阻挡层30表面且延伸至第二半导体层23表面，第二电极52位于透明导电层40的表面，第二电极52在衬底10上的正投影位于电流阻挡层30位于衬底10上的正投影内，第一电极51用于与第一半导体层21相连。
37.如图1所示，第二电极52包括焊盘521和手指条522，手指条522的一端与焊盘521相连，从焊盘521至手指条522的方向上，电流阻挡层30在垂直于衬底10的承载面方向上的厚度逐渐减小。
38.其中，衬底10的承载面是衬底10生长外延层的表面。
39.本公开实施例提供的高亮发光二极管芯片中，在第二半导体层23和第二电极52之间设置有电流阻挡层30，能阻挡电流直接向下流向第二半导体层23，在电流阻挡层30和第二电极52之间还设有透明导电层40，透明导电层40是延伸至第二半导体层23的，这样通过透明导电层40就能将电流扩展至第二半导体层23的各处位置。
40.其中，从第二电极52的焊盘521至第二电极52的手指条522的方向上，电流阻挡层30在垂直于衬底10的承载面的方向上的厚度是逐渐减小的。由于第二电极52上的焊盘521
是第二电极52连接外接电路的接触点，该接触点位置的电流最为拥挤，通过将电流阻挡层30的厚度设置成在远离焊盘521的方向上逐渐减小，以逐步削弱电流阻挡层30对电流的阻挡效应，这样就能引导电流从焊盘521的区域朝手指条522的区域移动。相较于厚度无变化的电流阻挡层30，该种从第二电极52的焊盘521至第二电极52的手指条522的方向上厚度逐渐减小的电流阻挡层30，能让电流更多地流向第二电极52的手指条522处，使电流能均衡地分布在第二电极52的各处区域，从而有效避免第二电极52上的焊盘521因大电流冲击而出现烧伤或损坏的问题，提升芯片的可靠性。
41.可选地，衬底10的材料可以采用蓝宝石、硅、氮化镓、氮化硅、碳化硅、玻璃中的一种，如平片蓝宝石衬底10或者图形化蓝宝石衬底10(patterned sapphire substrate，简称：pss)。
42.本公开实施例中，第一半导体层21和第二半导体层23中的一个可以是n型层，第一半导体层21和第二半导体层23中的另一个为p型层。
43.作为一种示例，第一半导体层21为n型层，第二半导体层23为p型层。
44.相应地，第一电极51与第一半导体层21连接，第一电极51为n电极；第二电极52与第二半导体层23连接，第二电极52为p电极。
45.可选地，n电极和p电极均包括金(au)、铝(al)、镍(ni)、铂(pt)、铬(cr)、钛(ti)金属中的一种或多种。
46.可选地，n型层的材料可以采用n型掺杂(如硅)的氮化镓(gan)。
47.示例性地，n型层的厚度可以为1μm至5μm，例如，n型层的厚度为3μm。
48.示例性地，n型层中n型掺杂剂的掺杂浓度可以为10
18
/cm3至10
19
/cm3，例如，掺杂浓度为5
×
10
18
/cm3。
49.可选地，发光层22可以包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置；量子阱的材料可以采用氮化铟镓(ingan)，量子垒的材料可以采用氮化镓。
50.示例性地，量子阱的厚度可以为2.5nm至3.5nm，例如，量子阱的厚度为3nm；量子垒的厚度可以为9nm至20nm，例如，量子垒的厚度为15nm。
51.其中，量子阱的数量与量子垒的数量相同，量子垒的数量可以为5个至15个，例如，量子垒的数量为10个。
52.可选地，p型层的材料可以采用p型掺杂(如镁)的氮化镓。
53.示例性地，p型层的厚度可以为100nm至800nm，例如，p型层的厚度为450nm。
54.示例性地，p型层中p型掺杂剂的掺杂浓度可以为10
18
/cm3至10
20
/cm3，例如，掺杂浓度为10
19
/cm3。
55.可选地，透明导电层40为氧化铟锡膜(indium tin oxide，简称ito)层。
56.其中，氧化铟锡膜层具有良好的透射率和低电阻率，便于载流子传导，提高注入效率。
57.示例性地，透明导电层40的厚度为6μm至10μm。例如，透明导电层40的厚度为8μm。
58.如图1所示，透明导电层40位于电流阻挡层30的表面，且透明导电层40的厚度不小于电流阻挡层30的最大厚度，以使透明导电层40能完全覆盖电流阻挡层30，在电流阻挡层30上形成平坦的表面，以便于后续加工形成第二电极52。
59.可选地，如图1所示，第二半导体层23的表面具有露出第一半导体层21的凹槽60，
第一电极51位于凹槽60内，且第一电极51与第一半导体层21的表面相连。
60.可选地，如图1所示，第二半导体层23的表面还具有钝化层61，钝化层61延伸至凹槽60。且钝化层61具有露出第一电极51和第二电极52的通孔。
61.示例性地，钝化层61可以是sio2层或者sin层。其中，钝化层61的厚度可以是1μm至5μm。
62.图2是本公开实施例提供的一种电流阻挡层30的俯视图。如图2所示，该电流阻挡层30包括相连的块状区31和条状区32，第二电极52的焊盘521在衬底10上的正投影位于块状区31在衬底10上的正投影内，第二电极52的手指条522在衬底10上的正投影位于条状区32在衬底10上的正投影内。
63.通过将电流阻挡层30也设置成相连的块状区31和条状区32的结构，并使块状区31与焊盘521相对，条状区32与手指条522相对。这样相同形状的区域相对设置，充分实现电流阻挡的同时，还避免因电流阻挡层30设置的面积过大，而影响电流扩展的效果。
64.示例性地，如图2所示，块状区31呈环状，相应地，第二电极52的焊盘521也呈环状。
65.作为示例，本公开实施例中，块状区31可以呈圆环状或方环状。
66.示例性地，块状区31呈实心板状，相应地，第二电极52的焊盘521也是实心板状。
67.作为示例，本公开实施例中，块状区31可以呈圆盘状。
68.本公开实施例中，第一电极51与第二电极52的结构相同，第一电极也可以包括相连的焊盘和手指条，手指条的一端与焊盘相连。
69.可选地，电流阻挡层30为sio2层、sin层或者dbr(distributed bragg reflection，分布式布拉格反射镜)层。其中，dbr层为sio2与ti3o5的叠层结构。
70.示例性地，电流阻挡层30可以是sio2层。
71.可选地，电流阻挡层30在垂直于衬底10的承载面的方向上的最大厚度不大于5μm。由于电流阻挡层30的厚度是逐渐变化的，所以，本公开实施例中，电流阻挡层30的最大厚度为5μm，电流阻挡层30的最小厚度为0μm。
72.可选地，电流阻挡层30具有露出第二半导体层23的过孔，过孔位于电流阻挡层30，第二电极52通过过孔与第二半导体层23连接。这样通过设置穿过电流阻挡层30的过孔，使得第二电极52能通过过孔与第二半导体层23相连，以使得部分电流也可以直接通过过孔流向电流阻挡层30下方的第二半导体层23。
73.在本公开的一些实现方式中，图3是本公开实施例提供的一种电流阻挡层30的截面图。如图3所示，电流阻挡层30远离衬底10的表面为平面。
74.上述实现方式中，从块状区31至条状区32的方向上，电流阻挡层30在垂直于衬底10方向上的厚度线性减小。
75.通过将电流阻挡层30的厚度设置成在远离块状区31的方向上逐渐线性地减小，以逐步削弱电流阻挡层30对电流的阻挡效应，能引导电流从焊盘521的区域朝手指条522的区域移动，使电流更多地流向第二电极52的手指条522处，让电流能均衡地分布在第二电极52的各处区域，从而有效改善第二电极52上的焊盘521因大电流冲击而出现烧伤或损坏的问题，提升芯片的可靠性。
76.可选地，电流阻挡层30的厚度采用如下公式确定：
77.h＝(l-d)
×
h/l
ꢀꢀꢀ
(1)
78.以图3示意的截面图中块状区左下角端点o为原点建立直角坐标系，以条状区的延伸方向为x轴，以电流阻挡层的厚度方向为y轴。
79.在该直角坐标系下，式(1)中，h为电流阻挡层30在x轴上任意点a的厚度(y轴方向上的长度)，单位μm；l为电流阻挡层30在x轴方向上的最大长度，单位为μm；d为电流阻挡层30在x轴上任意点a距离o点的间距，单位为μm；h为电流阻挡层30在y轴方向上的最大长度，单位为μm。
80.可选地，电流阻挡层30远离衬底10的表面与电流阻挡层30靠近衬底10的表面之间的夹角α为0
°
至45
°
。
81.在本公开的另一些实现方式中，图4是本公开实施例提供的一种电流阻挡层30的截面图。如图4所示，电流阻挡层30远离衬底10的表面为凹面。
82.上述实现方式中，从块状区31至条状区32的方向上，电流阻挡层30的厚度减小的速度逐渐变小，以形成凹面。
83.其中，由于电流阻挡层30的厚度减小的速度是逐渐变小的，这样在开始阶段，电流阻挡层30的厚度减小的幅度是较大的，随着减小的速度逐渐减小，电流阻挡层30的厚度减小的幅度是逐渐减小的，也即是，电流阻挡层30的厚度变化逐渐趋于平缓。
84.这样由于距离块状区31较近的区域电流阻挡层30的厚度减小幅度较大，能更容易吸引电流朝手指区移动，待电流从电极的焊盘521引流至手指条522后，则对引流的需求减小，此时电流阻挡层30的厚度变化可以相对平缓，以保证电流阻挡层30具有一定的阻挡电流的作用。
85.通过将距离块状区31较近的区域电流阻挡层30的厚度减小幅度较大，以快速吸引电流朝手指条522移动，避免电流过多集中于焊盘521，让电流能均衡地分布在第二电极52的各处区域，从而有效改善第二电极52上的焊盘521因大电流冲击而出现烧伤或损坏的问题。
86.在本公开的另一些实现方式中，图5是本公开实施例提供的一种电流阻挡层30的截面图。如图5所示，电流阻挡层30远离衬底10的表面呈阶梯状。
87.通过将电流阻挡层30的厚度设置成阶梯式地减小，以逐步削弱电流阻挡层30对电流的阻挡效应，能引导电流从焊盘521的区域朝手指条522的区域移动，使电流更多地流向第二电极52的手指条522处，让电流能均衡地分布在第二电极52的各处区域，从而有效改善第二电极52上的焊盘521因大电流冲击而出现烧伤或损坏的问题，提升芯片的可靠性。
88.本公开实施例提供了一种高亮发光二极管芯片的制备方法，适用于制备图1所示的高亮发光二极管芯片。图6是本公开实施例提供的一种高亮发光二极管芯片的制备方法的流程图。如图6所示，该制备方法包括：
89.步骤s11：提供一衬底10。
90.其中，衬底10可以为蓝宝石衬底10。
91.步骤s12：在衬底10上依次形成第一半导体层21、发光层22、第二半导体层23和电流阻挡层30。
92.其中，第一半导体层21为n型层，第二半导体层23为p型层。
93.可选地，n型层的材料可以采用n型掺杂(如硅)的氮化镓(gan)。
94.示例性地，n型层的厚度可以为1μm至5μm，例如，n型层的厚度为3μm。
95.示例性地，n型层中n型掺杂剂的掺杂浓度可以为10
18
/cm3至10
19
/cm3，例如，掺杂浓度为5
×
10
18
/cm3。
96.可选地，发光层22可以包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置；量子阱的材料可以采用氮化铟镓(ingan)，量子垒的材料可以采用氮化镓。
97.示例性地，量子阱的厚度可以为2.5nm至3.5nm，例如，量子阱的厚度为3nm；量子垒的厚度可以为9nm至20nm，例如，量子垒的厚度为15nm。
98.其中，量子阱的数量与量子垒的数量相同，量子垒的数量可以为5个至15个，例如，量子垒的数量为10个。
99.可选地，p型层的材料可以采用p型掺杂(如镁)的氮化镓。
100.示例性地，p型层的厚度可以为100nm至800nm，例如，p型层的厚度为450nm。
101.示例性地，p型层中p型掺杂剂的掺杂浓度可以为10
18
/cm3至10
20
/cm3，例如，掺杂浓度为10
19
/cm3。
102.示例性地，该步骤s12可以包括：
103.采用金属有机化合物化学气相沉淀(英文：metal organic chemical vapor deposition，简称：mocvd)技术在衬底上依次生长n型层、发光层和p型层。
104.步骤s12中制备电流阻挡层30时可以包括：先铺设电流阻挡层30，再利用光刻技术和刻蚀技术对电流阻挡层30图形化，以形成厚度逐渐变化的电流阻挡层30。
105.其中，从第二电极52的焊盘521至第二电极52的手指条522的方向上，电流阻挡层30在垂直于衬底10方向上的厚度逐渐减小。
106.步骤s13：在电流阻挡层30上制作透明导电层40，透明导电层40位于电流阻挡层30表面且延伸至第二半导体层23表面。
107.制备透明导电层40可以包括：先铺设氧化铟锡膜，再利用光刻技术和刻蚀技术对氧化铟锡膜图形化，得到透明导电层40。
108.步骤s14：制作第一电极51和第二电极52。
109.其中，第一电极51与第一半导体层21电性连接，第二电极52位于透明导电层40的表面，第二电极52在衬底10上的正投影位于电流阻挡层30位于衬底10上的正投影内，第二电极52包括焊盘521和手指条522，手指条522的一端与焊盘521相连，从焊盘521至手指条522的方向上，电流阻挡层30在垂直于衬底10的承载面的方向上的厚度逐渐减小。
110.制作第一电极51和第二电极52前，还需要在p型层上形成凹槽60，具体可以包括：
111.第一步，采用光刻技术在p型层上形成一定图形的光刻胶。第二步，干法刻蚀没有光刻胶覆盖的p型层和发光层22，形成露出n型层的凹槽60。第三步，去除光刻胶。
112.在凹槽60形成之后，在p型层的表面制作p电极，在凹槽60内制作n电极。
113.可选地，n电极和p电极均包括金(au)、铝(al)、镍(ni)、铂(pt)、铬(cr)、钛(ti)金属中的一种或多种。
114.形成电极后还包括：在p型层除p电极设置区域之外的区域、以及凹槽60内除n型层设置区域之外的区域上形成钝化层61。
115.示例性地，钝化层61的形成过程可以包括：先铺设sio2层，再利用光刻技术和刻蚀技术对sio2层图形化，得到钝化层61。
116.本公开实施例制备的高亮发光二极管芯片中，在第二半导体层23和第二电极52之
间设置有电流阻挡层30，能阻挡电流直接向下流向第二半导体层23，在电流阻挡层30和第二电极52之间还设有透明导电层40，透明导电层40是延伸至第二半导体层23的，这样通过透明导电层40就能将电流扩展至第二半导体层23的各处位置。
117.其中，从第二电极52的焊盘521至第二电极52的手指条522的方向上，电流阻挡层30在垂直于衬底10的承载面的方向上的厚度是逐渐减小的。由于第二电极52上的焊盘521是第二电极52连接外接电路的接触点，该接触点位置的电流最为拥挤，通过将电流阻挡层30的厚度设置成在远离焊盘521的方向上逐渐减小，以逐步削弱电流阻挡层30对电流的阻挡效应，这样就能引导电流从焊盘521的区域朝手指条522的区域移动。相较于厚度无变化的电流阻挡层30，该种从第二电极52的焊盘521至第二电极52的手指条522的方向上厚度逐渐减小的电流阻挡层30，能让电流更多地流向第二电极52的手指条522处，使电流能均衡地分布在第二电极52的各处区域，从而有效避免第二电极52上的焊盘521因大电流冲击而出现烧伤或损坏的问题，提升芯片的可靠性。
118.以上，并非对本公开作任何形式上的限制，虽然本公开已通过实施例揭露如上，然而并非用以限定本公开，任何熟悉本专业的技术人员，在不脱离本公开技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本公开技术方案的内容，依据本公开的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本公开技术方案的范围内。