半导体装置的形成方法与流程

1.本发明实施例关于半导体装置的形成方法，更特别关于形成低热预算的介电层于半导体装置中的方法。


背景技术：

2.随着半导体技术的进展，对更高存储能力、更快处理系统、更高效能、与更低成本的需求增加。为了符合这些需求，半导体产业持续缩小半导体装置如金属氧化物半导体场效晶体管(含平面金属氧化物半导体场效晶体管、鳍状场效晶体管、与全绕式栅极场效晶体管)的尺寸。尺寸缩小在改善半导体装置的效能时面临新的挑战。


技术实现要素：

3.在一些实施例中，半导体装置的形成方法包括：形成第一鳍状结构与第二鳍状结构于基板上，且第一鳍状结构与第二鳍状结构之间具有开口；将可流动的隔离材料填入开口；以等离子体处理可流动的隔离材料；以及移除第一鳍状结构与第二鳍状结构之间的等离子体处理的可流动的隔离材料的一部分。
4.在一些实施例中，半导体装置的形成方法包括：形成第一鳍状结构与第二鳍状结构于基板上，且第一鳍状结构与第二鳍状结构之间具有开口；将可流动的隔离材料填入开口；以第一等离子体处理可流动的隔离材料；形成第一外延结构于第一鳍状结构上，并形成第二外延结构于第二鳍状结构上；形成蚀刻停止层于第一外延结构与第二外延结构上；以及形成介电层于蚀刻停止层之上以及第一外延结构与第二外延结构之间。介电层包括可流动的介电材料上述方法还包括以第二等离子体处理介电层。
5.在一些实施例中，半导体装置的形成方法包括：形成第一鳍状结构与第二鳍状结构于基板的第一侧上，且第一鳍状结构与第二鳍状结构之间具有开口；将第一可流动的隔离材料填入开口；以第一等离子体处理第一可流动的隔离材料；形成外延结构于第一鳍状结构与第二鳍状结构上；形成蚀刻停止层于外延结构上；以及形成介电层于蚀刻停止层上。介电层包括可流动的介电材料。方法还包括以第二等离子体处理介电层；沉积第二可流动的隔离材料于基板的第二侧上；以及以第三等离子体处理第二可流动的隔离材料。第二侧与第一侧相对。
附图说明
6.图1及2分别为一些实施例中，具有低热预算介电层的半导体装置的等角图与部分剖视图。
7.图3为一些实施例中，制作具有低热预算介电层的半导体装置的方法的流程图。
8.图4至图12及图18是一些实施例中，具有低热预算介电层的半导体装置于制作制程的多种阶段的部分剖视图。
9.图13至图17是一些实施例中，具有低热预算的介电层的半导体装置中的多种元素
的轮廓。
10.其中，附图标记说明如下：
11.a：区域
12.b-b，c-c，d-d：剖线
13.100：半导体装置
14.100s1：前侧
15.100s2：背侧
16.102：基板
17.104a，104b：鳍状场效晶体管
18.106，106*：浅沟槽隔离区
19.106h，136h，506h：垂直尺寸
20.106w，136w，506w：水平尺寸
21.108：鳍状结构’22.110：栅极结构
23.112：鳍状物基底区
24.114：外延鳍状物区
25.118f：鳍状物侧壁间隔物
26.118g：栅极间隔物
27.120，120*：第一半导体层
28.120-1，120-1*，120-2，120-2*，120-3，120-3*：第二半导体子层
29.122，122*：第二半导体层
30.122-1，122-1*，122-2，122-2*，122-3，122-3*：第二半导体子层
31.124：栅极介电层
32.126：蚀刻停止层
33.126t：厚度
34.128：栅极
35.132：源极/漏极接点结构
36.134：栅极盖结构
37.136：层间介电层
38.300：方法
39.310，320，330，340：步骤
40.506，1236：开口
41.540：硬遮罩层
42.606：可流动的隔离材料
43.742，1242，1842：等离子体
44.920：内侧间隔物结构
45.1344，1346，1347，1348，1444，1446，1447，1448，1544，1546，1547，1548，1644，1646，1647，1648，1744，1746，1747，1748：轮廓
46.1345：箭头
47.1850：虚置外延结构
48.1852：衬垫层
49.1854：背侧层间介电层
具体实施方式
50.下述内容搭配图式详细说明，以利理解本发明实施例。下述内容搭配图式说明例示性实施例。在图式中，相似的标号通常表示相同、功能类似、及/或结构类似的单元。
51.下述内容提供的不同实施例或例子可实施本发明实施例的不同结构。特定构件与排列的实施例是用以简化本公开而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本发明的多种实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
52.此外，空间性的相对用语如「下方」、「其下」、「下侧」、「上方」、「上侧」、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90
°
或其他角度，因此方向性用语仅用以说明图示中的方向。
53.值得注意的是，下述内容的「一实施例」、「一例示性的实施例」、「例示性」、或类似用语所述的实施例可包含特定的特征、结构、或特性，但每一实施例可不必包含特定的特征、结构、或特性。此外，这些用语不必视作相同实施例。此外，当结合实施例描述特定特征、结构、或特性时，无论是否明确说明，本技术领域中具有通常知识者自可结合其他实施例以实施这些特征、结构、或特性。
54.应理解的是，此处的措词或用语的目的为说明而非限制，因此本技术领域中具有通常知识者可依此处说明解释下述说明的措词或用语。
55.在一些实施例中，用语「大约」和「基本上」指的是在5％之内变化的给定数值(比如目标数值
±
1％、
±
2％、
±
3％、
±
4％、或
±
5％)。这些数值仅用于举例而非局限本发明实施例。用语「大约」和「基本上」指的数值％可由本技术领域中具有通常知识者依此处教示的内容变化。
56.场效晶体管装置的尺寸缩小增加半导体制造制程的复杂度，并增加制造成本。场效晶体管装置上的介电层如氧化物的沉积方法，可为等离子体辅助化学气相沉积、原子层沉积、可流动的化学气相沉积之后高温退火、或其他合适的沉积方法。等离子体辅助化学气相沉积与原子层沉积可提供顺应性的沉积，其可能形成孔洞与缝隙于沉积的介电层中。额外制程如沉积与蚀刻的重复循环，可移除孔洞与缝隙。然而这些额外制程会降低制造能力并增加制造成本。可流动的化学气相沉积可减少沉积的介电层中的缝隙与孔洞。然而可流动的化学气相沉积之后所需的高温退火，可能高达约600℃至约900℃并历时约1小时至4小时，其为高热预算的制程且会增加制造成本。此外，高温退火可能损伤场效晶体管装置并劣化装置效能，比如使鳍状物弯曲、使堆叠鳍状物中的硅与硅锗互混、并造成沉积的介电层之下的层状物氧化(亦可视作下层氧化)。此外，进阶的电源分布方案(比如前侧与背侧电源分布网络)需要较低的制程温度(比如低于约400℃)以避免劣化装置效能。
57.本发明中的多种实施例提供形成低热预算的介电层于场效晶体管(如鳍状场效晶
体管、全绕式栅极场效晶体管、金属氧化物半导体场效晶体管、或类似物)及/或集成电路中的其他半导体装置中的方法，以及此方法所制作的半导体装置。本发明实施例中的方法可包含形成第一鳍状结构与第二鳍状结构于基板上，且两者之间具有开口。以可流动的沉积方法将可流动的隔离材料(如可流动的氧化物)填入开口。在约200℃至约500℃的低温下以等离子体的氧自由基处理可流动的隔离材料。在一些实施例中，可采用氧自由基与氢自由基的混合物处理可流动的隔离材料。低热预算介电层的形成方法可为沉积可流动的隔离材料，接着进行低温等离子体处理。在一些实施例中，由于可流动的隔离材料，低热预算介电层可减少或不具有孔洞或缝隙。在低温等离子体处理的一些实施例中，低热预算介电层可减少缺陷如鳍状物弯曲以及堆叠鳍状物中的硅与硅锗互混。
58.在一些实施例中，第一外延结构与第二外延结构可形成于个别的第一鳍状结构与第二鳍状结构上。可形成蚀刻停止层于第一外延结构与第二外延结构上。可沉积含可流动的介电材料的介电层于蚀刻停止层上，其形成方法可为可流动的沉积方法。可在约200℃至约400℃的低温下以氧自由基等离子体处理介电层，以形成低热预算的介电层。在一些实施例中，在一些实施例中，由于可流动的介电材料，介电层可减少或不含孔洞或缝隙。在一些实施例中，蚀刻停止层可避免低温等离子体处理造成下方层氧化。在一些实施例中，额外的可流动的隔离材料可沉积于基板的两侧上。可由氧自由基的等离子体在约200℃至约400℃的低温处理额外的可流动的隔离材料，以形成低热预算的介电层。在采用低温等离子体处理的一些实施例中，低热预算的介电层可减少或避免装置劣化，以用于进阶的电源分布方案中。
59.图1及图2显示一些实施例中的半导体装置100。图1是一些实施例中，半导体装置100的等角图。图2是一些实施例中，图1的半导体装置100的区域a的部分剖视图。半导体装置100可包含于微处理器、存储器单元、或其他集成电路中。半导体装置100的等角图与剖视图用于说明目的而可不依比例绘示。
60.半导体装置100可形成于基板102上，且可包含鳍状场效晶体管104a及104b，如图1所示。在一些实施例中，鳍状场效晶体管104a可为n型场效晶体管，而鳍状场效晶体管104b可为p型场效晶体管。在一些实施例中，鳍状场效晶体管104a及104b均为n型场效晶体管，或均为p型场效晶体管。虽然图1显示一个n型场效晶体管如鳍状场效晶体管104a与一个p型场效晶体管如鳍状场晶体管104b，半导体装置100可包含与n型场效晶体管如鳍状场效晶体管104a类似的任何数目的n型场效晶体管，以及与p型场效晶体管如鳍状场效晶体管104b类似的任何数目的p型场效晶体管。鳍状场效晶体管104a及104b中具有相同标号的单元的说明可彼此通用，除非另外说明。此外，可采用其他结构构件(如导电通孔、导电线路、介电层、钝化层、与内连线，未图示以简化说明)，以将半导体装置100整合至集成电路中。
61.如图1及图2所示，半导体装置100可进一步包含浅沟槽隔离区106、鳍状结构108、栅极结构110、鳍状物侧壁间隔物118f、栅极间隔物118g、蚀刻停止层126、与层间介电层136。
62.鳍状场效晶体管104a及104b可形成于基板102上。基板102可包含半导体材料如硅。在一些实施例中，基板102包含结晶系基板(如晶圆)。在一些实施例中，基板102包含(i)半导体元素如锗；(ii)半导体化合物如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟；(iii)半导体合金如碳化硅锗、硅锗、磷砷化镓、磷化镓铟、砷化镓铟、磷砷化镓铟、砷化
铝铟、及/或砷化铝镓；或(iv)上述的组合。此外，可依设计需求掺杂基板102(如p型基板或n型基板)。在一些实施例中，基板102可掺杂p型掺质如硼、铟、铝、或镓，或掺杂n型掺质如磷或砷。
63.浅沟槽隔离区106可设置为提供鳍状场效晶体管104a及104b彼此之间的电性隔离、提供鳍状场效晶体管104a及104b与基板102上具有不同鳍状结构的相邻鳍状场效晶体管(未图示)之间的电性隔离、及/或提供鳍状场效晶体管104a及104b与整合至基板102或沉积于基板102上的相邻主动及被动单元(未图示)之间的电性隔离。在一些实施例中，浅沟槽隔离区106可包含低热预算的介电层。在一些实施例中，低热预算的介电层的形成方法可为沉积可流动的隔离材料，并在低温下(如约200℃至约500℃)以氧自由基微波等离子体处理可流动的隔离材料。在一些实施例中，可流动的隔离材料可包含可流动的氧化硅、可流动的氮化硅、可流动的氮氧化硅、可流动的碳化硅、可流动的碳氧化硅、或其他合适材料。在一些实施例中，可流动的隔离材料的沉积方法可为可流动的化学气相沉积或其他合适的沉积方法。
64.在一些实施例中，浅沟槽隔离区106可包含氧化硅、氮化硅、氮氧化硅、低介电常数的介电材料、及/或其他合适的低热预算介电材料。在一些实施例中，浅沟槽隔离区106可包含多层结构。在一些实施例中，浅沟槽隔离区106沿着z轴的垂直尺寸106h(如高度)可为约40nm至约60nm。在一些实施例中，鳍状结构108之间的浅沟槽隔离区106沿着y轴的水平尺寸106w(如宽度)可为约20nm至约60nm。垂直尺寸106h与水平尺寸106w的比例可为约1至约5。基于此处所述的内容，浅沟槽隔离区106所用的其他低热预算的介电层、尺寸、可流动的沉积方法、与等离子体处理亦属本发明实施例的范畴与精神。
65.鳍状结构108可沿着x轴延伸并与栅极结构110交错。鳍状结构108可包含鳍状物基底区112，与外延鳍状物区114位于鳍状物基底区112上。栅极结构110(未图示)可包覆槽鳍状物基底区112延伸高于浅沟槽隔离区106的部分。在一些实施例中，鳍状物基底区112包含的材料可与基板102类似。在一些实施例中，鳍状物基底区112的形成方法可为光微影图案化与蚀刻基板102。基于此处所述的内容，鳍状物基底区112所用的其他材料与形成制程亦属本发明实施例的范畴与精神中。
66.在一些实施例中，外延鳍状物区114可成长于不在栅极结构110之下的鳍状物基底区112上，如图1所示。在一些实施例中，外延鳍状物区114可包含多个外延鳍状物子区，其具有不同的掺杂及/或材料组成。在一些实施例中，外延鳍状物区114可具有任何几何形状，比如多边形、椭圆形、或圆形。在一些实施例中，相邻的不同鳍状物基底区112上的外延鳍状物区114可合并，如图1所示。在一些实施例中，相邻的鳍状物基底区112上的外延鳍状物区114可分开而不合并(未图示)。外延鳍状物区114可包含外延成长的半导体材料。在一些实施例中，外延成长的半导体材料与基板102的材料相同。在一些实施例中，外延成长的半导体材料可与基板102的材料不同。外延成长的半导体材料可包含(i)半导体材料如硅或锗；(ii)半导体化合物材料如砷化镓或砷化铝镓；或者(iii)半导体合金如硅锗或磷砷化镓。在一些实施例中，n型外延鳍状物区114可包含硅，且可在外延成长制程时采用n型掺质如磷或砷进行原位掺杂。在一些实施例中，p型外延鳍状物区114可包含硅锗，且可在外延成长制程时采用p型掺质如硼、铟、或镓进行原位掺杂。
67.如图1及图2所示，鳍状结构108可为个别鳍状场效晶体管104a及104b所用的载电
流结构。外延鳍状物区114可设置以作为个别鳍状场效晶体管104a及104b的源极/漏极区。鳍状场效晶体管104a及104b的通道区(未图示)可形成于栅极结构110之下的个别鳍状物基底区112的部分中。
68.栅极结构110可包含栅极介电层124与栅极128。此外，一些实施例中的界面介电层(未图示)可形成于栅极结构110与鳍状物基底区112之间。在一些实施例中，栅极介电层124与栅极128相邻并与其接触。栅极介电层124可包含氧化硅。在一些实施例中，栅极介电层124可包含(i)氧化硅、氮化硅、及/或氮氧化硅的层状物；(ii)高介电常数的介电材料，比如氧化铪或氧化钛；(iii)高介电常数的介电材料，其具有锂或铍的氧化物；或者(iv)上述的组合。在一些实施例中，栅极介电层124可包含绝缘材料层的单层或堆叠。
69.栅极128可包含栅极阻障层、栅极功函数金属层、与栅极金属填充层(未图示)。在一些实施例中，栅极阻障层位于栅极介电层124上。栅极阻障层可作为后续形成栅极功函数层所用的成核层，及/或有助于减少或避免金属(如铝)自栅极功函数层实质扩散至下方层(如栅极介电层124)。栅极阻障层可包含钛、钽、氮化钛、氮化钽、或其他合适的扩散阻障层。在一些实施例中，栅极功函数金属层可包含单一金属层或金属层堆叠。金属层堆叠可包含功函数彼此类似或不同的金属。在一些实施例中，栅极功函数金属层可包含铝、铜、钨、金属合金、或上述的组合。栅极金属填充层可包含单一金属层或金属层的堆叠。金属层的堆叠可包含彼此不同的金属。在一些实施例中，栅极金属填充层可包含合适的导电材料，比如钛、银、金属合金、或上述的组合。
70.鳍状物侧壁间隔物118f可位于鳍状结构108的侧壁上，并可接触浅沟槽隔离区106。在一些实施例中，鳍状物侧壁间隔物118f可影响外延鳍状物区114的成长轮廓。栅极间隔物118g可位于栅极结构110的侧壁上，且可接触栅极介电层124。鳍状物侧壁间隔物118f与栅极间隔物118g可各自包含绝缘材料如氧化硅、氮化硅、低介电常数的材料、或上述的组合。鳍状物侧壁间隔物118f与栅极间隔物118g可包含介电常数小于约3.9的低介电常数材料。
71.蚀刻停止层126可位于外延鳍状物区114、浅沟槽隔离区106、与栅极间隔物118g的侧部上。在一些实施例中，蚀刻停止层126可包含氮化硅、氧化硅、氮氧化硅、碳化硅、碳氮化硅、或上述的组合。在一些实施例中，蚀刻停止层126的厚度可为约1nm至约10nm。蚀刻停止层126可设置为未接触源极/漏极接点结构132的外延鳍状物区114的部分及/或栅极结构110。在形成层间介电层136及/或源极/漏极接点结构132时，蚀刻停止层126可提供上述保护。一些实施例中的蚀刻停止层126在形成层间介电层136时，可保护外延鳍状物区114免于氧化。
72.层间介电层136可位于蚀刻停止层126上，且包含的低热预算介电层可与浅沟槽隔离区106类似。低热预算的介电层的形成方法可为沉积可流动的介电材料，接着在约200℃至约500℃的低温下以氧自由基微波等离子体处理可流动的介电材料。在一些实施例中，可流动的介电材料可包含可流动的氧化硅、可流动的氮化硅、可流动的氮氧化硅、可流动的碳化硅、可流动的碳氧化硅、或其他合适材料。在一些实施例中，可流动的介电材料的沉积方法可为可流动的化学气相沉积或其他合适的沉积方法。在一些实施例中，可通过可流动的沉积方法将可流动的介电材料填入高深宽比(比如大于约5)的开口。以图2为例，外延鳍状物区114之间的层间介电层136沿着z轴的垂直尺寸136h(如高度)可为约100nm至约200nm，
而沿着y轴的水平尺寸136w(如宽度)可为约2nm至约10nm。垂直尺寸136h与水平尺寸136w的高宽比可为约10至约30。
73.在一些实施例中，层间介电层136可包含氧化硅、氮化硅、氮氧化硅、低介电常数的介电材料、及/或其他合适的低热预算介电材料。一些实施例采用低温退火，因此在形成层间介电层136时扩散穿过蚀刻停止层126至下方的外延鳍状物区114的氧较少。如此一来，蚀刻停止层126可改善下方的外延鳍状物区114免于氧化的保护效果。一些实施例的层间介电层136具有低热预算的介电材料，且可减少蚀刻停止层126的厚度而无下方层氧化。举例来说，当低热预算介电材料用于层间介电层136时，蚀刻停止层126的厚度可为约1nm至约3nm以减少装置的寄生电容，并改善介电层填充的制程容许范围，而不会氧化下方的外延鳍状物区114。
74.如图1所示的一些实施例，半导体装置100可进一步包含栅极盖结构134与源极/漏极接点结构132。栅极盖结构134可位于栅极结构110上，且可设置为在半导体装置100的后续制程时保护下方结构及/或层状物。栅极盖结构134可包含一或多层的绝缘材料，比如(i)氮化物为主的材料如氮化硅、氮氧化硅、或氮化钛；(ii)碳化物为主的材料如碳化硅、碳化钛、或其他合适的金属碳化物；(iii)半导体元素如硅；(iv)金属氧化物为主的材料；或(v)上述的组合。在一些实施例中，栅极盖结构134可包含绝缘材料层的堆叠。层状物的堆叠可包含两层或更多层的绝缘材料。
75.源极/漏极接点结构132可设置以电性连接鳍状场效晶体管104a及104b的个别源极/漏极区(如外延鳍状物区114)至半导体装置100及/或集成电路的其他单元。源极/漏极接点结构132可形成于层间介电层136中。在一些实施例中，源极/漏极接点结构132可包含金属硅化物层，与导电区位于金属硅化物层上(未图示)。在一些实施例中，金属硅化物层可由沉积于外延鳍状物区114上的一或多种低功函数金属所形成。形成金属硅化物所用的功函数金属的例子，可包含钛、钽、镍、及/或其他合适的功函数金属。在一些实施例中，导电区可包含一或多个高功函数金属如钌、钴、镍、或其他合适的功函数金属。功函数金属层可沉积于金属硅化物层上。
76.图3是一些实施例中，制作具有低热预算的介电层的半导体装置100的方法300的流程图。方法300可不限于形成具有低热预算的介电层的浅沟槽隔离区106、层间介电层136、与背侧层间介电层1854，而可应用于其他介电层的沉积与填充制程。在方法300的多种步骤之间可进行额外的制作步骤，但不详述于此以求说明清楚。可在方法300之前、之中、及/或之后提供额外制程，但一或多道额外制程仅简述于此。此外，不必进行此处所述的所有步骤。此外，可同时进行或以不同于图3所示的顺序进行一些步骤。在一些实施例中，可额外进行一或多道其他步骤，或取代此处所述的一些步骤。
77.为了说明目的，图3所示的步骤将搭配制作半导体装置100的制程说明，如图4至图12与图18所示。图4至图12及图18是一些实施例中，多种制作阶段的半导体装置100沿着图1中的剖线b-b及d-d的部分剖视图。图13至图17是一些实施例中，具有低热预算介电层的半导体装置100中的多种元素沿着图12中的剖线c-c的轮廓。图4至图12与图18中，与图1及图2中的标号相同的单元说明如上。
78.如图3所示，方法300一开始的步骤310形成第一鳍状结构与第二鳍状结构于基板上，且两者之间具有开口。以图4及5为例，具有开口506的鳍状结构108可形成于基板102上。
鳍状结构108可包含鳍状物基底区112，以及以交错方式堆叠的第一半导体层120与第二半导体层122。第一半导体层120可包含第一半导体子层120-1、1202-、及120-3(一起视作第一半导体层120)。第二半导体层122可包含第二半导体子层122-1、122-2、及122-3(一起视作第二半导体层122)。形成鳍状结构108的方法可包含外延成长第一半导体层120*(含第一半导体子层120-1*、120-2*、及120-3*)与第二半导体层122*(含第二半导体子层122-1*、122-2*、及122-3*)于基板102上，接着进行图案化制程以形成鳍状物基底区112、第一半导体层120、与第二半导体层122。
79.如图4所示，第一半导体层120*与第二半导体层122*的每一者可外延成长于其下方的层状物上，且可包含彼此不同的半导体材料。在一些实施例中，第一半导体层120*与第二半导体层122*包含的半导体材料，可与基板102类似或不同。在一些实施例中，第一半导体层120*与第二半导体层122*包含的半导体材料可具有彼此不同的氧化速率及/或蚀刻选择性。在一些实施例中，第二半导体层122*可包含硅且实质上不含锗。第一半导体层120*可包含硅锗，锗可为约25原子％至约50原子％，而其余原子％为硅。虽然图4至8显示三个第一半导体层120与第二半导体122，半导体装置100可具有任何数目的第一半导体层120与第二半导体层122。
80.如图5所示，形成鳍状物基底区112、第一半导体层120、与第二半导体层122的方法可包含经由图案化的硬遮罩层540，蚀刻基板102的一部分与第一半导体层120*及第二半导体层122*的堆叠。此处所述的鳍状结构的实施例可由任何合适方法图案化。举例来说，鳍状结构的图案化方法可采用一或多道光微影制程，包括双重图案化或多重图案化制程。双重图案化或多重图案化制程可结合光微影与自对准制程，其形成的图案间距可小于采用单一的直接光微影制程所得的图案间距。举例来说，可形成牺牲层于基板上，并采用光微影制程图案化牺牲层。可采用自对准制程以沿着图案化的牺牲层侧部形成间隔物。接着可移除牺牲层，而保留的间隔物之后可用于图案化鳍状结构。
81.在一些实施例中，硬遮罩层540可为含氧化硅或氮化硅的薄膜。蚀刻第一半导体层120*与第二半导体层122*的堆叠的方法，可包含干蚀刻、湿蚀刻、或上述的组合。蚀刻制程之后，可形成开口506于鳍状结构108之间。在一些实施例中，开口506沿着z轴的垂直尺寸506h(如高度)可为约100nm至约1000nm。在一些实施例中，开口506沿着y轴的水平尺寸506w(如宽度)可为约15nm至约75nm。垂直尺寸506h与水平尺寸506w的比例可为约8至15。
82.如图3所示，步骤320将可流动的隔离材料填入开口。以图6为例，开口506可填有可流动的隔离材料606。在一些实施例中，可流动的隔离材料606可包含可流动的氧化硅、可流动的氮化硅、可流动的氮氧化硅、可流动的碳化硅、可流动的碳氧化硅、或其他合适材料。在一些实施例中，可流动的隔离材料606的沉积方法可为可流动的化学气相沉积或其他合适的沉积方法。举例来说，可流动的隔离材料606可包含可流动的氧化硅，其沉积方法可为采用硅烷与氧气作为反应前驱物的可流动的化学气相沉积。在一些实施例中，可通过可流动的化学气相沉积将可流动的隔离材料606填入开口506，以确保填入鳍状结构108之间的开口506而不形成孔洞与缝隙。
83.在一些实施例中，为了改善可流动的隔离材料606的介电与结构特性，可对可流动的隔离材料606进行高温湿式蒸汽(如100％的水分子)退火，其温度介于约600℃至约1200℃之间，并历时约1小时至约4小时。在湿式蒸汽退火时，可流动的隔离材料606可致密化并
形成浅沟槽隔离区106。在一些实施例中，湿式蒸汽退火之后的浅沟槽隔离106的氧含量可大于可流动的隔离材料606的氧含量。浅沟槽隔离区106可提供鳍状结构108与整合至或沉积于基板102上的相邻主动与被动单元(未图示)之间的电性隔离。在一些实施例中，可流动的隔离材料606可致密化，而不需高温退火。
84.如图3所示，步骤330可等离子体处理可流动的隔离材料。以图7为例，可由等离子体742处理可流动的隔离材料606使其致密化，并形成浅沟槽隔离区106*。在一些实施例中，等离子体742可包含氧自由基。在一些实施例中，等离子体742可包含氧自由基与氢自由基。氧自由基与氢自由基的比例可为约95：5至约99：1，以改善可流动的隔离材料的致密性并增加等离子体742的氧化速率。若比例小于约95：5，则等离子体742的氧化速率可能增加过多而难以控制处理时间，且等离子体742可能造成下方层氧化。若比例大于约99：1，则可能不增加等离子体742的氧化速率，而无法改善可流动的隔离材料606的致密度。
85.在一些实施例中，低温微波等离子体处理可产生等离子体742，并处理可流动的隔离材料606以形成浅沟槽隔离区106*。在一些实施例中，可由产生源如磁控管或微波烘箱产生低温微波等离子体处理的等离子体。产生的等离子体可经由导波器，导向半导体装置100。在一些实施例中，用于产生等离子体的微波频率违约2.45ghz。与其他等离子体相较，微波等离子体的自由基比离子多。自由基可具有较长的寿命，进而产生较深的穿透与较顺应性的覆盖。此外，微波等离子体与其他等离子体相较，具有较少的等离子体损伤。低温微波等离子体处理的温度可为约200℃至约500℃，压力可为约0.5torr至约5torr，并历时约2分钟至约10分钟。低温微波等离子体处理的功率等级可为约500瓦至约3000瓦。若温度大于约500℃、压力大于约5torr、或功率等级大于约3000瓦，则微波等离子体处理可能具有较快的氧化速率，且处理时间可能过短而难以控制。此外，若处理时间大于约10分钟，则等离子体742可能造成下方层氧化。若温度小于200℃、压力小于约0.5torr、处理时间小于约2分钟、或电压等级小于约500瓦，则微波等离子体处理可能无法有效地使可流动的隔离材料606致密化以形成浅沟槽隔离区106*。在一些实施例中，微波等离子体处理的温度可为约400℃至约500℃，以进一步改善可流动的隔离材料606的致密性。与高温蒸汽退火相较，一些实施例的低温微波等离子体处理可减少处理温度与处理时间，因此减少热预算、改善工作能力(如每小时处理的晶圆数目)、并减少制造成本。与高温蒸汽退火相较，一些实施例的低温微波等离子体处理可使浅沟槽隔离区106*的密度增加约10％至约40％，比如约1.8g/cm3至约2.4g/cm3。
86.在一些实施例中，微波等离子体处理可自氧气、氢气、与惰气(如氩气或氦气)的混合物产生等离子体742。氧气的流速可为约5每分钟标准立方公分(sccm)至约100sccm。氢气的流速可为约1sccm至约10sccm。惰气的流速可为约900sccm至约1000sccm。氧气流速与氢气流速的比例可为约95：5至约99：1，以产生合适比例的氧自由基与氢自由基，进而改善可流动的隔离材料606的致密化并增加等离子体742的氧化速率。在一些实施例中，微波等离子体处理可自臭氧、氢气、与惰气的混合物产生等离子体742。由于臭氧的氧化能力大于氧气的氧化能力，臭氧产生的微波等离子体可减少约10％至约20％的微波等离子体处理温度。在一些实施例中，低温等离子体处理采用臭氧，其温度可为约275℃至约350℃。与氧气相较，臭氧的流速可降低约10％至约30％。在一些实施例中，采用臭氧等离子体的低温微波等离子体处理时，可能氧化可流动的隔离材料周围的相邻结构其露出区域。
87.在一些实施例中，微波等离子体处理可产生等离子体742，其具有高自由基密度如约10
19
cm-3
至约10
15
cm-3
以达更深穿透。若等离子体742的自由基密度小于约10
10
cm-3
，则等离子体742的氧化速率较小而需更长时间的微波等离子体处理时间。若等离子体742的自由基密度大于约10
15
cm-3
，则等离子体742的氧化速率过快而难以控制处理时间，且等离子体742可能造成下方层氧化。
88.在一些实施例中，低温微波等离子体处理采用的等离子体742可减少第一半导体层120与第二半导体层122之间的硅与锗互混，因为处理的温度较低(比如约200℃至约500℃)。在一些实施例中，硅与硅锗的互混可减少约50％至约90％。举例来说，硅与硅锗互混层的厚度可减少约0.8nm至约0.2nm。减少硅与硅锗的互混，可在后续制程时改善具有硅锗的第一半导体层120的蚀刻速率。与温度高于约750℃的湿式蒸汽退火相较，一些实施例的微波等离子体处理可使第一半导体层120的蚀刻速率改善约1％至约3％。与温度高于约700℃的湿式蒸汽退火相较，一些实施例的微波等离子体处理可使第一半导体层120的蚀刻速率改善约2％至约5％。与温度高于约600℃的湿式蒸汽退火相较，一些实施例的微波等离子体处理可使第一半导体层120的蚀刻速率改善约5％至约12％。
89.在一些实施例中，低温微波等离子体处理所形成的浅沟槽隔离区106*可比高温湿式蒸汽退火所形成的浅沟槽隔离区具有更好的可信度。在一些实施例中，低温微波等离子体处理所形成的浅沟槽隔离区106*可比温度高于约750℃的湿式蒸汽退火所形成的浅沟槽隔离区具有更好的可信度。在一些实施例中，与约600℃至约750℃的湿式蒸汽退火相较，低温微波等离子体处理可改善浅沟槽隔离区106*的可信度约2％至约8％。
90.如图3所示，步骤340可移除第一鳍状结构与第二鳍状结构之间的等离子体处理的可流动的隔离材料的一部分。以图8为例，可移除鳍状结构108之间的浅沟槽隔离区106*的一部分如等离子体处理的可流动的隔离材料606，以形成浅沟槽隔离区106。低温微波等离子体处理之后可进行化学机械研磨制程，以移除高于硬遮罩层540的浅沟槽隔离区106*的部分，使其与鳍状结构108上的硬遮罩层540的上表面共平面。化学机械研磨制程之后可进行蚀刻制程，以回蚀刻浅沟槽隔离区106*而形成浅沟槽隔离区106，如图8所示。
91.举例来说，可进行回蚀刻浅沟槽隔离区106*的蚀刻制程，比如进行干蚀刻制程、湿蚀刻制程、或上述的组合。在一些实施例中，干蚀刻制程可包含采用八氟环丁烷、亚契、氧气、与害气的气体混合物；氟仿与氦气的气体混合物；四氟化碳、二氟甲烷、氯气、与氧气的气体混合物；溴化氢、氧气、与氦气的气体混合物；或上述的组合的等离子体干蚀刻，且上述气体混合物的压力可为约1mtorr至约5mtorr。在一些实施例中，湿蚀刻制程可采用稀氢氟酸处理；氨、水、与过氧化氢的混合物；硫酸、水、与过氧化氢的混合物；热去离子水、或上述的组合。在一些实施例中，湿蚀刻制程可采用氨与氢氟酸做为蚀刻剂，以及惰气如氩气、氙气、氦气、或上述的组合。在一些实施例中，蚀刻制程采用的氟化氢与氨的流速可各自为约10sccm至约100sccm。在一些实施例中，采用氨与过氧化氢的蚀刻制程的压力可为约5mtorr，而温度可为约50℃至约120℃。
92.形成浅沟槽隔离区106之后，可形成牺牲栅极结构(未图示)、形成栅极间隔物118g与鳍状物侧壁间隔物118f、形成鳍状物基底区112、与形成内侧间隔物结构920，如图9所示。这些形成方法的细节不详述于此以求说明清楚。图9是一些实施例中，形成内侧间隔物结构920之后的半导体装置100沿着图1所示的剖线b-b的部分剖视图。在一些实施例中，内侧间
隔物结构920可包含氧化硅、氮氧化硅、氮化硅、碳氧化硅、氮氧化硅、碳氮化硅、碳氮氧化硅、或其他合适材料，其沉积方法可为原子层沉积、等离子体辅助化学气相沉积、或其他合适的沉积方法。
93.形成内侧间隔物结构920之后，可形成外延鳍状物区114，如图10所示。在一些实施例中，外延鳍状物区114的成长方法可为外延沉积与部分蚀刻制程，其可重复至少一次外延沉积与部分蚀刻制程。这种重复的沉积与部分蚀刻制程亦可称作循环沉积与蚀刻制程。在一些实施例中，外延鳍状物区114的成长方法可为选择性外延成长，其可添加蚀刻气体以促进半导体材料选择性成长于鳍状物基底区112的露出表面上，而不成长于绝缘材料如浅沟槽隔离区106的介电材料上。在一些实施例中，可在成长外延鳍状物区114时进行原位掺杂。在一些实施例中，外延鳍状物区114可包含多个外延鳍状物子区。在一些实施例中，外延鳍状物区114可具有任何几何形状，比如多边形、椭圆形、或圆形。在一些实施例中，不同鳍状物基底区112上的相邻外延鳍状物区可合并，如图10所示。在一些实施例中，分开的鳍状物基底区112上的相邻的外延鳍状物区114可不合并。
94.形成外延鳍状物区114之后，可沉积蚀刻停止层126，如图11所示。蚀刻停止层126可毯覆性地沉积于外延鳍状物区114、浅沟槽隔离区106、与栅极间隔物118g及鳍状物侧壁间隔物118f的侧壁上。在一些实施例中，蚀刻停止层126可包含氮化硅、氧化硅、氮氧化硅、碳化硅、碳氮化硅、氮化硼、硼氮化硅、碳硼氮化硅、或上述的组合。在一些实施例中，蚀刻停止层126可包含低压化学气相沉积、等离子体辅助化学气相沉积、或化学气相沉积所形成的氮化硅或氧化硅，亦可包含高深宽比制程所形成的氧化硅。在一些实施例中，蚀刻停止层126的厚度126t可为约1nm至约30nm。蚀刻停止层126可设置为保护外延鳍状物区114。举例来说，在形成层间介电层136时(如图12所示)及/或形成源极/漏极接点结构132时(如图1所示)，可提供上述保护。
95.沉积蚀刻停止层126之后可形成层间介电层136，如图12所示。形成层间介电层136的方法可包含沉积可流动的介电材料，并低温微波等离子体处理可流动的介电材料。在一些实施例中，可流动的介电材料可与可流动的隔离材料606相同。在一些实施例中，可流动的介电材料可包含可流动的氧化硅、可流动的氮化硅、可流动的氮氧化硅、可流动的碳化硅、可流动的碳氧化硅、或其他合适材料。在一些实施例中，可流动的介电材料的沉积方法可为可流动的化学气相沉积或其他合适的沉积方法。举例来说，可流动的材料可包含采用硅烷与氧气作为反应前驱物的可流动的化学气相沉积所沉积的可流动的氧化硅。
96.在一些实施例中，可流动的介电材料可填入相邻的外延鳍状物区114之间的开口1236，而不具有孔洞与缝隙。在一些实施例中，开口1236沿着z轴的垂直尺寸136h(如高度)可为约100nm至约200nm，而沿着y轴的水平尺寸136w(如宽度)可为约2nm至约10nm。垂直尺寸136h与水平尺寸136w的深宽比可为约10至约30。在一些实施例中，可流动的介电材料可填入外延鳍状物区114附近的开口，其半径可为约15nm至约25nm且深宽比可为约2至约5。
97.沉积可流动的介电材料之后，可采用等离子体1242进行低温微波等离子体处理，如图12所示。在一些实施例中，等离子体1242包含的自由基可与等离子体742相同或类似。在一些实施例中，等离子体1242可包含氧自由基。在一些实施例中，等离子体1242可包含氧自由基与氢自由基。氧自由基与氢自由基的比例可为约95：5至约99：1，以改善可流动的介电材料的致密度并增加等离子体1242的氧化速率。若比例小于约95：5，则等离子体1242的
氧化速率可能增加过多而难以控制处理时间，且等离子体1242可能造成外延鳍状物区114的下方层氧化。若比例大于约99：1，则可能不增加等离子体1242的氧化速率，而无法改善可流动的介电材料的致密性。
98.低温微波等离子体处理可与处理可流动的隔离材料所用的微波等离子体处理相同或类似。在一些实施例中，低温微波等离子体处理的温度可为约200℃至约400℃，压力可为约0.5torr至约5torr，且可历时约2分钟至约10分钟。低温微波等离子体处理的功率等级可为约500瓦至约3000瓦。若温度大于约400℃、压力大于约5torr、或功率等级大于约3000瓦，则微波等离子体处理可能具有较快的氧化速率，且处理时间可能短到难以控制。此外，若处理时间大于约10分钟，则等离子体1242可能造成外延鳍状物区114的下方层氧化。若温度小于约200℃、压力小于约0.5torr、处理时间小于2分钟、或功率等级小于约500瓦，则微波等离子体处理可能无法有效地使可流动的介电材料致密化。在一些实施例中，在可流动的介电材料上进行微波等离子体处理的温度可为约300℃至约400℃，以进一步改善层间介电层136所用的可流动的介电材料的致密性。
99.在一些实施例中，低温微波等离子体处理可自氧气、氢气、与惰气(如氩气或氦气)的混合产生等离子体1242，其可与产生等离子体742的方式相同或类似。在一些实施例中，微波等离子体处理产生的等离子体1242可具有高自由基密度(如约10
10
cm-3
至约10
15
cm-3
)，以用于较深的穿透。在一些实施例中，低温微波等离子体处理所形成的层间介电层136的可信度，可优于高温湿式蒸汽退火所形成的层间介电层136。
100.在一些实施例中，微波等离子体处理层间介电层136的温度，可比湿式蒸汽退火层间介电层136的温度低，以减少外延鳍状物区114的下方层氧化现象。如此一来，蚀刻停止层126的厚度可减少约1nm至约3nm，而不会在形成层间介电层136时造成外延鳍状物区114的下方层氧化。图13至图17是一些实施例中，具有低热预算介电层的半导体装置100中的多种元素沿着图12的剖线的轮廓。在一些实施例中，轮廓1344、1444、1544、1644、及1744可表示锗沿着图12中的剖线c-c的分布。图13至图17中具有锗的区域可表示具有硅锗的外延鳍状物区114。在一些实施例中，轮廓1346、1446、1546、1646、及1746可表示氮沿着图12中的剖线c-c的分布。图13至图17中具有氮的区域可表示具有氮化硅的蚀刻停止层126。在一些实施例中，轮廓1347、1447、1547、1647、及1747可表示硅沿着图12中的剖线c-c的分布。在一些实施例中，轮廓1348、1448、1548、1648、及1748可表示氧沿着图12中的剖线c-c的分布。图13至图17中具有氧的区域，可表示具有氧化硅的层间介电层136。
101.在一些实施例中，图13、图15、及图17可分别表示高温(如约600℃至约1000℃)退火处理的层间介电层136的轮廓，与厚约2nm、约3nm、与约4nm的蚀刻停止层126的轮廓。在一些实施例中，图14及图16可分别表示低温(如约200℃至约400℃)的微波等离子体处理后的层间介电层136的轮廓，与厚约2nm至约3nm的蚀刻停止层126的轮廓。
102.在一些实施例中，图13、图15、及图17中的层间介电层136可包含厚约10nm至约15nm的氧化硅的第一层，与厚约30nm至约50nm的氧化硅的第二层。氧化硅的第一层的沉积方法可为约200℃至约300℃的原子层沉积。氧化硅的第二层的沉积方法可为约300℃至约500℃的化学气相沉积。沉积氧化硅的第一层与氧化硅的第二层之后，可在约600℃至约1000℃的温度下进行退火。如图13的箭头1345所示，高氮计数的区域与高锗计数的区域中的氧计数较高，即氧扩散穿过具有氮化硅的蚀刻停止层126至具有锗的外延鳍状物区114
中。如此一来，退火后的氧穿过蚀刻停止层126的厚度为约2nm，且可造成外延鳍状物区114氧化。如图15及图17所示，具有锗的区域(如外延鳍状物区114)中的氧最小化。如此一来，退火后的氧无法穿过厚约3nm至4nm的蚀刻停止层126。因此对高温(如约600℃至约1200℃)退火处理的层间介电层136而言，蚀刻停止层126的厚度需大于或等于约3nm以减少或避免下方层氧化。与图13、图15、及图17相较，图14及图16均显示具有锗的区域(如外延鳍状物区114)中的氧含量最小化。如此一来，微波等离子体处理后的氧不会穿透厚约2nm至3nm的蚀刻停止层126。因此对低温(如约200℃至约400℃)的微波等离子体处理的层间介电层136而言，蚀刻停止层126的厚度小于约3nm以减少或避免下方层氧化。
103.在一些实施例中，对低温(如约200℃至约400℃)的微波等离子体处理的层间介电层136而言，蚀刻停止层126的厚度可为约1nm至约3nm以减少或避免下方层氧化(如外延鳍状物区114与栅极结构110的氧化)。此外，由于蚀刻停止层126的厚度为约1nm至约3nm，可减少半导体装置100的寄生电容，且层间介电层136的孔洞与缝隙较少(即开口较宽的结果，比如图12中较大的水平尺寸136w)。若厚度小于约1nm，蚀刻停止层可能无法减少或避免下方层氧化。若厚度大于约3nm，则可能增加寄生电容且层间介电层136可能具有孔洞或缝隙。
104.形成层间介电层136之后，可形成栅极结构110、形成源极/漏极接点结构132、形成连接至栅极结构110与源极/漏极接点结构132的金属通孔与金属线路(未图示)、接合半导体装置100至载板(未图示)，以及进行其他合适的制程以形成背侧电源分布网络，但此处省略这些细节以求说明清楚。图18显示沉积可流动的介电材料于基板102或半导体装置100的背侧100s2上之后，半导体装置100沿着图1的剖线d-d的部分剖视图。如图18所示，栅极结构110、外延鳍状物区114、第二半导体层122、栅极间隔物118g、蚀刻停止层126、与层间介电层136可形成于基板102或半导体装置100的前侧100s1上。虚置外延结构1850、衬垫层1852、与背侧层间介电层1854可形成于基板102或半导体装置100的背侧100s2上。
105.在一些实施例中，虚置外延结构1850可连接至外延鳍状物区114，且可在后续制程中置换为背侧接点结构。在一些实施例中，衬垫层1852的介电材料可与蚀刻停止层126的材料相同，其可保护衬垫层1852下的层状物免于氧化。在一些实施例中，背侧层间介电层1854可包含可流动的介电材料，其可与可流动的沉积方法所沉积的层间介电层136的材料相同。接着可进行低温微波等离子体处理。在一些实施例中，可流动的介电材料包含可流动的氧化硅、可流动的氮化硅、可流动的氮氧化硅、可流动的碳化硅、可流动的碳氧化硅、或其他合适材料。在一些实施例中，可流动的介电材料的沉积方法可为可流动的化学气相沉积或其他合适的沉积方法。举例来说，可流动的介电材料可包含采用硅烷与氧气作为反应前驱物的可流动的化学气相沉积所沉积的可流动的氧化硅。在一些实施例中，可流动的介电材料可填入半导体装置100的背侧100s2或基板102上的开口，其中开口的半径为约8nm至约20nm，而开口的深宽比为约3至约10。
106.在一些实施例中，低温微波等离子体处理可由等离子体1842处理可流动的介电材料，以形成背侧层间介电层1854，如图18所示。等离子体1842包含的自由基可与等离子体742类似。在一些实施例中，等离子体1842可包含氧自由基。在一些实施例中，等离子体1842可包含氧自由基与氢自由基。氧自由基与氢自由基的比例可为约95：5至约99：1，以改善可流动的介电材料的致密性，并增加等离子体1842的氧化速率。低温微波等离子体处理可与处理可流动的隔离材料606的微波等离子体处理相同或类似。在一些实施例中，低温微波等
离子体处理的温度可为约200℃至约400℃，压力可为约0.5torr至约5torr，并历时约2分钟至约10分钟。低温微波等离子体处理的功率等级可为约500瓦至约3000瓦。在一些实施例中，在可流动的介电材料上进行微波等离子体处理的温度可为约300℃至约400℃，以进一步改善可流动的介电材料的致密度。在一些实施例中，在一些实施例中，低温微波等离子体处理可自氧气、氢气、与惰气(如氩气或氦气)的混合物产生等离子体1842，其可与产生等离子体742的方式相同或类似。
107.在一些实施例中，背侧电源轨与接点需要低热预算的介电层，其形成温度低于约400℃。若温度大于约400℃，则可能降低装置效能。低温微波等离子体处理可提供半导体装置100所用的低热预算介电层，而半导体装置100可具有进阶的电源分布方案。在一些实施例中，背侧层间介电层1854所用的低温微波等离子体处理可减少衬垫层1852之下的下方层氧化。
108.形成背侧层间介电层1854之后，可形成背侧接点结构或进行其他合适制程，以形成具有背侧电源分布网络的半导体装置100，但此处不详述细节以求清楚说明。虽然本发明实施例形成浅沟槽隔离区106、层间介电层136、与背侧层间介电层1854的方法为形成可流动的介电材料后进行低温微波等离子体处理，但沉积可流动的介电材料后进行低温微波等离子体处理的方法可用于其他合适的介电层与介电结构。
109.本发明的多种实施例可提供半导体装置100中的低热预算介电层(如浅沟槽隔离区106、层间介电层136、与背侧层间介电层1854)的形成方法。本发明实施例中的方法可包含形成鳍状结构108于基板102上，且鳍状结构108之间具有开口506(如图5所示)。可流动的沉积方法所形成的可流动的隔离材料606(如可流动的氧化物)可填入开口506。可在低温如约200℃至约500℃下，以等离子体742的氧自由基(如图7所示)处理可流动的隔离材料606。在一些实施例中，可由氧自由基与氢自由基的混合物处理可流动的隔离材料606。低热预算介电层(如浅沟槽隔离区106)的形成方法可为沉积可流动的隔离材料，接着进行低温等离子体处理。在一些实施例中，由于可流动的隔离材料，低热预算的介电层(如浅沟槽隔离区106)可减少或消除孔洞或缝隙。一些实施例采用低温等离子体处理，使低热预算的介电层(如浅沟槽隔离区106)可减少缺陷，比如鳍状物弯曲或鳍状结构108的堆叠的第一半导体层120与第二半导体层122中的硅与硅锗互混。
110.在一些实施例中，半导体装置的形成方法包括：形成第一鳍状结构与第二鳍状结构于基板上，且第一鳍状结构与第二鳍状结构之间具有开口；将可流动的隔离材料填入开口；以等离子体处理可流动的隔离材料；以及移除第一鳍状结构与第二鳍状结构之间的等离子体处理的可流动的隔离材料的一部分。
111.在一些实施例中，以等离子体处理可流动的隔离材料的步骤包括：自氧气产生等离子体，其中等离子体包括氧自由基；以及以等离子体的氧自由基处理可流动的隔离材料。
112.在一些实施例中，以等离子体处理可流动的隔离材料的步骤包括：自氧气与氢气产生等离子体，其中等离子体包括氧自由基与氢自由基；以及以等离子体的氧自由基与氢自由基处理可流动的隔离材料。
113.在一些实施例中，将可流动的隔离材料填入开口的步骤，包括沉积可流动的氧化物于开口中。
114.在一些实施例中，以等离子体处理可流动的隔离材料的步骤包括在约200℃至约
500℃的温度下以等离子体处理可流动的隔离材料。
115.在一些实施例中，以等离子体处理可流动的隔离材料的步骤，可包含以等离子体处理可流动的隔离材料约2分钟至约10分钟。
116.在一些实施例中，以等离子体处理可流动的隔离材料的步骤，包括以具有氧自由基与氢自由基的等离子体处理可流动的隔离材料，且氧自由基与氢自由基的比例为约99：1至约95：5。
117.在一些实施例中，移除等离子体处理的可流动的隔离材料的一部分的步骤包括：研磨等离子体处理的可流动的隔离材料；以及蚀刻第一鳍状结构与第二鳍状结构之间的等离子体处理的可流动的隔离材料的部分。
118.在一些实施例中，半导体装置的形成方法包括：形成第一鳍状结构与第二鳍状结构于基板上，且第一鳍状结构与第二鳍状结构之间具有开口；将可流动的隔离材料填入开口；以第一等离子体处理可流动的隔离材料；形成第一外延结构于第一鳍状结构上，并形成第二外延结构于第二鳍状结构上；形成蚀刻停止层于第一外延结构与第二外延结构上；以及形成介电层于蚀刻停止层之上以及第一外延结构与第二外延结构之间。介电层包括可流动的介电材料上述方法还包括以第二等离子体处理介电层。
119.在一些实施例中，以第一等离子体处理可流动的隔离材料以及以第二等离子体处理介电层的步骤包括：自氧气产生第一等离子体与第二等离子体，其中第一等离子体与第二等离子体包括氧自由基；以第一等离子体的氧自由基处理可流动的隔离材料；以及以第二等离子体的氧自由基处理介电层。
120.在一些实施例中，以第一等离子体处理可流动的隔离材料以及以第二等离子体处理介电层的步骤包括：自氧气与氢气产生第一等离子体与第二等离子体，其中第一等离子体与第二等离子体包括氧自由基与氢自由基；以第一等离子体的氧自由基与氢自由基处理可流动的隔离材料；以及以第二等离子体的氧自由基与氢自由基处理介电层。
121.在一些实施例中，以第一等离子体处理可流动的隔离材料以及以第二等离子体处理介电层的步骤包括：自氧气与氢气产生第一等离子体，其中第一等离子体包括氧自由基与氢自由基；以第一等离子体的氧自由基与氢自由基处理可流动的隔离材料；自氧气产生第二等离子体，其中第二等离子体包括氧自由基；以及以第二等离子体的氧自由基处理介电层。
122.在一些实施例中，填入开口与形成介电层的步骤，包括以可流动的沉积法沉积可流动的隔离材料与介电层。
123.在一些实施例中，以第一等离子体处理可流动的隔离材料以及以第二等离子体处理介电层的步骤，包括在约200℃至约500℃的温度下处理可流动的隔离材料与介电层。
124.在一些实施例中，以第一等离子体处理可流动的隔离材料以及以第二等离子体处理介电层的步骤，包括在约2分钟至约10分钟的时间中处理可流动的隔离材料与介电层。
125.在一些实施例中，以第一等离子体处理可流动的隔离材料以及以第二等离子体处理介电层的步骤，包括以氧自由基与氢自由基处理可流动的隔离材料与介电层，且氧自由基与氢自由基的比例为约99：1至约95：5。
126.在一些实施例中，半导体装置的形成方法包括：形成第一鳍状结构与第二鳍状结构于基板的第一侧上，且第一鳍状结构与第二鳍状结构之间具有开口；将第一可流动的隔
离材料填入开口；以第一等离子体处理第一可流动的隔离材料；形成外延结构于第一鳍状结构与第二鳍状结构上；形成蚀刻停止层于外延结构上；以及形成介电层于蚀刻停止层上。介电层包括可流动的介电材料。方法还包括以第二等离子体处理介电层；沉积第二可流动的隔离材料于基板的第二侧上；以及以第三等离子体处理第二可流动的隔离材料。第二侧与第一侧相对。
127.在一些实施例中，以第一等离子体、第二等离子体、与第三等离子体分别处理第一可流动的隔离材料、介电层、与第二可流动的隔离材料的步骤包括：自氧气产生第一等离子体、第二等离子体、与第三等离子体，其中第一等离子体、第二等离子体、与第三等离子体包括氧自由基；以及以氧自由基处理第一可流动的隔离材料、介电层、与第二可流动的隔离材料。
128.在一些实施例中，以第一等离子体、第二等离子体、与第三等离子体分别处理第一可流动的隔离材料、介电层、与第二可流动的隔离材料的步骤包括：自氧气与氢气产生第一等离子体、第二等离子体、与第三等离子体，其中第一等离子体、第二等离子体、与第三等离子体包括氧自由基与氢自由基；以及以氧自由基与氢自由基处理第一可流动的隔离材料、介电层、与第二可流动的隔离材料。
129.在一些实施例中，将第一可流动的隔离材料填入开口、形成介电层、与沉积第二可流动的隔离材料的步骤，各自包含以可流动的沉积法沉积第一可流动的隔离材料、介电层、与第二可流动的隔离材料。
130.应理解的是，实施方式(非摘要)用于说明权利要求。摘要可提及一或多个但非所有可能的本发明实施例，因此并非用以局限所附的权利要求。
131.上述实施例的特征有利于本技术领域中具有通常知识者理解本发明。本技术领域中具有通常知识者应理解可采用本发明作基础，设计并变化其他制程与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中具有通常知识者亦应理解，这些等效置换并未脱离本发明精神与范畴，并可在未脱离本发明的精神与范畴的前提下进行改变、替换、或更动。