纳秒非破坏性可擦除磁阻随机存取存储器的制作方法

纳秒非破坏性可擦除磁阻随机存取存储器


背景技术：

1.本发明一般涉及非破坏性可擦除磁阻随机存取存储器(mram)。本发明特别涉及包括垂直腔表面发射激光器元件的纳秒非破坏性可擦除mram结构。
2.计算硬件和软件系统可能受到各种外部攻击。攻击可以使用软件进行，也可以直接攻击系统硬件。硬件安全性使用安装在计算机系统的硬件上的物理器件来保护系统不受攻击。硬件安全可以比软件安全更健壮，并且还可以为重要系统添加附加的安全层。硬件安全措施通常在本质上是破坏性的，攻击被阻止但硬件被破坏。因此，系统受到保护，但是其中的一些或全部可能变得不可用。
3.mram是使用隧道磁阻(tmr)来存储信息的一种类型的固态非易失性存储器。mram由磁阻存储器元件的电连接的阵列构成，所述阵列被称为磁隧道结(mtj)。每个mtj包括自由层和固定层，自由层和固定层各自包括磁性材料的层，并且由非磁性绝缘隧道势垒分离。自由层具有可变的磁化方向，固定层具有不变的磁化方向。mtj通过切换自由层的磁化状态来存储信息。当自由层的磁化方向平行于固定层的磁化方向时，mtj处于低阻态。相反，当自由层的磁化方向反平行于固定层的磁化方向时，mtj处于高阻态。mtj的电阻的差可用于指示逻辑“1”或“0”，从而存储一位信息。mtj的tmr确定高阻态与低阻态之间的电阻差。高电阻状态与低电阻状态之间的相对较高的差促进mram中的读取操作。mram单元可以经受热激活—即使在没有激活磁场的情况下，将单元的温度升高到超过激活阈值也会改变数据存储的状态。
4.垂直腔表面发射激光器(vcsel)是一种类型的半导体激光二极管，其从二极管的表面发射能量。vcsel包括两个平行于晶片(wafer)表面的相对的镜(mirror)，在镜之间设置有一个或多个量子阱。


技术实现要素：

5.以下给出了概述以提供对本发明的一个或多个实施例的基本理解。本概述不旨在标识关键或重要元素或描绘特定实施例的任何范围或权利要求的任何范围。其唯一目的是以简化形式呈现概念，作为稍后呈现的更详细描述的序言。在本文描述的一个或多个实施例中，器件、系统、计算机实现的方法、装置和/或计算机程序产品使得能够通过根据合规性协议偏差对系统服务器进行聚类来流线化合规性报告和补救/超驰。
6.在一个方面，本发明包括一种非破坏性可擦除磁阻随机存取存储器(mram)结构，其包括设置在位线电路元件和字线电路元件之间的mram单元，以及设置在mram单元上方的垂直腔表面发射激光器(vcsel)元件；vcsel的激光输出被引导朝向mram单元。
7.在一个方面，本发明包括一种制造半导体器件的方法，包括制造电连接到一个或多个位线和字线的多个磁阻随机存取存储器(mram)单元，该多个mram单元被封装在电介质材料中，在该电介质材料中形成晶粒过滤器腔，在该晶粒过滤器中形成定向的籽晶，形成与该籽晶相邻的非晶半导体层，使该非晶半导体层结晶，形成与该半导体层相邻的垂直腔表面发射激光器(vcsel)，去除该半导体层，以及在该vcsel上和在该vcsel周围形成电介质
层。
附图说明
8.通过在附图中对本发明的一些实施例的更详细的描述，本发明的上述和其它目的、特征和优点将变得更加明显，其中相同的附图标记通常表示本发明的实施例中的相同组件。
9.图1是根据本发明的实施例的半导体器件的制造中的步骤的截面图，示出了形成的mram单元的阵列，该mram单元的阵列电连接到位线和字线并且被电介质层围绕。
10.图2是器件的制造中的步骤的截面图，示出了填充有(100)定向的ge的蚀刻籽晶腔(crystal seed cavity)和非晶ge的层的沉积。
11.图3是器件的制造中的步骤的截面图，示出了通过激光退火使非晶ge结晶之后的器件。
12.图4是器件的制造中的步骤的截面图，示出了添加vcsel层堆叠之后的器件。
13.图5是器件的制造中的步骤的截面图，示出了在vcsel堆叠的图案化、结晶ge的去除、以及在vcsel堆叠周围沉积电介质材料之后的器件。
14.图6是根据本发明的实施例描绘用于形成半导体器件的操作步骤的流程图。
具体实施方式
15.将参照附图更详细地描述一些实施例，在附图中已经示出了本发明的实施例。然而，本发明可以以各种方式实现，因此不应被解释为限于本文公开的实施例。
16.应当理解，将根据给定的说明性架构来描述本发明的各方面；然而，在本发明的各方面的范围内，可以改变其它架构、衬底材料和工艺特征和步骤。
17.还应当理解，当诸如层、区域或衬底的元件被称为在另一元件“上”或“上方”时，其可以直接在另一元件上，或者也可以存在中间元件。相反，当元件被称为“直接在另一元件上”或“直接在另一元件上方”时，不存在中间元件。还将理解，当元件被称为“连接”或“耦合”到另一元件时，其可以直接连接或耦合到另一元件，或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接耦合”到另一元件时，不存在中间元件。
18.本实施例可以包括集成电路芯片的设计，其可以以图形计算机编程语言创建并且存储在计算机存储介质(诸如盘、磁带、物理硬盘驱动器或诸如存储访问网络中的虚拟硬盘驱动器)中。如果设计者不制造芯片或用于制造芯片的光刻掩模，则设计者可以通过物理手段(例如，通过提供存储设计的存储介质的拷贝)或电子地(例如，通过因特网)直接或间接地将所得到的设计传输到这样的实体。然后，将存储的设计转换为用于制造光刻掩模的适当格式(例如，gdsii)，其通常包括要在晶片上形成的所讨论的芯片设计的多个副本。光刻掩模用于限定要蚀刻或以其它方式处理的晶片(和/或其上的层)的区域。
19.本文所述的方法可用于集成电路芯片的制造。制造者可以以原始晶片形式(即，作为具有多个未封装芯片的单个晶片)、作为裸芯片或以封装形式来分发所得到的集成电路芯片。在后一种情况下，芯片被安装在单个芯片封装(诸如塑料载体，具有被固定到母板或其它更高级载体的引线)中或多芯片封装(诸如陶瓷载体，具有表面互连或掩埋的互连中的任一个或两者)中。在任何情况下，芯片然后与其它芯片、分立电路元件和/或其它信号处理
器件集成，作为以下的一部分：(a)中间产品(诸如母板)或(b)最终产品。最终产品可以是包括集成电路芯片的任何产品，范围从玩具和其它低端应用到具有显示器、键盘或其它输入器件以及中央处理器的高级计算机产品。
20.还应当理解，将根据所列元素，例如sige来描述材料化合物。这些化合物包括化合物内不同比例的元素，例如sige包括sixge1-x，其中x小于或等于1等。此外，其它元素可以包括在化合物中并且仍然根据本原理起作用。具有附加元素的化合物在本文中将被称为合金。
21.说明书中对“一个实施例”或“实施例”及其它变型的引用意味着结合该实施例描述的特定特征、结构、特性等被包括在至少一个实施例中。因此，在整个说明书中的各个地方出现的短语“在一个实施例中”或“在实施例中”以及任何其它变型的出现不一定都指相同的实施例。
22.应当理解，例如在“a/b”、“a和/或b”以及“a和b中的至少一个”的情况下，使用以下“/”、“和/或”以及“中的至少一个”中的任何一个旨在涵盖仅对第一列出的选项(a)的选择、或仅对第二列出的选项(b)的选择、或对两个选项(a和b)的选择。作为进一步的示例，在“a、b和/或c”和“a、b和c中的至少一个”的情况下，这样的措词旨在包括仅选择第一列出的选项(a)，或者仅选择第二列出的选项(b)，或者仅选择第三列出的选项(c)，或者仅选择第一个和第二列出的选项(a和b)，或者仅选择第一个和第三列出的选项(a和c)，或者仅选择第二个和第三列出的选项(b和c)，或者选择所有三个选项(a和b和c)。这可以扩展到所列的许多项目，这对于本领域和相关领域的普通技术人员来说是显而易见的。
23.本文所使用的术语仅用于描述特定实施例的目的，且不希望限制实例性实施例。如本文所用，单数形式“一”、“一个/种”和“该”旨在也包括复数形式，除非上下文另有明确指示。还将理解，术语“包括”、“包含”和/或“含有”在本文中使用时指定所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或其群组的存在或添加。
24.为了便于描述，本文可以使用诸如“下面”、“下方”、“下部”、“上方”、“上部”等空间相对术语来描述一个元件或特征与另一元件或特征的关系，如图中所示，应当理解，空间相对术语旨在包括除了图中所示的定向之外的器件在使用或操作中的不同定向，例如，如果图中的器件翻转，则描述为在其它元件或特征“下面”或“下方”的元件将定向在其它元件或特征“上方”。因此，术语“下方”可以包括上方和下方的定向。该器件可以其它方式定向(旋转90度或在其它方向上，并且可以相应地解释本文所用的空间相对描述，另外，应当理解，当层被称为在两层“之间”时，它可以是两层之间的唯一层，或者也可以存在一个或多个中间层。
25.应当理解，尽管术语第一、第二等等可以在此用于描述各种元件，但是这些元件不应当受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分。因此，在不脱离本概念的范围的情况下，下面讨论的第一元件可以被称为第二元件。
26.在实施例中，半导体器件包括磁阻随机存取存储器(mram)阵列和设置在mram阵列上方的垂直腔表面发射激光器(vcsel)。在该实施例中，当检测到硬件攻击时，该器件激活vcsel。在实施例中，硬件攻击可以由mram器件外部的系统元件识别，包括硬件和软件元件。在实施例中，器件读取电路被配置为根据用户指定的标准标识硬件攻击，并相应地发起非
破坏性vcsel存储器擦除。
27.vcsel的激活提供了mram单元的局部加热，随机改变单元状态并有效地擦除阵列中保持的数据。对于利用对读取的攻击的脆弱性，mram中将不会保留数据。擦除是非破坏性的，因为即使mram单元的内容已经被擦除，mram的功能性也不会减弱。在发生了mram的vcsel加热和伴随的数据擦除之后，系统可以将新数据写入mram。在实施例中，所有mram单元可以被加热。改变至少一半的位足以防止擦除的数据的重建。
28.在实施例中，该器件包括写入电路，并使用与mram阵列的字线及/或位线成直线放置的电容器将“1”写入至所有位。在该实施例中，系统在器件仍然热的同时写入位，并且降低了在每个mram单元中写入的能量势垒。
29.在实施例中，该器件包括破坏性擦除组件。在该实施例中，大电容器连接到mram阵列，并被配置成在vcsel停止工作的情况下对mram单元的磁隧道结进行过充电，从而有效地擦除mram内容并破坏器件。
30.以下是mram存储单元元件阵列形成的简化描述。图1示出根据本发明的实施例的器件100，其在mram阵列的制造已经完成之后。位线120设置在半导体衬底110上。在实施例中，通过在半导体衬底110上沉积导电材料(未示出)来形成位线120。在该实施例中，导电材料包括诸如铜银或金的元素导体。然后，通过例如光刻图案化和蚀刻工艺选择性地去除导电材料层的部分来形成位线120，所述光刻图案化和蚀刻工艺去除导电材料层的暴露部分并形成位线120。该蚀刻可以使用定时各向异性蚀刻诸如反应离子蚀刻(rie)来进行。可以在去除形成位线120的导电材料层的单个蚀刻中执行蚀刻。
31.在图案化并去除形成位线120的导电材料层的部分之后，用电介质材料150(例如，氧化铝、氧化硅或类似电介质材料)填充剩余位线120之间的间隙。在实施例中，可使用化学机械平坦化工艺来确保电介质材料150的上表面及形成位线120的导电材料平坦，以准备用于器件制造中的下一步骤。
32.在电介质材料150和位线120上沉积一系列层以形成mram单元的磁性隧道结(mtj)堆叠。在实施例中，mtj堆叠包括由下部触点、自由磁性层(具有可切换磁偶极矩的层)、隧道势垒层和固定磁性层(具有固定磁偶极矩的层)制成的简化描绘的mtj 130。在此实施例中，mtj 130包括其上生长有自由层的籽晶层(未示出)。在一些实施例中，籽晶层可以包括例如钽(ta)或钽镁(tamg)。自由层可以包括例如钴-铁-硼(cofeb)。接着，在自由层上形成隧道势垒(未示出)。隧道势垒可以包括非磁绝缘材料，诸如氧化镁(mgo)。在形成隧道势垒之后，在隧道势垒的顶部上形成固定层(未示出)。在各种实施例中，固定层可以包括例如多层或混合物形式的一个或多个界面层或间隔物以及钴-铂(co|pt)或钴-钯(co|pd)。可以通过射频溅射形成各个层。自由层和固定层具有垂直磁各向异性。
33.在实施例中，使用如上文所述的图案化和蚀刻工艺来形成最终mram mtj堆叠单元。在mram mtj堆叠周围沉积电介质材料，并且使用cmp工艺来提供平坦表面以用于下一步骤，即字线140的形成。在实施例中，通过沉积导电材料的层、选择性地蚀刻所述材料及在蚀刻的结构上沉积类似于电介质材料150的电介质材料来形成字线140。
34.现在参考图2，在电介质材料150中形成晶粒过滤器籽晶腔(grain filter seed cavity)210(在下文中称为“籽晶腔”)。在实施例中，使用如上所述的图案化和蚀刻技术形成籽晶腔210。在该实施例中，籽晶腔210的深度为约300nm至约500nm，宽度为约100nm至约
200nm。在实施例中，ge沉积在籽晶腔210中，并且使用金属诱导的横向结晶(milc)形成结晶的(100)ge籽晶。如图所示，非晶ge的层220已经沉积在电介质材料150和填充的籽晶腔210上。可以通过任何适当的沉积工艺在电介质材料150上形成非晶ge的层220。举例来说，交替层可通过交替沉积工艺形成，所述交替沉积工艺包括(例如)化学气相沉积(c)、物理气相沉积(pvd)、原子层沉积(ald)或气体团簇离子束(gcib)沉积。cvd是一种沉积工艺，其中沉积的物质是在高于室温(例如，约25℃至约900℃)下由于气态反应物之间的化学反应而形成的。反应的固体产物沉积在其上将形成固体产物的膜、涂层或层的表面上。cvd工艺的变化形式包括但不限于大气压力cvd(apcvd)、低压cvd(lpcvd)、等离子体增强cvd(pecvd)及金属有机cvd(mocvd)，且也可采用其组合。在使用pvd的替代实施例中，溅射装置可包括直流二极管系统、射频溅射、磁控溅射或离子化金属等离子体溅射。在使用ald的替代实施例中，化学前体与材料的表面一次一个地反应以在表面上沉积薄膜。
35.现在参照图3，使用准分子激光器和μ-直拉法工艺退火非晶ge层220，以从(100)ge籽晶生长结晶ge的层。在退火工艺期间，非晶ge层被激励并冷却。在该工艺期间中，非晶ge结晶。该层的晶格从(100)ge籽晶腔200生长出。在该工艺之后，籽晶腔中的ge和先前非晶的ge层的ge具有一致的(100)晶格。
36.现在参照图4，包括多个gaas基层的vcsel堆叠410外延生长在结晶ge层220上。在实施例中，vcsel堆叠410的厚度在约3至约6微米(μm)之间。在该实施例中，vcsel堆叠410具有的长度和宽度使得该堆叠覆盖一个或多个mram单元结构，并且使得一个或多个vcsel堆叠元件覆盖该器件的mram阵列中的所有mram单元结构。
37.术语“外延生长和/或沉积”和“被外延生长和/或沉积”是指在半导体材料的沉积表面上生长半导体材料，其中生长的半导体材料具有与沉积表面的半导体材料相同的结晶特性。在外延沉积工艺中，由源气体提供的化学反应物受到控制，并且系统参数被设置成使得沉积原子以足够的能量到达半导体衬底的沉积表面，以在表面上四处移动并且使其自身定向到沉积表面的原子的晶体排列。因此，外延半导体材料具有与其上形成外延半导体材料的沉积表面相同的结晶特性。
38.在实施例中，vcsel堆叠410包括由砷化铝镓(algaas)和砷化镓(gaas)的交替层制成的下布拉格镜(bragg mirror)412、algaas的下限制层、包括砷化铟镓(ingaas)或砷化铟(inas)的一个或多个量子阱层414、gaas的一个或多个量子阱势垒层、algaas的上限制层、以及algaas和gaas层交替的上布拉格镜416。在该实施例中，上布拉格镜416的反射率大于下布拉格镜412的反射率，导致完成的vcsel的输出被向下引导到mram单元。
39.现在参照图5，在实施例中，vcsel堆叠410和结晶ge层220(图4)然后使用如上所述的蚀刻方法图案化和成形，在结晶ge 220上留下最终成形的vcsel堆叠410(图4)。在实施例中，蚀刻产生了设置在器件的mram单元上方的vcsel堆叠410的阵列。蚀刻去除vcsel堆叠410阵列元件之间的材料，包括设置在vcsel堆叠410阵列元件之间的结晶ge层的部分。堆叠锚(未示出)，诸如电介质材料的线，与vcsel堆叠410元件阵列相邻设置。将堆叠锚设置成与图案化的vcsel堆叠410和电介质材料150接触，同时使vcsel堆叠410(图4)下面的结晶ge 220的部分暴露。在实施例中，使用如上所述的已知的掩模和电介质材料沉积方法来设置堆叠锚。然后，去除并替换结晶ge 220。在实施例中，使用h2o2蚀刻掉结晶ge 220，并用可流动电介质材料(fox)或其它合适的电介质材料510代替。
40.现在参考图6，该图提供了描述根据本发明的实施例的用于形成半导体器件的操作步骤的流程图600。在步骤610，形成包括适当的位线和字线的mram单元的阵列。所形成的mram阵列被包在电介质材料层中。
41.在620，在围绕mram阵列的电介质层内的腔中形成(100)定向的ge籽晶。在形成籽晶之后，在电介质层上沉积无定形ge层。在630，对非晶ge进行退火，并且ge晶格从(100)ge籽晶生长。对于籽晶层和生长的结晶层的其它定向也是可能的。
42.在640，vcsel的层在结晶ge层上生长。该层包括csel结构的底部布拉格镜、量子阱和顶部布拉格镜。侧锚邻近vcsel堆叠生长，并且从堆叠下面刻蚀掉结晶ge层。vcsel堆叠被图案化并蚀刻成所需的尺寸和形状。在图案化和蚀刻之后，在vcsel元件下方和周围沉积电介质层。
43.该器件用位线、字线和vcsel量子阱激活点的适当接触完成。在实施例中，添加电容器以使得能够在已发生攻击和防御之后对所有mram位写入“1”或“0”值。在实施例中，电容器的尺寸足够大，以在vcsel故障的情况下破坏mram结构。
44.说明书中对“一个实施例”、“实施例”、“示例实施例”等的引用指示所描述的实施例可以包括特定特征、结构或特性，但是每个实施例可以不一定包括该特定特征、结构或特性。此外，这些短语不一定是指相同的实施例。此外，当结合实施例描述特定特征、结构或特性时，认为结合其它实施例来影响这种特征、结构或特性是在本领域技术人员的知识范围内的，而不管是否明确描述。
45.本文所用的术语仅是为了描述特定实施例的目的，而不是要限制本发明。如本文所用，单数形式“一”、“一个/种”和“该”旨在也包括复数形式，除非上下文另有明确指示。还将理解，术语“包括”和/或“包含”在本说明书中使用时，指定所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或其群组的存在或添加。
46.已经出于说明的目的给出了本发明的各种实施例的描述，但是其不旨在是穷尽的或限于所公开的实施例。在不背离本发明范围的情况下，许多修改和变化对于本领域普通技术人员来说是显而易见的。选择本文所使用的术语是为了最好地解释实施例的原理、实际应用或对市场上存在的技术改进，或为了使本领域的其他普通技术人员能够理解本文所公开的实施例。