用于制造晶片层的方法和载体元件与流程

用于制造晶片层的方法和载体元件
1.本发明涉及一种根据权利要求1的前序部分所述的用于制造晶片层的方法和一种根据权利要求12的用于制造晶片层的载体元件。
2.对于大面积的电子构件(例如大面积的发光元件或光伏太阳能电池)，但也对于批量产品(例如半导体二极管)，都存在对经济的、具有高电子品质的半导体晶片的需求，这是因为在这种构件中半导体晶片的材料成本占整个产品成本的重要比例。为了制造半导体晶片已知多种方法，其中，通过锯切法由硅块(“锭”)制造半导体晶片。由此可以制造高质量的、特别是单晶的半导体晶片。但由于在锯切硅块时的材料损失，制造成本也较高。
3.因此，已经开发出备选的方法，在这些方法中，在载体元件上沉积晶片层并且接下来将晶片层从载体元件上剥离。剥离的晶片层由此构成用于制造电气构件的半导体晶片。
4.由现有技术已知的是，在载体基质的部分表面上构成多孔的分离层并且接着以取向附生工艺在载体基质上沉积晶片层。为了从载体基质上剥离晶片层，通过激光束实现分离切口，所述分离切口完全穿过半导体层并且至少部分地伸入分离层或载体基质中。
5.但已经证明不利的是，在载体基质的边缘区域上，晶片层的一些部分留在载体基质上，这些部分有时难以去除。此外，通过分离切口还会使载体基质或分离层受到损坏，由此，载体基质通常不能继续用于制造其他晶片层或必须对其进行复杂的预处理，但由此也限制了可重复使用性。
6.用于制造半导体层的已知方法的优化例如由de 102015118042 a1已知。这里，在施加晶片层之前，在载体基质上，在载体基质的至少一个加工侧面上整面地构成分离层，并且将晶片层重叠地施加在这个加工侧面上并且施加到载体基质的至少一个边缘侧面上，这里，在从载体基质上分离晶片层之前，去除晶片层的重叠区域。
7.通过重叠地施加可以完整地从分离层或载体基质上剥离晶片层。对于载体基质的可重复使用性重要的是，载体基质在被剥离之后不再具有晶片层的任何残留物。为了确保实现这一点，必要的是，载体基质在分离时也要修边去除重叠的区域并切除几个微米，从而在每次使用之后载体基质的横向尺寸都减小。一旦低于载体基质的最小尺寸，则所述载体基质不再能用作用于制造其他晶片层的载体基质。
8.对于工业上的使用，在制造晶片层时，特别是通过载体基质的可重复使用性实现降低成本是必要的。
9.因此，本发明的目的是，提高载体基质的可重复使用性并且在制造晶片层时实现降低成本。
10.此外，本发明的目的在于，在晶片层的制造中，进一步改进质量，特别是减少由于载体基质或分离层引发的缺陷。
11.所述目的和另外的目的通过根据权利要求1的用于制造晶片层的方法、通过根据权利要求12的用于制造晶片层的载体元件以及通过根据权利要求16的中间制品来实现。所述方法有利的设计方案在权利要求2至11中给出；所述用于制造晶片层的载体基质的有利的设计方案在权利要求13至15中给出。
12.根据本发明的用于制造半导体层的方法具有以下方法步骤：
13.在第一方法步骤a中进行的是，提供载体元件。在方法步骤b中进行的是，在至少一个表面上对所述载体元件进行多孔化，以便产生分离层。特别是分离层也可以通过多孔化至少部分地沿载体元件的一个或多个侧面形成。在方法步骤c中进行的是，通过取向附生将晶片层施加到载体元件的分离层上。在另一个方法步骤d中进行的是，将晶片层从载体元件上剥离。此外，所述方法的特征在于，对所述载体元件重复方法步骤b至d至少一次，优选重复多次。
14.这些方法步骤本身是由现有技术已知的。特别是在制造电子构件时使用剥离的晶片层并且特别是将其用于制造光伏太阳能电池。
15.根据本发明的方法的特征在于，方法步骤a包括另外的方法步骤a1和a2，其中，在方法步骤a1中，提供载体基质，并且在方法步骤a2中进行的是，通过取向附生将晶种层施加到载体基体的至少一个表面和至少一个侧面上，以便制造载体元件。
16.特别是已经证实，利用根据本发明的方法，载体元件可以多次用于制造晶片层，而此时在晶片层质量方面不会出现损失。
17.根据本发明的方法特别是相对于现有技术实现了更为频繁地使用载体基质，因为可以在载体基质上重新形成取向附生的晶种层和分离层。只要达到载体元件的最小尺寸，则可以重新通过取向附生在载体基质上施加晶种层并且使载体元件准备好再次使用，载体元件的所述最小尺寸至少对应于载体基质的尺寸。这特别是这样来实现的，载体基质在整个方法期间在其质量上和特性上、特别是其尺寸上不会变化或仅以很小的程度变化。
18.此外，根据本发明的方法使得载体元件、特别是取向附生的晶种层可以与对于其他方法步骤(例如多孔化)必要的特性相适配。由此，不需要特殊的、通常昂贵的载体基质，这种载体基质由于其特殊的特性通常具有较低的质量。
19.特别地，相对于用区域熔炼法或晶体生长法制造的载体基质，所述取向附生的晶种层具有更高的质量和均匀度，特别是在晶体结构和电子特性方面。
20.通过在多个晶片层的制造中多次使用载体基质，特别是可以使用品质非常高的载体基质，特别是在晶体质量和表面方面。载体基质的晶体结构和/或表面中的缺陷直接影响取向附生的晶种层和晶片层的质量。特别是由于载体基质的晶体结构和/或表面中的缺陷可以引起晶种层和晶片层的晶体结构中的其他缺陷。
21.高品质的载体基质由此使得可以在通过取向附生施加的其他的层中实现较高的质量并且实现了较高的工艺产量。特别是通过多次使用和再处理基于所述载体基质的用于制造晶片层的载体元件来分摊高品质的载体基质的较高成本，从而总体上可以在晶片层的制造中实现成本降低。
22.所述方法步骤b至d有利地利用一个载体元件执行至少10次、优选至少20次、特别优选至少30次。
23.特别地，包括载体基质和取向附生的晶种层的载体元件可以用于制造晶片层，直到达到或略微低于载体元件预先规定的最小尺寸，特别优选小于10μm，特别是小于5μm，最优选地小于3μm之前。
24.所述最小尺寸涉及载体元件沿横向方向以及特别是优选也涉及沿竖直方向的尺寸。
25.载体基质沿横向方向并且特别优选也沿竖直方向的尺寸特别是构成载体元件的
最小尺寸。
26.有利地，所述载体元件在达到或低于所述最小尺寸时可以进行再处理并且此后继续用作用于制造晶体层的载体元件。
27.优选通过用之前使用的载体基质执行方法步骤a2来进行载体元件的再处理。
28.在已经用过的载体元件上重新执行方法步骤a2之前，可以对所述载体元件或载体基质进行初步预处理，从而也可以使得能够在已经使用过的载体元件上构成高质量的晶种层。
29.特别是，在方法步骤a2之前，可以通过机械处理(如抛光或打磨)或通过化学处理(如蚀刻)或通过化学和机械处理的组合对为了重复使用而提供的载体元件或载体基质进行预处理，从而所述载体元件或载体基质特别是具有高质量的表面，接下来在所述表面上施加晶种层。
30.通过再处理载体元件，可以在晶片层的制造中更频繁地使用原来的载体基质。特别是，通过多次使用高质量的载体基质，由此同时也提高了晶片层的质量。即使较高的成本与高质量的载体基质有关，但通过多次地使用所述载体基质、特别是通过再处理包括所述载体基质的载体元件，用于制造单个晶片层的成本也会降低。
31.晶种层和晶片层的取向附生优选在相同的取向附生装置中执行。备选地，晶种层和晶片层也可以在不同的取向附生装置中执行。
32.优选一个载体元件中的一个载体基质用于制造至少50个、优选至少100个、特别优选至少150个晶片层。
33.所述载体基质特别是可以具有打磨光滑或抛光的表面。由此可以进一步改进取向附生的晶种层和晶片层的质量。
34.总体上利用根据本发明的方法可以改进晶片层的质量，特别是涉及晶体结构和电子特性方面的质量，并且同时通过载体元件的可重复使用性和可重建性降低了制造中的成本。
35.取向附生的晶种层和取向附生的晶片层通过化学或物理的气相沉积或这两种气相沉积的混合形式施加。特别地，晶种层和晶片层优选通过化学的气相取向附生施加。取向附生使得可以制造高质量的层，特别是在晶体结构方面高质量的层，并且实现了引入较少的杂质。
36.所述分离层优选以本身已知的方式构造为多孔层。特别地，为了产生分离层，以本身已知的方式有利地使载体基质多孔化，特别是通过蚀刻工艺来实现多孔化，例如在de 102013219839 a1中记载的那样。
37.在所述方法的一个优选设计方案中，将晶种层包覆式地施加到载体基质的一个所述表面和所有侧面上。
38.由此，可以提供由一种材料制成的均匀的、特别是均质的表面作为用于制造晶片层的晶核层，并且可以避免在晶种层之外、特别是在载体基质上出现造成缺陷的位置。
39.此外，可以通过在至少一个表面和所有侧面上包覆载体基质避免在方法步骤b中的多孔化期间出现不均匀性。
40.特别是晶种层可以施加到载体基质的所有表面和所有侧面上并且完全包覆载体基质。所述载体基质因此完整地由晶种层包围。
41.已经证明有利的是，通过在至少一个表面和所有侧面上包覆载体基质，可以保护所述载体基质免受损坏，并且由此可以进一步提高可重复使用性。
42.所述方法的一个有利的设计方案的特征在于，所述载体基质和晶种层是或将是由硅、锗或砷化镓构成。
43.硅是一种能以高质量大量获得并且也可以供大面积使用场合使用，从而使用硅特别是对于载体基质是合适的。由硅制成的载体材料上的晶种层优选也由硅形成，以便形成由一种材料构成的载体元件。
44.优选地，所述载体基质仅是弱掺杂的。
45.弱掺杂的载体基质可以以高质量制造，因为通过弱掺杂除了实际的掺杂元素以外，仅还引入很小量的杂质，所述杂质特别是会导致载体基质的晶格结构中的缺陷，并且还可能引发取向附生的晶种层的结构中的其他缺陷。
46.根据另一个备选的实施形式，所述载体基质是n掺杂或p掺杂的，其中掺杂浓度在小于5
×
10
19
cm-3
的范围内，优选在小于1
×
10
18
cm-3
的范围内，特别优选在小于1
×
10
17
cm-3
的范围内，最优选在小于5
×
10
15
cm-3
的范围内。
47.载体基质在前面所述范围内的低掺杂浓度使得可以对晶种层的特性产生积极影响，特别是当晶种层用相同的掺杂元素、但多数以较高的掺杂浓度掺杂时。
48.由于较低的掺杂浓度，所述载体基质优选对于其他杂质也具有较小的浓度，从而晶种层和晶片层也具有较小的杂质浓度并且由此具有较高的层质量。
49.为了对由硅或锗组成的载体基质进行掺杂，有利地使用掺杂元素硼、磷、镓或砷。
50.载体基质的导电率特别是低于10ohmcm的值。载体基质的导电率优选在2mohmcm至3000mohmcm的范围内、优选在10mohmcm至200mohmcm的范围内，特别是约为100mohmcm。
51.所述方法的一个优选的实施形式的特征在于，所述晶种层施加在载体基质的所述至少一个表面上，并具有在10μm至250μm的范围内、优选在25μm至100μm的范围内、特别优选在40μm至80μm的范围内的层厚度。
52.备选或补充地，所述晶种层施加在载体基质的所述至少一个侧面上，并具有在10μm至600μm的范围内、优选在25μm至400μm的范围内、特别优选在50μm至250μm的范围的层宽度。
53.在从载体元件上剥离晶片层时，特别是由于对要剥离的晶片层进行修边和载体元件的多孔化，可能会出现所述层厚度和层宽度的减小。相应的层厚度或层厚使得可以实施方法步骤b至d的多次循环，以便利用相同的载体元件制造晶片层，直至达到载体元件的最小尺寸。
54.特别是以大于层厚度的层宽度施加所述晶种层。
55.为了重复使用所述载体元件，必要的是，在构成另一个晶片层之前，完整地剥离此前施加的晶片层。因此，为了确保从载体元件上完整地剥离晶片层，多数情况下需要在每次剥离晶片层时还对载体元件进行很小的、特别是在2μm至20μm的范围内的修边。
56.在每次从载体元件上剥离晶片层时，载体元件在其尺寸上略微地缩小、特别是在2μm至20μm的范围内缩小。但也已经证实的是，在剥离晶片层时，所述层宽度多数情况下以比层厚度更大的程度减小。因此，直到达到层宽度以及层厚度上的最小尺寸之前，较大的层宽度允许实现方法步骤b至d的循环次数更多。
57.此外，大于层厚度的层宽度还允许以较大的容差并且以相应较为经济的装置对晶片层的边缘进行修边，以便在剥离晶片层之前相应地分离凸出于载体元件的材料。
58.根据所述方法的另一个实施形式，在施加期间对所述晶种层进行n掺杂或p掺杂，掺杂浓度在1
×
10
16
cm-3
至5
×
10
19
cm-3
的范围内、优选在1
×
10
17
cm-3
至3
×
10
19
cm-3
的范围内、特别是在1
×
10
18
cm-3
至1
×
10
19
cm-3
的范围内。
59.通过在取向附生期间对晶种层进行掺杂，由于掺杂元素的高纯度可以改进晶种层的质量。特别是，与由利用区域熔炼法或晶体生长法(如左氏单晶生长法)制造的块中切割而成的载体元件相比，可以以大于10、特别是大于50的倍数减少杂质、特别是金属的进入。减少杂质的进入使得提高了晶种层以及相应地还有晶片层的质量。
60.此外，杂质还会影响分离层的形成和多孔化的过程，从而这里引入较少的杂质特别是也对在所述表面上形成分离层的均匀性产生有利影响。
61.此外，对晶种层的掺杂还使得在多孔化期间可以实现良好地电接触载体元件的晶种层，这对于蚀刻过程产生有利的作用。
62.为了对由硅或锗组成的晶种层进行掺杂，有利地使用掺杂元素硼、磷、镓或砷。
63.所述晶种层的导电率优选在2mohmcm至500mohmcm的范围内、优选在5mohmcm至25mohmcm的范围内，特别是约为15mohmcm。
64.优选在施加晶种层之前、期间或之后，在载体基质的背向晶种层的表面上施加、构成或设置接触层。
65.所述接触层使得可以实现良好地、特别是干燥地接触载体元件，这特别是对于多孔化过程是重要的。接触层的特性这里可以独立于载体元件、载体基质和/或晶种层的特性相应地与各自的条件相适配。优选接触层具有金属的或类似于金属的电特性。
66.所述方法的一个有利的设计方案的特征在于，所述接触层通过在载体基质的背向晶种层的表面上的扩散层向载体基质中的扩散而形成，这里，所述扩散层特别是通过用于在方法步骤a2期间保持载体基质的保持元件构成或者在方法步骤a2之前施加到载体基质的背向晶种层的表面上。
67.通过这种固体扩散，在形成晶种层期间就已经实现了经济地构成接触层。由此不需要另外的方法步骤，如单独地设置或施加接触层。
68.所述方法的另一个有利的设计方案的特征在于，所述接触层是或将是由多晶半导体材料、特别是由多晶硅形成。
69.所述多晶材料提供了经济和良好干燥地接触载体元件的优点。
70.优选通过多晶或高掺杂的、特别是用掺杂元素磷掺杂的接触层可以吸出或固定特别是来自载体基质的杂质。由此可以进一步改进晶种层的质量。
71.备选或补充地，所述接触层构造成或设置成凸出于载体基质。
72.所述接触层优选具有在0.1μm至20μm的范围内的厚度、特别是在1μm至12μm的范围内的厚度。接触层的厚度特别是根据其任务和特性来设计，特别是接触层的这种优选厚度实现了载体元件良好的接触并实现了充分的稳定性。
73.所述方法的一个备选设计方案的特征在于，所述晶种层以不均匀的层厚度施加到载体基质上，层厚度特别优选地至少朝载体基质的一个侧面、优选朝载体基质的相对的两个侧面增大或减小。
74.此外层厚度的改变优选地可以从晶种层的中央朝侧面特别是连续地进行。
75.通过构成不均匀的层厚度，可以抵消在多孔化的过程期间出现的不均匀性，特别是涉及所施加的电流和电场的不均匀性。
76.此外，本发明还涉及一种根据权利要求12的用于制造晶片层的载体元件。
77.所述载体元件包括载体基质，所述载体基质特别是由硅、锗或砷化镓制成；取向附生的晶种层，所述晶种层施加到载体基质的至少一个表面和至少一个侧面上；以及分离层，所述分离层通过对取向附生的晶种层的至少一个表面进行多孔化而形成。
78.优选所述晶种层包覆载体基质的一个表面和所有侧面。
79.所述晶种层特别是可以施加到载体基质的所有表面和所有侧面上并且完全包覆载体基质。
80.由此所述载体基质可以免受外部影响，这些外部影响会影响载体基质的可重复使用性。
81.所述载体元件的一个优选的设计方案的特征在于，在载体基质的所述至少一个表面上的所述晶种层具有在10μm至250μm的范围内、优选在25μm至100μm的范围内、特别优选在40μm至80μm的范围内的层厚度。
82.备选或补充地，在载体基质的所述至少一个侧面上的所述晶种层具有在10μm至600μm的范围内、优选在25μm至400μm的范围内、特别优选在50μm至250μm的范围内的层宽度。
83.在从载体元件上剥离晶片层时，特别是由于对要剥离的晶片层进行修边和载体元件的多孔化，可能会出现所述层厚度和层宽度的减小。载体元件相应的层厚度或层厚使得可以实施方法步骤b至d的多次循环，以便用相同的载体元件制造晶片层，直至达到载体元件的最小尺寸。
84.在载体基质背向所述晶种层的表面上有利地设置接触层，所述接触层优选由多晶半导体材料、特别是多晶硅制成。
85.特别是可以通过在制造晶种层期间保持载体元件的保持元件或施加在载体基质背向晶种层的表面上的含掺杂物的层固体扩散到载体基质中来实现构成接触层。这使得可以经济地形成接触层，而不需要用于将接触层施加或设置在所述载体元件上的单独的方法步骤。
86.接触层使得特别是在多孔化期间可以良好地接触载体元件。
87.优选在根据本发明的方法、特别是所述方法的一个有利的实施形式制造半导体层时使用根据本发明的载体元件。
88.此外本发明还涉及一种根据权利要求16的在晶片层的制造过程中出现的中间制品。
89.所述中间制品包括根据本发明的如前面说明的载体元件、特别是载体元件的有利的实施形式和设置在分离层上的取向附生的晶片层。
90.优选在根据本发明的方法、特别是所述方法的有利的实施形式制造半导体层时使用所述中间制品。
91.下面将参考实施例和附图来说明其他有利的特征和设计方案。其中：
92.图1a至图1d示出根据本发明的用于制造晶片层的方法的一个实施例；
93.图2示出根据本发明的载体元件的一个实施例；
94.图3a和图3b示出根据本发明的载体元件的另外的实施例。
95.所有附图都是示意性的、不符合比例的图示。在附图中，相同的附图标记表示相同或作用相同的元件。在图1至图3中载体基质2或载体元件1的施加有晶种层3的表面始终位于上面。
96.在图1a)至图1d)中示出根据本发明的用于制造晶片层的方法。
97.如图1a)中所示，在方法步骤a2中，通过取向附生在方法步骤a1中提供的载体基质2上沉积晶种层3，用于构成载体元件1，所述载体元件用于制作晶片层5。所述晶种层3在上表面和各侧面上完整地包覆载体基质2。载体基质2的背向上表面的下侧没有被晶种层3覆盖。
98.在载体基质2是一种半导体、特别是由硅制成的半导体，所述半导体用区域熔炼法或晶体生长法制造。载体基质2的厚度在250μm至1000μm的范围内。载体基质2具有正方形的基本形状，所述基本形状的侧边具有100mm至300mm、特别是140mm至170mm的长度。除了正方形的基本形状，载体基质2也可以具有带有倒角/圆角的准正方形的形状，或者圆形、椭圆形或矩形的形状。
99.所述载体基质2沿横向方向具有尺寸12，该尺寸与在载体基质2的侧面上的晶种层3的层宽度9邻接，从而载体元件1总体上具有横向尺寸11。
100.在载体基质2的所述表面上，以层厚度8施加晶种层3。如图1a)中所示，所述层厚度8基本上与层宽度9相等。
101.所述晶种层3通过取向附生、特别是通过化学气相沉积施加在载体基质2上。通过取向附生可以构成高质量的层，这对于制作相应高质量的晶种层3是决定性的出发点。特别是可以通过取向附生使晶种层3与对于后续的过程必要的要求、特别是在晶体质量和电特性方面的要求相适配。
102.在制造载体元件1之后的处理步骤b中，在载体元件1的所述表面上以及至少部分地在侧边缘上形成多孔的分离层4，并且由此在晶种层3的表面和至少部分地在侧边缘上形成多孔的分离层4，如图1b)示出的那样。所述分离层4具有最高3μm的厚度，在当前情况下约为2μm。分离层4通过蚀刻、特别是多孔化形成在载体元件1上，并且例如在de 10 2013 219 886a1中描述的那样来实施。所述的方法使得分离层4可以整面地在载体元件1的表面上形成。
103.在另一个方法步骤c中，在载体元件1的分离层4上沉积取向附生的晶片层5。所述晶片层5部分地与载体元件1的侧面重叠并且也可以在载体元件1的侧面的一部分上继续延伸。通过扩展地构成晶片层5，直至晶片层的边缘区域附近都确保晶片层5具有高质量。这在图1c)中示出。
104.包括载体元件1和晶片层5的制品也称为中间制品10。
105.在另一个方法步骤中，在载体元件1的侧面上对这样制造的由载体元件1和晶片元件5组成的中间制品10进行修边。通过修边将晶片层5突出于载体元件1的部分7以及还有晶片层5可能粘附在载体元件1的侧面上的其他部分去除，如图1d)中示出的那样。
106.所述修边通过激光射束进行。备选地，所述修边也可以通过机械加工(如锯切或打磨)进行。特别地，通过所述修边去除晶片层5的粘附在载体元件1上的部分，从而使得能够
重复使用载体元件1。但为此多数情况下还需要在载体元件的侧面上对载体元件1进行极小的切除，从而得到横向尺寸11'，所述横向尺寸11'小于在方法步骤a之后的原始横向尺寸11。
107.在对中间制品10进行修边之后，在方法步骤d中进行的是，从载体元件1上剥离晶片层5。
108.在剥离晶片层5之后，使得载体元件1再次经历方法步骤b至d，如图1b至图1d)所示，以便制作另一个晶片层5。
109.只要载体元件1上没有之前施加的晶片层5的残余物，并且载体元件1较小的横向尺寸11'，特别是优选还有载体元件11的厚度不低于一个最小尺寸，则载体元件1较小的横向尺寸11'不会对晶片层5的制造产生不利影响。因此任意多次地重复方法步骤b至d的循环，直至达到或略微低于载体元件1的所述最小尺寸。
110.载体基质2的横向尺寸12以及还有厚度构成所述最小尺寸的下限。只要所述横向尺寸11'接近载体基质2的横向尺寸12或载体元件1的相应厚度接近载体基质的厚度，则通过执行方法步骤a2和由此进行的重新向载体元件1或载体基质2上施加晶种层3来制备载体元件1。
111.在重新对已经使用的载体元件1执行方法步骤a2之前，可以对所述载体元件1或载体基质2进行初始预处理，从而可以实现再次在已经使用过的载体元件1上构成高质量的晶种层3。为此，在方法步骤a2之前，通过机械处理(如抛光或打磨)，或者通过化学处理(如蚀刻)，或者通过化学处理和机械处理的组合对提供用于重复使用的载体元件1或载体基质2进行预处理，从而使其特别是具有高质量的表面，接下来，在所述表面上施加晶种层3。
112.如果载体元件1的尺寸11'基本上等于载体基质2的尺寸12，则在前面使用的载体基质2上重新构成晶种层3，以对载体元件1进行再处理，从而使载体元件成为具有其原始横向尺寸11的载体元件1，如在图1a)中示出的那样。这种再处理后的载体元件1现在继续用于制造晶片层5，而不必在此时使用新的载体基质2。通过再处理载体元件1，由此一个载体基质2可以至少使用50次来制造晶片层5，如图1b)至图1d)示出的那样。
113.晶种层3的层厚度8以及还有层宽度9在10μm至250μm的范围内，优选在25μm至100μm的范围内，特别优选在40μm至80μm的范围内。如前面所述，晶种层3的层厚度8和层宽度9具有产生高质量的晶种层3的优点，所述晶种层可以在相应地这个过程设定的时间内形成。
114.根据预先规定的参数，如制造晶片层5的质量，载体基质2以及还有晶种层3可以包含掺杂或者也可以没有掺杂。
115.载体基质2特别是具有n掺杂或p掺杂，其中掺杂浓度在小于5
×
10
19
cm-3
的范围内，优选在小于1
×
10
18
cm-3
的范围内，特别优选在小于1
×
10
17
cm-3
的范围内，最优选在小于5
×
10
15
cm-3
的范围内，在当前情况下是通过硼作为掺杂物以1.5
×
10
16
cm-3
的掺杂浓度实现的p掺杂。掺杂的载体基质2的制造通过区域熔炼法或晶体生长法伴随着杂质进入晶体结构以及构成团块进行，所述杂质特别是金属、氧化物、氮化物或碳化物杂质，由此最终由于杂质和掺杂物不均匀的分布使得载体基质2总体上的质量和品质降低。
116.高质量的载体基质2和晶种层3已经构成实现高质量层的出发点。因此，应使用高质量的并且由此多数情况下也是高价格的基质作为载体基质2，因为载体基质2的质量最终也对于晶片层5的质量有决定性影响。因此，优选使用仅具有很小掺杂浓度的载体基质2。如
果载体基质是掺杂的，则所述载体基质2具有特别是利用元素硼实现的p掺杂。
117.通过高达150次或更多次地使用载体基质2，在制造大量晶片层5时，较高品质的载体基质2的较高的初始成本并不重要，从而在具有改进的质量的同时进一步降低了晶片层5的制造成本。
118.但特别是在用于构成分离层4的方法步骤b中有利的是，载体元件1具有掺杂。这通过晶种层3的掺杂、特别是p掺杂实现，在所述晶种层上通过多孔化构成分离层4。晶种层的掺杂浓度在1
×
10
16
cm-3
至5
×
10
19
cm-3
的范围内，优选在1
×
10
17
cm-3
至3
×
10
19
cm-3
的范围内，特别是在1
×
10
18
cm-3
至1
×
10
19
cm-3
的范围内，当前情况下是以掺杂元素硼作为掺杂物具有5
×
10
18
cm-3
掺杂浓度的p掺杂。
119.此外，通过取向附生地形成晶种层3，实现了晶种层利用掺杂元素更为均匀的掺杂，并且以明显减小了高达100倍的杂质进入实现掺杂，因为在取向附生中，掺杂元素或掺杂物以特别高的纯度存在。此外，通过取向附生，以高达20倍降低参与引发晶片层5中的叠层缺陷的氧进入晶体结构中。通过均匀的掺杂，还更为均匀地实现了分离层4在晶种层3上的形成，这也对在分离层上制成的晶片层5的质量产生有利的影响。
120.在图2中示出载体元件1的一个特殊的实施形式。所述载体元件1也具有载体基质2和晶种层3，所述晶种层3以相对于层厚度8更大的层宽度9施加在载体基质2上。
121.在方法步骤b至d中的晶片层5的每个制造过程之后，载体元件1的横向尺寸11以及还有晶种层的层厚度8减小。所述载体元件1的横向尺寸11'特别是由于为了确保在制造另一个晶片层5之前完整去除晶片层5而对晶片层5或载体元件1进行的修边而减小。晶种层3的层厚度8也随着方法步骤b中的每次蚀刻过程而减小。
122.载体元件1的横向尺寸11由于修边而随着每个晶片层5比晶种层3的层厚度8由于多孔化而更明显地降低。特别是，载体元件侧面的修边会发生较大的波动并且也是与相应的修边装置相关的。为了降低用于一个晶片层5的制造成本，特别是还使用在载体元件1的侧面上的切除方面具有较大容差的修边装置，所述容差在2μm至20μm的范围内，在当前情况下约为5μm。因此，为了使在对载体元件进行预处理之前利用单个载体元件1实现数量尽可能最大的晶片层5的制造循环，有利的是，相对于晶种层3的层厚度8增大地构成晶种层3的层宽度9。
123.在图3a)和图3b)分别示出载体元件1，所述载体元件在载体基质1背向晶种层3的表面上具有接触层6。
124.在施加晶种层3之前，所述接触层6已经通过气相沉积或扩散施加到载体基质2上或与载体基质连接。但在施加晶种层3期间或之后施加接触层6也在本发明的范围内。在方法步骤b之前实现接触层6的施加，因为对于在方法步骤b中的多孔化过程良好地接触载体元件1是重要的。
125.接触层6由多晶半导体材料、特别是由多晶硅制成，所述半导体材料在对载体元件1进行多孔化期间实现良好干燥的可接触性。为了实现良好的可接触性、特别是良好干燥的可接触性，接触层6具有至少类似于金属的电特性的电特性。
126.接触层6的横向尺寸近似等于载体基质2的横向尺寸12或者甚至超过载体基质2的横向尺寸12。特别是接触层6的横向尺寸也可以小于载体元件1的横向尺寸11。接触层6的厚度在0.1至20μm的范围内，在当前情况下约为10μm，并且由此明显低于载体基质2的厚度并
且也小于层厚度8。
127.如图3a)中所示，接触层6具有比载体基质2大的横向尺寸，这个横向尺寸与载体元件1的横向尺寸11相等。由此也得到相对于层厚度8明显更大的层宽度9。在方法步骤b至d的循环期间，通过对载体元件1的横向修边和接下来剥离晶片层5，横向减小的程度大于层厚度减小的程度。因此有利的是，载体元件1以大于层厚度8的层宽度9施加到载体基质1上。
128.通过整面地构成接触层6，始终确保良好的、特别是干燥的接触，而与在剥离晶片层5之后载体元件1的横向尺寸11的减小无关。
129.附图标记列表
[0130]1ꢀꢀꢀꢀꢀꢀꢀ
载体元件
[0131]2ꢀꢀꢀꢀꢀꢀꢀ
载体基质
[0132]3ꢀꢀꢀꢀꢀꢀꢀ
晶种层
[0133]4ꢀꢀꢀꢀꢀꢀꢀ
分离层
[0134]5ꢀꢀꢀꢀꢀꢀꢀ
晶片层
[0135]6ꢀꢀꢀꢀꢀꢀꢀ
接触层
[0136]7ꢀꢀꢀꢀꢀꢀꢀ
部分
[0137]8ꢀꢀꢀꢀꢀꢀꢀ
层厚度
[0138]9ꢀꢀꢀꢀꢀꢀꢀ
层宽度
[0139]
10
ꢀꢀꢀꢀꢀꢀ
中间制品
[0140]
11、11' 载体元件的尺寸
[0141]
12
ꢀꢀꢀꢀꢀꢀ
载体基质的尺寸