具有高保持电压的低电容瞬态电压抑制器的制作方法

1.本发明涉及一种具有高保持电压的低电容瞬态电压抑制器。


背景技术：

2.电压和电流瞬变是电子系统中集成电路失效的主要原因。瞬变是由系统 内部和外部的各种来源产生的。例如，常见的瞬变来源包括电源的正常开关 操作、交流线路波动、雷电冲击和静电放电(esd)。
3.瞬态电压抑制器(tvs)通常用于保护集成电路，免遭由于集成电路中 发生的瞬态或过电压而造成的损坏。过电压保护对于消费类设备或物联网设 备非常重要，因为这些电子设备暴露于频繁的人为操作中，因此可能容易受 到esd或可能损坏设备的瞬态电压事件的影响。
4.确切地说，电子设备的电源管脚和数据管脚都需要防止由于esd事件或 开关和雷电瞬态事件而产生的过电压情况。通常，电源引脚需要高浪涌保护， 但可以容忍具有更高电容的保护装置。同时，可能以高数据速度操作的数据 管脚需要提供具有低电容的浪涌保护的保护装置，以免干扰受保护数据管脚 的数据速度。
5.现有的tvs保护解决方案应用于高速应用中的输入/输出(i/o)终端， 存在于垂直和横向类型的半导体电路结构中。在单向tvs中，发生esd事 件期间的i/o电流通过低电容高压侧转向二极管，流入大反向阻塞结，或者 电流通过低电容低压侧转向二极管流向接地端。在双向tvs保护的情况下， 通过将低电容正向偏压二极管与大反向偏压结串联，以进行阻断来实现低电 容。
6.hdmi(高清晰度多媒体接口)是一种高速数字音频/视频接口，用于在 兼容hdmi的设备之间传输数字音频/视频数据。电子设备中的hdmi连接 器配有过电压瞬态保护装置，以防止出现过电压事件，例如由于频繁的人为 操作而导致的esd。


技术实现要素：

7.为实现上述目的，本发明提供一种瞬态电压抑制(tvs)器件，其包含： 一个含有第一导电类型的第一外延层的半导体层；多个形成在半导体层中的 有源区，所述有源区通过隔离结构相互隔开；一个形成在第一有源区中的高 侧转向二极管，其具有一个耦合到第一受保护节点的阳极端子和一个阴极端 子；以及一个形成在所述的多个有源区中的一个第二有源区中的钳位器件， 该钳位器件包括一个可控硅整流器(scr)，该可控硅整流器包括一个耦合到 高侧转向二极管的阴极端上的阳极端以及一个阴极端，可控硅整流器包括： 一个形成在第一外延层中的第一导电类型的第一阱；一个第二导电类型的第 二阱形成在所述第一外延层中，在所述半导体层的主表面上，在第一方向上 与所述第一阱相邻并间隔开，第二导电类型与第一导电类型相反；在第一阱 中形成的第一导电类型的第一区域和第二导电类型的第二区域，而且重掺杂， 第一和第二区域电连接并形成scr的阳极端；以及第一导电类型的第三区域 和第二导电类型的第四区域，形成在第二阱中并且重掺杂，第三和
第四区域 电连接并且形成scr的阴极端，其中所述第一和第二区域在所述半导体层的 主表面上沿正交于所述第一方向的第二方向布置为所述第一阱中的交替掺杂 区域，并且所述第三和第四区域沿所述第二方向布置为所述第二阱中的交替 掺杂区域，第三区域与第二区域在第二方向共面布置，第四区域与第一区域 在第二方向共面布置。
8.优选地，所述的tvs器件还包括一个形成在多个有源区的第三有源区中 的低侧转向二极管，其具有一个耦合到第一受保护节点上的阴极端，以及一 个耦合到scr阴极端上的阳极端。
9.优选地，所述高侧转向二极管包括一个pn结二极管，所述低侧转向二 极管包括一个穿通可控硅整流器。
10.优选地，所述的tvs器件还包括在所述第一外延层中形成并与所述第二 阱重叠的第一导电类型的一个第五区域，所述第五区域被重掺杂。
11.优选地，所述第一阱中的第一和第二区域通过第一接头电连接，第二阱 中的第三和第四区域通过第二接头电连接。
12.优选地，所述的半导体层还包括形成在所述第二外延层上的所述第二导 电类型的第二外延层和所述第一导电类型的第一掩埋层，其中所述第一外延 层形成在所述第一掩埋层上。
13.优选地，所述隔离结构包括隔离所述有源区的多个沟槽隔离结构，每个 沟槽隔离结构从所述的第一外延层延伸到所述的第二外延层。
14.优选地，所述高侧转向二极管包括一个pn结二极管，该pn结二极管 包括：一个第二导电类型的第六区域，形成在第一外延层的第一有源区中； 以及一个第一导电类型的第七区域，形成在与第六区域隔开的第一外延层中。
15.优选地，所述第一导电类型包括n-型导电，第二导电类型包括p-型导电。
16.优选地，所述的tvs器件还包括：所述第一导电类型的第八和第九区域 形成在所述第一阱中，并在第二方向上与所述交替的第一和第二区域相邻地 延伸，所述第二区域在第一和第二方向上被所述第一区域、所述第八区域和 所述第九区域包围；以及第二导电类型的第十和第十一区域形成在第二阱中， 并且在第二方向上与交替的第三和第四区域相邻地延伸，第三区域在第一和 第二方向上被第四区域、第十区域和第十一区域包围。
17.优选地，所述scr的阴极端导电连接到地电压。
18.优选地，所述第二区域在第一方向上的长度短于第一区域的长度，第三 区域在第一方向上的长度短于第四区域的长度。
19.本发明还提供一种瞬态电压抑制(tvs)设备，其特征在于，包括：一 个半导体层，包括一个第一导电类型的第一外延层；多个形成在半导体层中 的有源区，所述有源区通过隔离结构相互隔开；在所述多个有源区的第一有 源区中形成的合并二极管/箝位装置，包括与可控硅(scr)集成的高侧转向 二极管，所述的合并二极管/箝位装置包括：一个与第一导电类型相反的第二 导电类型的第一区域，形成在第一外延层中，第一区域构成高侧转向二极管 的一个阳极端，耦合到第一受保护节点上；一个形成在所述第一外延层中， 且在所述半导体层的主表面上沿第一方向与所述第一区域隔开的第一导电类 型的第一阱；一个形成在第一阱中的第二导电类型的第二阱；一个第一导电 类型的第二区域，以及一个形成在第二阱中且重掺杂的第二导电类型的第三 区域，第二和第三区域导电连接，并且形成
scr的阴极端，其中第二和第三 区域沿半导体层的主表面上的第二方向和与第一方向正交的第二阱中被布置 为交替掺杂区域。
20.优选地，所述tvs设备还包括形成在所述多个有源区的第二有源区中的 低侧转向二极管，其具有耦合到所述第一受保护节点的阴极端子和耦合到所 述scr的阴极端子的阳极端子。
21.优选地，所述低侧转向二极管包括一个穿通可控硅整流器。
22.优选地，所述tvs设备还包括形成在所述第一外延层中且邻近所述第二 阱的第一导电类型的第四区域，所述第四区域被重掺杂。
23.优选地，所述第一区域耦合到第一触点，并且所述第二阱中的所述第二 和第三区域通过第二触点导电连接。
24.优选地，所述的半导体层还包括形成在所述第二外延层上的所述第二导 电类型的第二外延层和所述第一导电类型的第一掩埋层，其中所述第一外延 层形成在所述第一掩埋层上。
25.优选地，所述的隔离结构包括隔离所述的有源区的多个沟槽隔离结构， 每个沟槽隔离结构从所述第一外延层延伸到所述第二外延层。
26.优选地，所述第一导电类型包括n-型导电，第二导电类型包括p-型导电。
27.优选地，所述tvs设备还包括第二导电类型的第五和第六区域，所述第 五和第六区域形成在所述第二阱中并且在所述第二方向上与所述交替的第二 和第三区域相邻地延伸，所述第二区域在所述第一和第二方向上被所述第三 区域、所述第五区域和所述第六区域包围。
28.优选地，所述的第一区域包括沿所述第二方向形成的所述第二导电类型 的多个区域，所述第二导电类型的每个区域耦合到各自的触点上。
29.综上所述，与现有技术相比，本发明提供的一种瞬态电压抑制(tvs) 器件和设备在受保护节点实现了低电容和高保持电压。
附图说明
30.图1包括图1(a)至图1(c)，表示在本发明的实施例中，基于tvs保 护器件的scr的电路图。
31.图2表示在本发明的实施例中，tvs保护器件的电流-电压性能。
32.图3表示在本发明的实施例中，一种tvs保护器件的剖面图。
33.图4表示在一些实施例中，图3所示的tvs保护器件中scr器件的布 局图。
34.图5表示在本发明的实施例中，图3和图4中的tvs保护器件沿a-a
’ꢀ
线的剖面图。
35.图6表示在本发明的实施例中，图3和图4中的tvs保护器件沿b-b
’ꢀ
线的剖面图。
36.图7包括图7(a)至图7(b)，表示在本发明的实施例中，scr钳位器 件的物理图和等效电路图。
37.图8表示在本发明的可选实施例中，tvs保护器件中scr器件的布局 图。
38.图9表示在本发明的实施例中，图8中的tvs保护器件沿c-c’线的剖 面图。
39.图10表示在本发明的可选实施例中，一种tvs保护器件的电路图和剖 面图。
40.图11表示在一些实施例中，图10所示的tvs保护器件中的集成hs二 极管/scr器件
的布局图。
41.图12表示在本发明的实施例中，图11所示的tvs保护器件沿d-d’线 的剖面图。
42.图13表示在本发明的实施例中，图11所示的tvs保护器件沿e-e’线 的剖面图。
43.图14表示在本发明的可选实施例中，tvs保护器件中的集成hs二极管 /scr器件的布局图。
44.图15表示在本发明的实施例中，图14所示的tvs保护器件沿f-f’线 的剖面图。
45.图16表示在本发明的可选实施例中，图10所示的tvs保护器件中的 scr器件的布局图。
具体实施方式
46.以下将结合本发明实施例中的附图1～附图16，对本发明实施例中的技 术方案、构造特征、所达成目的及功效予以详细说明。
47.在本发明的实施例中，瞬态电压抑制器(tvs)装置包括作为高压侧转 向二极管和低压侧转向二极管之间的箝位装置的可控硅整流器(scr)。所述 scr包括沿半导体层的主表面，以及与所述scr的电流路径正交的方向交 错排列的交替发射极和基极区域。在一些实施例中，scr包括交替的发射极 和基极区域，形成scr的pnpn结构的pnp和npn双极晶体管。本发明的 tvs设备在闭锁模式下在受保护节点处实现低电容，同时在传导模式下提供 高保持电压。例如，本发明的tvs设备可以实现大于与受保护节点相关联的 工作电压的保持电压。
48.hdmi应用要求瞬态电压保护装置具有低电容，以便不干扰受保护引脚 的数据速度。hdi应用还要求保护装置的保持电压(dc)超过hdmi耦合 装置的最大工作电压。针对这些要求的传统解决方案包括使用非回扣式tvs 二极管进行i/o保护。传统的基于晶闸管的tvs保护具有深度回跳特性，不 允许在hdmi应用中使用，因为回跳后的保持电压通常低于hdmi耦合器件 的最大工作电压。
49.本发明的tvs设备特别适用于在hdmi应用中提供瞬态电压保护，其 中tvs设备在阻塞模式下在受保护节点处提供低电容，并且在导通模式中回 跳后提供高保持电压。在本发明的实施例中，tvs设备是基于scr的tvs 保护装置。基于scr的tvs设备在保护节点处实现低电容值，例如小于 0.2pf，同时提供高于hdmi耦合器件的最大工作电压的高保持电压。本发明 的tvs设备可有利地应用于保护高速电子应用中的高速数据管脚或输入输 出(i/o)端子，例如实现hdmi 2.1规范的数据端口或连接器。
50.在本说明书中，瞬态电压抑制器(tvs)保护装置是指一种保护装置， 用于保护受保护节点免受过电压瞬态条件(例如电压浪涌或电压尖峰)影响。 当超过tvs设备触发电压的浪涌电压施加到受保护节点时，tvs保护装置 (“tvs设备”)通过分流来自受保护节点的多余电流来操作。tvs设备可以 包括箝位装置，用于以远低于电压浪涌的电压值的箝位电压，箝位受保护节 点处的电压，同时安全地导走浪涌电流。
51.tvs设备可以是单向设备或双向设备。单向tvs设备具有不对称的电 流-电压特性，通常用于保护信号为单向的电路节点，即信号始终高于或低于 某一参考电压，比如接地电压。例如，可以使用单向tvs设备来保护其正常 信号是从0v到5v的正电压的电路节点。另一方面，双向tvs设备具有对 称的电流-电压特性，并且通常用于保护其信号是双向的或
者其电压电平可以 高于或低于参考电压(例如地)的电路节点。例如，双向tvs设备可用于保 护其正常信号在接地电压之上和之下对称地变化(例如从-12v到12v)的电 路节点。在这种情况下，双向tvs设备保护电路节点不受低于-12v或高于 12v的浪涌电压的影响。
52.在运行过程中，tvs设备处于阻塞模式，并且当受保护节点处的电压低 于tvs设备的触发电压时，tvs设备除了可能的泄漏电流外，是不导电的。 也就是说，当受保护节点处的电压在受保护节点的正常电压范围内时，tvs 设备不导电，并且处于阻塞模式。然而，在阻塞模式下’，tvs设备向受保 护节点呈现电容。当受保护节点与高速数据管脚相关联时，tvs设备在阻塞 模式或非导电模式下的电容应较低，以免妨碍数据管脚的高速操作。在一些 实施例中，本发明的tvs设备在闭锁模式中实现了小于0.2pf的低电容值。 另一方面，响应于在受保护节点处的电压等于或高于tvs设备的触发电压， tvs设备进入导电模式并迅速恢复到保持电压，使得tvs设备在远低于在 受保护节点处的电压浪涌的保持电压处传导走过多的电流。
53.图1包括图1(a)至图1(c)，表示在了本发明的实施例中，基于scr 的tvs保护装置的电路图。图1(a)到1(c)表示根据本发明的实施例构 造的基于scr的tvs设备的各种配置。
54.图1(a)表示在本发明的实施例中，一种双向tvs保护装置的电路图。 参考图1(a)，tvs保护装置10(“tvs设备10”)包括两组耦合的转向二极 管，以便为两个输入-输出(i/o)端子i/o1和i/o2提供浪涌保护。每组转向 二极管包括高压侧转向二极管和低压侧转向二极管。更具体地说，高侧转向 二极管dh1和低侧转向二极管dl1耦合到作为受保护节点的i/o端子i/o1 (节点12)上。同时，高侧转向二极管dh2和低侧转向二极管dl2耦合到 作为受保护节点的i/o端子i/o2(节点14)上。i/o端子i/o1连接到高压侧 转向二极管dh1的阳极和低压侧转向二极管dl1的阴极。与之类似地，i/o 端子i/o2连接到高压侧转向二极管dh2的阳极和低压侧转向二极管dl2的 阴极。高压侧转向二极管dh1的阴极端子连接到节点n1(节点13)，节点 n1也连接到高压侧转向二极管dh2的阴极。低压侧转向二极管dl1的阳极 端子连接到节点n2(节点15)，节点n2也是低压侧转向二极管dl2的阳极。
55.tvs设备10还包括实现为可控硅(scr)的箝位装置。scr夹紧装置 的阳极连接到节点n1(节点13)，而scr夹紧装置的阴极连接到节点n2(节 点15)。tvs设备10的scr箝位装置将受保护节点i/o1或i/o2处的电压箝 位到保持电压，同时tvs设备将电流安全地传导出受保护节点。
56.在本发明的实施例中，高压侧转向二极管dh1和dh2各自被配置为在 闭锁模式期间阳极端子处具有低电容的pn结二极管。在本发明的实施例中， tvs设备10的低压侧转向二极管dl1和dl2，在闭锁模式期间被分别配置 为阴极端子处具有低电容的pn结二极管。在可选的实施例中，如图1(b) 所示，tvs设备20的低压侧转向二极管dl1和dl2各自使用穿通可控硅整 流器结构(本文中称为“pt-scr”)来配置。可用于实施本发明的tvs设备 中的低压侧转向二极管的pt-scr结构在美国专利号10825805的题为《含有 作为低压侧转向二极管的穿通硅控制整流器的低电容瞬态电压抑制器》的专 利中提出，该专利于2020年11月3日发布，特此引用该专利的全部内容， 以作参考。本发明的tvs设备中的低压侧转向二极管dl1和dl2也可以使 用目前已知或将要开发的其它合适的装置结构来构造。
57.在本说明书中，scr是一种含有四层或四个区域的交替p型和n型半导 体材料的电流控制装置，形成npnp或pnpn结构。scr的阳极是npnp或 pnpn结构的最外层p型层，阴极是
npnp或pnpn结构的最外层n型层。 典型的scr包括一个栅极端子，该栅极端子连接到离阴极最近的p型层。可 控硅可以表示为一个pn结二极管，其栅极端子位于阴极端子。在等效电路 图中，scr的pnpn结构形成了交叉连接的pnp和npn双极晶体管。pnp 晶体管的发射极是scr的阳极，npn晶体管的发射极是scr的阴极。
58.在本发明的实施例中，scr被配置为双端装置，其中栅极端子电连接到 阴极端子。当施加在阳极或阴极端子之间的电压低于内部p区和n区之间的 结的击穿电压(“内部pn结”)时，scr处于闭锁模式(正向或反向)。在闭 锁模式下，只有泄漏电流可能流入scr。另一方面，当施加在阳极和阴极端 子之间的电压超过可控硅的正向或反向击穿电压时，可控硅导通电流。在这 种情况下，内部pn结发生击穿，雪崩击穿产生的电荷载流子(空穴或电子) 流向发射极旁边的基极触点(scr的n 阴极和p 阳极)。雪崩电流增加到 足够的水平，npn双极晶体管导通(或pnp双极晶体管导通)。pnp双极晶 体管由于npn双极晶体管的正反馈而导通，反之亦然。当npn和pnp晶体 管都导通时，scr处于导通状态。当scr开启时，scr电压迅速恢复，以 低于击穿电压的保持电压传导电流。
59.如本文所使用的，穿通可控硅整流器是指在零伏特的偏置电压下两个p 型区域之间的n型区域基本耗尽的scr。也就是说，由于n型区的耗尽，由 n型区分隔的两个p型区在零伏偏置电压下电短路在一起。pt-scr结构确保 了受保护节点处的低电容。
60.如图1(a)和1(b)所示的本发明的双向tvs设备的操作如下所述。 当相对于i/o端子i/o2向i/o端子i/o1施加正冲击时，电流从端子i/o1流 过二极管dh1和scr箝位装置、二极管dl2(可以是pt-scr装置)，并流 入端子i/o2。与之类似地，当相对于i/o端子i/o2向i/o端子i/o1施加负冲 击(相当于相对于i/o1向端子i/o2施加正冲击)时，电流从端子i/o2流过 二极管dh2和scr箝位装置、二极管dl1(可以是pt-scr)并流入端子 i/o1。
61.换言之，施加在任一i/o端子上的正冲击电压将正向偏置被冲击的i/o 端子的高压侧转向二极管(dh1或dh2)，当冲击电压达到或超过scr箝位 装置的击穿电压(bv)时，冲击电流触发scr，scr导通电流。冲击电流 通过另一个i/o端子退出。负的冲击电压施加到任何一个i/o端子上都会产 生与正的冲击电压施加到另一个i/o端子上相同的电流传导操作。
62.图1(c)表示在本发明的实施例中，单向tvs保护装置的电路图。参 考图1(c)，单向tvs保护装置30(“tvs设备30”)可由图1(a)所示的 双向tvs设备10通过接地节点n2(节点15)或scr箝位装置的阴极端子 构成。也就是说，节点n2连接到地电压。通过这样的配置，来自施加到任 一i/o端子的过电压瞬态事件的冲击电流将流向接地节点。
63.确切地说，施加在任一i/o端子上的正冲击电压将使被冲击的i/o端子 的高压侧转向二极管(dh1或dh2)正向偏置，当冲击电压达到或超过scr 箝位装置的击穿电压时，冲击电流触发scr，scr导通电流。冲击电流通过 接地节点15流出。负冲击电压施加到任一i/o端子将导致与正冲击电压施加 到另一i/o端子相同的电流传导操作。
64.图1(a)至1(c)所示的实施例说明了以双向模式或单向模式连接到两 个i/o或通道的tvs保护装置。在其它的实施例中，本发明的tvs设备可 以被配置为多个通道，例如四个或更多个通道。在本发明的一个实施例中， tvs设备被配置用于四个i/o终端或四个通道，其中一对通道可以耦合到一 对差分信号上，而另一对通道可以耦合到另一对差分信号上。具有四个通道 的tvs设备有利于应用于hdmi连接器中，以保护hdmi连接器中的差分 信
号对。在hdmi应用的情况下，tvs设备通常是单向配置，其中scr箝 位设备的阴极连接到地电压，例如图1(c)中的tvs设备30所示。
65.图2表示在本发明的实施例中，tvs保护装置的电流-电压特性。参考图 2，曲线50描绘了通过tvs设备传导的电流与施加在受保护节点上的电压的 关系。在本说明书中，仅表示出了tvs设备的正向传导模式。值得注意的是， 图2中所示的tvs设备的电流-电压特性代表了tvs设备中包含的scr箝位 装置的电流-电压特性。
66.正常运行时，受保护节点的电压应在工作电压范围内(低于v
op
)，tvs 设备处于闭锁模式，除泄漏电流外不导通任何电流。如果受保护节点处的电 压超过tvs设备的触发电压(v
tri
)，则tvs设备接通，以便传导电流—— 也就是说，tvs设备处于传导模式。当受保护节点处的电压超过触发电压时， tvs设备中的scr钳位装置发生故障，并进入回跳。因此，tvs设备的scr 将受保护节点处的电压钳制在保持电压(v
hold
)处，而tvs设备将电流安全 地传导出受保护节点。在本说明书中，tvs设备的触发电压v
tri
是指由于受 保护节点处的电压，而使scr的内部pn结进入击穿，并且tvs设备的scr 中的npn和pnp双极晶体管之一导通的电压电平。当scr中的两个双极晶 体管都打开时，tvs设备处于完全导通模式，并进入回跳，以钳制受保护节 点上的电压。
67.在本发明的实施例中，tvs设备被设计为具有大于与受保护节点相关联 的最大工作电压v
op
的保持电压v
hold
。例如，受保护节点处的工作电压可以 是3.3v，并且本发明的tvs设备具有3.6v的保持电压。在另一实例中，受 保护节点处的操作电压可为5v，而且tvs设备具有5.5v的保持电压。确切 地说，tvs设备最好具有大于工作电压的保持电压，使得即使触发tvs设 备，tvs设备也保持在高于工作电压的电压，并且不会从受保护节点转移电 流。
68.在本发明的实施例中，tvs装置包括将tvs装置的触发电压v
tri
调整或 调谐到所需电压电平的结构，同时保持tvs装置的低寄生电容和高保持电压 特性。例如，在某些情况下，可以调整tvs装置的触发电压v
tri
，以便使tvs 装置对电压浪涌更敏感。下面将更详细地描述用于调整tvs装置的触发电压 的结构。
69.根据本发明的实施例，低电容和高保持电压的基于scr的tvs设备使 用交替发射极和基极区域构造，所述交替发射极和基极区域沿与scr的电流 正交的方向交错布置。由此形成的tvs装置可以通过使scr阴极端子浮动， 来配置为双向模式，或者通过将scr阴极端子连接到地电压来配置为单向模 式。tvs装置的双向或单向配置对于本发明的tvs装置的实施不是关键的。 在下面的描述中，tvs装置的各种实施例的横截面图没有表示出scr阴极 端子的特定连接。可以理解，scr阴极端子可以以形成双向或单向tvs装 置所需的方式连接。此外，在下面的说明中，tvs装置的各种实施例的横截 面图没有表示出低压侧转向二极管。应理解的是，如上所述，tvs装置包括 低压侧转向二极管，其可实施为低电容pn结二极管或pt-scr。
70.图3表示在本发明的实施例中，tvs保护装置的剖面图。确切地说，图 3表示出了tvs保护装置的高压侧转向二极管(“hs二极管”)和scr箝位 装置的剖面图。例如，图3中的高压侧转向二极管和scr箝位装置可用于构 成图1中的tvs保护装置。在本图中，省略低压侧转向二极管，以简化讨论。 应理解的是，图3仅表示出tvs保护装置的一部分，并且tvs保护装置包 括图3的剖面视图中未表示出的其它元件。
71.参见图3，在p 衬底102上制造tvs保护器件100(“tvs器件100”)。 在本实施例中，
在p 衬底102上形成p型外延层104。然后，在p型外延层 104上形成n型埋层(nbl)106。在n型埋层106上形成n型外延层(n-epi 层)108。由此构造用于形成tvs器件的半导体结构。
72.在本实施例中，沟槽隔离结构140用于限定和隔离半导体结构的区域， 以形成分离的电路元件。确切地说，沟槽隔离结构140将半导体结构划分为 若干有源区。在本实施例中，沟槽隔离结构140形成为填充有多晶硅层142 的氧化物衬里沟槽，并且沟槽延伸至p 衬底102。在其他实施例中，沟槽隔 离结构140可以形成为氧化物填充沟槽。
73.利用由此形成的沟槽隔离结构140，定义半导体结构中用于形成高压侧 转向二极管150和scr箝位装置155的有源区。例如，高压侧转向二极管 150可以形成在第一有源区中，scr箝位装置155可以形成在第二有源区中。 在本实施例中，高压侧转向二极管(hs二极管)150形成为pn结二极管， 其阳极由重掺杂p 区110形成，阴极由重掺杂n 区112形成，两者在n型 外延层108中间隔形成，tvs器件100对连接到p 区域110的i/o端子呈现 低电容，因为n型外延层108是轻掺杂的。
74.在介电层138中形成金属触点132，以便与p 区域110接触，形成高压 侧转向二极管150的阳极端子。同时，在介电层138中形成另一金属触点134 以接触n 区域112，从而形成高压侧转向二极管150的阴极端子。对于高压 侧转向二极管150，阳极端子132连接到作为受保护节点的i/o端子，阴极 端子134连接到节点n1，节点n1随后连接到scr箝位装置155的阳极。
75.在本发明的实施例中，scr箝位装置155(scr或scr装置)形成为 pnpn结构，包括形成在n阱115中的重掺杂p 区域124和形成在p阱120 中的重掺杂n 区域128。n阱115和p阱120形成在n型外延层108中，并 且在在半导体结构的主要表面上的第一方向(例如x方向)上彼此间隔开。 第一方向(x方向)也是scr箝位装置155的电流流动方向(或电流路径)。 scr箝位装置155还包括形成在n阱115中的重掺杂n 区域122和形成在 p阱120中的重掺杂p 区域130。
76.在本发明的实施例中，scr装置155通过交错pnp双极晶体管和npn 双极晶体管的发射极和基极区域形成pnpn结构。确切地说，每个双极晶体 管的发射极和基极区域被布置为在半导体结构的主表面上沿第二方向(例如 z方向)交错，并且与第一方向(x方向)正交的各个阱区域中的交替掺杂 区域。换句话说，scr装置155包括在与scr的电流路径正交，或与scr 的电流流动方向正交的方向上交错的发射极基极区域。在图3中，使用黑色 墨水和灰色墨水表示每个双极晶体管的发射极和基极区域，以便说明z方向 上的交替掺杂区域。例如，使用黑色墨水和灰色墨水将n 区域128和p 区 域130描绘为x-y平面的剖面视图中z方向上的交替掺杂区域。在本说明中， 灰色油墨表示在第二(z)方向上，在黑色油墨的掺杂区域后面形成的掺杂 区域。此外，交错排列使得pnp双极晶体管的p 发射极区域在第二方向(z 方向)上与npn双极晶体管的n 发射极区域共面，并且进一步地，pnp双 极晶体管的n 基极体接触区域与npn双极晶体管的p 基极体接触区域在第 二个方向(z方向)上共面，。scr箝位装置155通过在与scr电流路径正 交的方向上使用交错发射极基极区域，来实现高保持电压。
77.在介电层138中形成金属触点146，以便接触p 区域124和n 区域122， 形成scr 155的阳极端子。同时，在介电层138中形成另一金属触点148， 以便与n 区域128和p 区域130接触，形成scr 155的阴极端子。scr的 阳极端子146连接到高压侧二极管150的阴极，
scr的阴极端子136连接到 低压侧转向器的阳极端子二极管(图中没有表示出)。为了形成单向tvs器 件，scr 155的阴极端子136可以进一步连接到地电压。
78.通过这样的构造，n阱115中的p 区域124是scr的阴极，p阱120 中的n 区域128是scr的阳极，n阱115中的n 区域122是n阱的本体 触点，p阱120中的p 区域130是p阱的本体触点。scr装置155的pnpn 结构由p 区124、n阱115、p阱120和n 区128形成。更具体地说，scr 装置155包括形成pnpn结构的pnp双极晶体管和npn双极晶体管。在scr 155中，pnp双极晶体管由p 区域124作为发射极、n阱115/n 区域122 作为基极(n 区域122作为基极的本体触点)，以及p阱120作为集电极形 成。同时，npn双极晶体管由n 区128作为发射极、p阱120/p 区130作 为基极(p 区130作为基极的本体触点)，以及n阱115作为集电极形成。
79.图4表示在一些实施例中，图3所示的tvs保护装置中的scr装置的 布局图。为了简化讨论，图3和图4中的类似元素用了类似的参考号。确切 地说，布局视图表示出了从与第一和第二方向正交的第三方向(例如y方向) 看到的scr装置。图4中的布局视图表示出了在x-z平面中形成的scr的 结构，并且更具体地表示出了scr器件中交替发射极和基极区域的布局。值 得注意的是，图4中的布局视图表示出了tvs设备的某些区域和结构的布局， 为简单起见，省略了tvs设备的其他区域或结构。例如，图4中的布局视图 中省略了隔离结构。图4只用于解释说明，并不用于局限。
80.参见图4，scr器件155形成在n型外延层108的有源区中，通过隔离 结构(图中没有表示出)与其他有源区隔离。p阱120和n阱115被布置为 x方向(第一方向)上的相邻区域。在p阱120中，形成基极本体触点的p 区域130和形成npn双极晶体管的发射极的n 区域128，形成为沿z方向 (第二方向)交替排列或交错排列的条纹掺杂区域。在n阱115中，形成基 极本体触点的n 区域122和形成pnp双极晶体管的发射极的p 区域124， 形成为沿z方向(第二方向)交替排列或交错排列的条纹掺杂区域。
81.此外，交错布置使得n阱115中的n 区域122在第二方向(z方向) 上与p阱120中的p 区域130共面。与之类似地，n阱115中的p 区域124 在第二方向(z方向)上与p阱120中的n 区域128共面。在本说明书中， 如图5和图6所示，当两个区域在第二(z)方向上对齐，而在第一(x)方 向上间隔放置时，两个区域在第二方向上共面。
82.图5表示在本发明的实施例中，图3和图4中的tvs保护装置沿线a-a' 的剖面图。图6表示在本发明的实施例中，图3和图4中的tvs保护装置沿 线b-b'的剖面图。首先参考图5，沿着线a-a'，scr装置155包括n阱115 中的p 区域124和p阱120中的n 区域128，形成scr 155的pnpn结构。 p 区域124和n 区域128在z方向上对齐，因此在z方向上共面。现在参 考图6，沿着线b-b'，scr装置155包括n阱115中的n 区域122和p阱 120中的p 区域130，形成scr 155的pnpn结构的基极本体触点。n 区域 122和p 区域130在z方向上对齐，因此在z方向上共面。通过这样的配置， scr装置155由交替的发射极区域和基极区域形成，所述的发射极区域和基 极区域在与scr的电流路径在x方向正交的z方向上交错排列。
83.进一说明了scr装置155中的npn和pnp双极晶体管，以便解释说明 交替发射极和基极区域。图7包括图7(a)和图7(b)，表示在本发明的实 施例中，scr箝位装置的物理图和等效电路示意图。参照图7(a)，scr装 置155的pnpn结构包括pnp双极晶体管和npn双极晶体管。pnp双极晶 体管由p 区域124作为发射极、n阱115/n 区域122作为基极和本体触点， 以及p阱120/p 区域130作为集电极形成。同时，npn双极晶体管由n 区 128作为发射极、p阱
120/p 区130作为基极和本体触点、n阱115/n 区122 作为集电极形成。npn和pnp双极晶体管共享n阱115/n 区122以及p阱 120/p 区130。此外，scr的栅极端子(p阱120)与阴极(n 128)电连接， 以形成二端子scr器件。交叉连接的npn和pnp双极晶体管的合成电路图 如图7(b)所示。pnp双极晶体管的基极是npn双极晶体管的集电极，pnp 双极晶体管的集电极是npn双极晶体管的基极。
84.在本发明的实施例中，scr器件通过在pnp双极晶体管中交错发射极 (p 区域124)和基极(n 区域122)以及在npn双极晶体管中交错发射极 (n 区域128)和基极(p 区域130)来构造。
85.在本发明的实施例中，tvs装置包括使tvs装置的触发电压能够调谐 到期望电压电平的结构，同时保持tvs装置的低寄生电容和高保持电压特 性。返回到图3，当施加到受保护节点上的电压超过触发电压时，n阱115 到p阱120结发生故障，雪崩电流流动导致scr设备的npn或pnp双极晶 体管之一导通。在本发明的实施例中，tvs装置100包括用于调整或调谐触 发电压的触发电压调整结构。更具体地说，tvs器件100包括在相邻p阱120 和n阱115之间的电流传导区域中形成的重掺杂n 区域126作为触发电压 调整结构。在本实施例中，n 掺杂区域126部分地与p阱120重叠，并且延 伸到p阱120和n阱115之间的电流传导区域中的n型外延层108中。
86.利用所提供的n 掺杂区域126，由于n 区域126对接到p-阱120，导 致n-阱到p-阱结在较低的电压下击穿。因此，通过提供n 掺杂区域126， 可以降低tvs装置100的触发电压。在一些实施例中，可以通过调整n 区 域126和p阱120的掺杂水平，将tvs器件的触发电压调谐到期望水平。
87.在本实施例中，如图4中的布局图所示，n 掺杂区域126被配置为矩形。 在可选的实施例中，n 掺杂区域126可以被配置为适于调谐tvs装置的触 发电压的其他形状。在其他的实施例中，可以沿着电流传导区域(即在图4 中的z方向)提供两个或更多个n 掺杂区域126，以提供触发电压的额外调 谐或调整。n 掺杂区域126是可选的，并且在本发明的其他实施例中可以省 略。
88.图8表示在本发明的可选实施例中，tvs保护装置中的scr装置的布 局图。图9表示在本发明的实施例中，图8中tvs保护装置沿线c-c'的剖面 图。为了简化讨论，图8和图9以及之前的图中给出了类似的元素和参考号。 参考图8和图9，tvs装置200使用具有修改的基极本体接触区域的scr箝 位装置255形成。在本实施例中，scr箝位装置255包括形成在p阱120中 的重掺杂p 区域270，该p 区域270被配置为交错和包围也形成在p阱120 中的n 区域228。如图9所示，p 区域270包括在第二(z)方向上与n 区域228交错的部分230。p 区域270还包括在第二(z)方向上延伸，并且 沿着不与p 部分230接触的n 区域228的两个相对侧形成的部分231a和 231b。通过这样的配置，p 区域270沿着n 区域228的周长形成，并包围 所有n 区域228。
89.形成了n阱115中的n 区域的对应结构。在本实施例中，scr箝位装 置255包括形成在n阱115中的重掺杂n 区域280，该重掺杂n 区域280 被配置为交织和包围p 区域224，该p 区域224也形成在n阱115中。如 图9所示，n 区域280包括在第二(z)方向上与p 区域224交织的部分 222。n 区域280还包括在第二(z)方向上延伸，并且沿着与n 部分222 不接触的p 区域224的两个相对侧形成的部分223a和223b。通过这样的配 置，n 区域280沿着p 区域
224的周长形成，并且包围所有p 区域224。
90.图9中scr 255的剖面图表示沿c-c'线的p 区域270和n 区域280。 如图9所示，p阱120中的n 区域228与p 部分231a和231b相邻。同时， n-阱115中的p 区域224与n 部分223a和223b相邻。通过这样的配置， 使用p 区域270和n 区域280来包围scr装置的各个发射极区域，使得更 难接通scr装置，从而提高scr的保持电压。
91.返回到图3和图4，本发明构造的tvs装置中的scr装置可以实现比 常规scr装置更高的保持电压。确切地说，通过调整scr装置的各种参数， 可以将本发明的scr装置中的保持电压调谐到任何所需的电压。
92.首先，scr器件的保持电压可以通过调整发射区和基极本体接触区的长 度和宽度来调节。也就是说，可以调整交错发射极/基极本体接触区域的长度 和/或宽度，以实现期望的保持电压。参考图4，在一些实施例中，可以调整 在第二(z)方向上测量的n 区域128、122的宽度或p 区域130、124的 宽度(在z方向上)，以调谐保持电压。在另一个实施例中，可以调整在第 一(x)方向上测量的n 区域128、122的长度或p 区域130、124的长度 (在x方向上)以调谐保持电压。
93.确切地说，在一些实施例中，发射极区域(n 区域128和p 区域124) 的长度可以短于基极本体接触区域(p 区域130和n 区域122)，以调谐保 持电压。这样的配置将随着发射极面积的减小而增加保持电压。图8表示出 了一个示例实施例，其中发射极区域(n 区域228和p 区域224)被配置为 具有比基极接触区域(p 部分230和n 部分222)更短的长度(在x方向)。
94.最后，如图8所示，通过在发射极区域周围形成一个基极本体接触区域 环，scr中npn/pnp双极晶体管的基极电流被中断，这也将增加可控硅的 保持电压。
95.在上述实施例中，scr器件中的p阱120和n阱115在第一(x)方向 上在n型外延层108中间隔形成。分离p阱和n阱具有降低scr器件的电 容的优点，从而降低阻塞模式下tvs器件的电容。在本发明的另一个实施例 中，scr装置中的n阱115和p阱120可以彼此对接或靠近形成，因为scr 装置与低电容高压侧转向二极管串联，所以电容没有那么重要。
96.图10包括图10(a)和10(b)，表示在本发明的可选实施例中，tvs 保护装置的电路图和剖面图。确切地说，图10表示在本发明的实施例中， tvs保护装置中合并的高压侧转向二极管(“hs二极管”)和scr箝位装置 的剖面图。在本图中，为了简化讨论，省略了低压侧转向二极管。应理解的 是，图10仅表示出tvs保护装置的一部分，并且tvs保护装置包括图10 的剖面图中未表示出的其它元件。
97.在上述实施例中，高压侧转向二极管和scr箝位装置在单独的有源区中 形成为单独的装置。在本实施例中，高压侧转向二极管和scr箝位装置集成 在一起并形成在单个有源区中，以便实现紧凑的装置布局，并允许tvs装置 适合于小封装外形。图10(a)表示在本发明的实施例中，包含集成高压侧 二极管和scr箝位装置的tvs保护装置的电路图。参考图10(a)，tvs保 护装置300(“tvs装置300”)包括两组耦合的转向二极管，以便为两个输 入-输出(i/o)端子i/o1和i/o2提供浪涌保护。每套转向二极管包括一个低 压侧转向二极管和一个集成的高压侧二极管和scr箝位装置。更具体地说， 低压侧转向二极管dl1和集成高压侧二极管/scr mdh1并联连接在i/o端 子i/o1(节点352)(受保护节点)和节点355之间，低压侧转向二极管dl2 和集成高压侧二极管/scr mdh2并联连接在i/o端子i/o2(节点354)
(受 保护节点)和节点355之间。在本实施例中，节点355连接到地电压，并且 tvs设备300是单向tvs设备。在其他实施例中，节点355可以保持浮动， 以形成双向tvs设备。
98.更确切地说，i/o端子i/o1连接到集成高侧二极管/scr mdh1的阳极和 低侧转向二极管dl1的阴极。与之类似地，i/o端子i/o2连接到集成高压侧 二极管/scr mdh2的阳极和低压侧转向二极管dl2的阴极。集成高压侧二 极管/scr mdh1的阴极端子连接到节点355，节点355也连接到集成高压侧 二极管/scr mdh2的阴极。低压侧转向二极管dl1和dl2的阳极端子都连 接到节点355。
99.参考图10，在由p 衬底302、p型外延层304形成的半导体结构的有源 区中形成集成高侧二极管和scr箝位器件360(“集成hs二极管/scr器 件”)，n型埋层306和n型外延层308。通过隔离结构340将有源区与半导 体结构上的其他有源区隔离。在本实施例中，隔离结构340形成为填充有多 晶硅层342的氧化物衬里沟槽，并且沟槽延伸至p 衬底302。在其它实施例 中，沟槽隔离结构340可以形成为氧化物填充沟槽。
100.集成hs二极管/scr器件360包括在n型外延层308中形成的重掺杂 p 区域310。p 区域310形成高压侧转向二极管的阳极，并且也是scr器件 的阳极。集成hs二极管/scr器件360包括形成在深n阱(dnw)370中 的p阱320，两者在第一方向(x方向)上与半导体结构中的p 区域310隔 开。在p阱320中形成重掺杂n 区328和重掺杂p 区330。确切地说，n 区328和p 区330被布置为在半导体结构的主表面上的第二方向(z方向) 上交错的交替掺杂区。在图10中，使用黑色墨水和灰色墨水将n 区域328 和p 区域330表示为x-y平面的剖面图中z方向上的交替掺杂区域。在集 成结构中，scr仅包括pnpn结构的npn双极晶体管中的交替发射极和基 极区域。
101.在集成hs二极管/scr器件360中，scr器件的npn双极晶体管由n 区328作为发射极、p阱和基极(p 区330作为基极本体接触)以及n型外 延层308作为集电极形成。scr器件的pnp双极晶体管由p 区310作为发 射极、n型外延层308作为基极和p阱320作为集电极形成。在集成hs二 极管/scr装置360中，提供深n阱370以防止scr装置的pnp双极晶体管 穿通。特别地，因为n型外延层308是轻掺杂的，所以在操作中，p 区310 和n型外延层308的接合处的耗尽区将延伸到轻掺杂侧，即n-epi层。如果 允许耗尽区一直延伸到p阱320，则发生pnp双极晶体管的穿通，并且pnp 晶体管将不再能够提供阻断功能。在本实施例中，在与p阱320相同的位置 形成深n阱370。深n阱370延伸出p阱320进入n型外延层308，从而包 围p阱320。深n阱370具有停止耗尽区的功能，该耗尽区起源于p 区310 和n-epi 308处的结，在一个实施例中，深n阱370比n型外延层308掺杂 更重，并且p阱320比深n阱370掺杂更重。
102.在本实施例中，集成hs二极管/scr器件360还包括重掺杂n 区域326 作为用于调谐tvs器件的触发电压的触发电压调整结构。在一些实施例中，n 区域326被放置在p阱320附近，并且可以与p阱320重叠。在本实施例 中，n 区域326至少部分地形成在深n阱370中。n 掺杂区域326是可选 的，并且在本发明的其他实施例中可以省略。
103.图11表示在一些实施例中，图10所示的tvs保护装置中集成hs二极 管/scr装置的布局图。图11中的布局视图从第三个方向说明了集成的hs 二极管/scr器件，并表示了x-z平面中的结构。为了简化讨论，图10和图 11中的类似元素被给出了类似的参考号。图12表示在本发明的实施例中， 图11所示的tvs保护装置沿d-d'线的剖面图。图13表示在本发明的实施 例中，图11所示的tvs保护装置沿线e-e'的剖面图。
104.首先参考图11，集成hs二极管/scr装置360包括p 区域310，作为 高压侧转向二极管和scr装置的阳极。交替的p 区330和n 区328形成在 p阱320中，p阱320形成在深n阱370中。如图12所示，沿着线d-d
′
， 集成的hs二极管/scr器件360包括形成在p阱320中的n 区328。如图 13所示，沿着线e-e
′
，集成hs二极管/scr装置360包括形成在p阱320 中的p 区域330。通过这样的配置，实现了集成hs二极管/scr装置360的 紧凑布局。
105.图14表示在本发明的可选实施例中，tvs保护装置中集成hs二极管 /scr装置的布局图。图15表示在本发明的实施例中，图14所示的tvs保 护装置沿线f-f'的剖面图。参考图14和图15，集成hs二极管/scr装置460 与图8中的scr装置的构造方式类似，使用改进的基极本体接触区域，其中 通过基极本体接触区域包围发射极区域形成交替发射极区域和基极区域。
106.在本实施例中，集成的hs二极管/scr器件460包括形成在p阱320中 的重掺杂p 区域475，该p 区域475被配置为交错和包围的n 区域428， n 区域428也形成在p阱320中。如图14所示，p 区域475包括在第二(z) 方向上与n 区域428交织的部分430。p 区域475还包括在第二(z)方向 上延伸并且沿着与p 部分430不接触的n 区域428的两个相对侧形成的部 分431a和431b。通过这样的配置，p 区域475沿着n 区域428的周长形成 并且包围所有n 区域428。
107.图15所示的集成的hs二极管/scr装置460的剖面图表示沿f-f'线的 p 区域475和n 区域428。如图15所示，p阱320中的n 区域428与p 部分431a和431b相邻。通过使用p 区域475来包围scr器件的发射极区 域(n 区域428)，通过使scr器件更难导通来提高scr的保持电压。
108.在图11和14所示的实施例中，p 区域310形成为在z方向上延伸的单 个掺杂区域，也就是说延伸至集成hs二极管/scr器件的整个宽度。在其他 实施例中，p 区域310可以以其他方式配置。图16表示在本发明的可选实 施例中，图10所示的tvs保护装置中的scr装置的布局图。为了简化讨论， 图14和图16中的类似元素给出了类似的参考号。参考图16，集成hs二极 管/scr器件560包括重掺杂p 区域510，该p 区域510由沿第二(z)方 向形成的多个p 区域511形成。每个p 区域511具有形成在其上的用于与 p 区域进行电接触的触点546。诸如金属线547的导电层可用于将所有p 区 域511的触点546电连接在一起。在一些实施例中，图16中的p 区域511 的配置也可以应用于图11所示的实施例。
109.本发明可以以多种方式实现，包括作为过程、仪器、系统和/或物质的组 成。在本说明书中，这些实现或本发明可能采取的任何其他形式可被称为技 术。一般来说，在本发明的范围内可以改变所公开的方法的步骤的顺序。
110.下面提供对本发明的一个或多个实施例的详细描述以及说明本发明原理 的附图。结合这些实施例描述本发明，但本发明不限于任何实施例。本发明 的范围仅受权利要求书的限制，并且本发明包括许多备选方案、修改和等效 方案。为了透彻地理解本发明，在以下说明中阐述了许多具体细节。提供这 些细节是为了示例的目的，并且可以根据权利要求实施本发明，而不需要这 些特定细节中的一些或全部细节。为了清楚起见，本发明相关技术领域中众 所周知的技术材料并没有详细说明，以免对本发明产生不必要的混淆。
111.提供上述详细描述是为了解释说明本发明的具体实施例，而不是旨在限 制本发明。本发明范围内的许多修改和变化都是可能的。本发明范围由所附 权利要求限定。