倒装芯片模块及其制造方法与流程

倒装芯片模块及其制造方法
1.本技术为国际申请日为2016年8月5日、国际申请号为pct/us2016/045809、发明名称为“具有增强性质的倒装芯片模块”的中国国家阶段申请的分案申请，该中国国家阶段申请的进入国家阶段日为2018年4月4日、申请号为201680058198.6、发明名称为“具有增强性质的倒装芯片模块”。
2.技术领域相关申请
3.本技术要求于2016年8月7日提交的美国临时专利申请号62/202,207以及于2015年8月10日提交的美国临时专利申请号62/202,967的优先权。
4.本技术是2015年12月4日提交的标题为“encapsulated dies with enhanced thermal performance”的美国专利申请号14/959,129的部分继续申请并要求其优先权，其要求2015年3月25日提交的美国临时专利申请号62/138,177的优先权。
5.上面列出的所有申请由此通过引用的方式整体并入本文。
技术领域
6.本公开涉及一种封装工艺，且更具体地涉及一种增强包封倒装芯片管芯的热性能的封装工艺。


背景技术：

7.随着便携式通信设备的普及和开发的半导体制造技术的发展，高速和高性能的晶体管被更密集地集成在半导体管芯上。因此，由于集成在半导体管芯上的大量晶体管、通过晶体管的大量功率以及晶体管的高操作速度，由半导体管芯产生的热量将显著增加。因此，期望将半导体管芯封装在用于更好散热的配置中。
8.倒装芯片组装技术由于在倒装芯片管芯和层压板之间的优选的焊料互连件而被广泛用于半导体封装，这消除了封装的引线键合和管芯表面区域所需的空间，并且实质上减小了封装的总体大小。此外，从倒装芯片管芯到层压板消除引线连接并实现较短的电路径减少了不期望的电感和电容。
9.在倒装芯片组装中，由含二氧化硅颗粒的环氧树脂配制的模制化合物被用于包封和底部填充倒装芯片管芯，以保护管芯免受外部环境的损坏。一些模制化合物可以用作耐受化学物质诸如氢氧化钾(koh)、氢氧化钠(naoh)和乙酰胆碱(ach)而不分解的屏障；而具有良好导热特征的一些模制化合物可用于管芯的散热。
10.为了适应高性能管芯的增加的热生成并利用倒装芯片组装的优点，因此本公开的目的是提供一种将倒装芯片管芯封装在用于更好散热的配置中的方法。此外，还需要在不增加封装大小的情况下提高包封倒装芯片管芯的热性能。


技术实现要素：

11.发明概要
12.公开了具有至少一个倒装芯片管芯的倒装芯片模块。倒装芯片模块包括具有顶表
面的载体，其中第一模制化合物位于顶表面上。第一薄化的倒装芯片管芯，其位于第一模制化合物的第一部分之上并且具有延伸穿过第一模制化合物的第一部分到达顶表面的第一组互连件，其中第一模制化合物的第一部分填充第一薄化的倒装芯片管芯和顶表面之间的区域。第二模制化合物，位于载体之上并且与第一模制化合物接触并且在第一薄化的倒装芯片管芯之上提供第一凹陷，其中第一凹陷延伸到第一薄化的倒装芯片管芯的第一管芯表面。第三模制化合物，位于第一凹陷中并覆盖第一薄化的倒装芯片管芯的第一暴露表面，其中，第三模制化合物包括导热添加剂以提供通过第三模制化合物的导热。
13.本领域的技术人员在结合附图阅读以下详细描述之后，将了解本公开的范围并且认识到本公开的附加方面。
附图说明
14.并入本说明书并形成其一部分的附图示出本公开的若干方面，并且连同描述内容一起用来解释本公开的原理。
15.图1提供了示出根据本公开的一个实施方案的示例性蚀刻和填充工艺的流程图。
16.图2至图8示出了与图1中提供的蚀刻和填充工艺相关联的步骤。
17.图9示出了本公开的示例性应用。
18.图10a是流程图的第一部分，其示出了包括用作底部填充物的第一模制化合物和用作包封物的第二模制化合物的附加工艺步骤，其与选择性蚀刻步骤组合，所述选择性蚀刻步骤去除所选倒装芯片管芯的衬底。
19.图10b是图10a的流程图的第二部分，其示出了设置介电层并且施加第三模制化合物以填充通过蚀刻所选倒装芯片管芯的衬底留下的空腔。
20.图11是使用图10a和图10b中提供的工艺制造的倒装芯片模块的横截面图。
21.图12是列出可用作根据本公开的模制化合物的示例性聚合物材料的热学、机械、电学和物理规格的规格表。
具体实施方式
22.下面阐述的实施方案表示使本领域技术人员能够实践本公开并说明实践本公开的最佳模式的必要信息。在根据附图来阅读以下描述之后，本领域的技术人员将了解本公开的概念，并且将认识到在本文中未具体提出的这些概念的应用。应理解，这些概念和应用落在本公开和随附权利要求书的范围内。
23.应理解，虽然在本文中可能使用术语第一、第二等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用来将一个元件与另一个元件进行区分。例如，在不脱离本公开的范围的情况下，第一元件可命名为第二元件，且类似地，第二元件可命名为第一元件。如本文中所使用，术语“和/或”包括相关列出项目中一个或多个的任何和所有组合。
24.应理解，当诸如层、区域或衬底的元件被称为在另一元件“上”或延伸到另一元件“上”时，它可直接在另一元件上或直接延伸到另一元件上，或者也可存在插入元件。相比之下，当元件被称为“直接在”另一元件“上”或“直接”延伸到另一元件上时，不存在插入元件。同样，应理解，当诸如层、区域或衬底的元件被称为在另一元件“之上”或“在另一元件之上”延伸时，它可以直接在另一元件之上或直接在另一元件之上延伸，或者插入元件也可能存
在。相比之下，当元件被称为“直接在另一元件之上”或“直接在另一元件之上”延伸时，不存在插入元件。还应理解，当元件被称为“连接”或“耦接”至另一元件时，它可直接连接或耦接至另一元件，或者可存在插入元件。相比之下，当元件被称为“直接连接”或“直接耦接”至另一元件时，不存在插入元件。
25.相对性术语诸如“在...下方”或“在...上方”或“上”或“下”或“水平”或“垂直”在本文中可用于描述图中所图示的一个元件、层或区域与另一个元件、层或区域的关系。将理解，这些术语和上文所论述的那些术语意图涵盖设备的除图中所描绘的取向之外的不同取向。
26.本文中使用的术语仅用于描述特定实施方案的目的，而且并不意在限制本公开。如本文所使用，除非上下文另外明确地指出，否则单数形式“一”和“所述”意欲同样包括复数形式。还应理解，当在本文中使用时，术语“包括”(“comprises”、“comprising”、“includes”和/或“including”)指明存在所述特征、整体、步骤、操作、元件和/或部件，但并不排除存在或者添加一个或多个其它特征、整体、步骤、操作、元件、部件和/或它们的组。
27.除非另有定义，否则本文使用的所有术语(包括技术和科学术语)都具有与本公开所属领域的普通技术人员通常理解相同的含义。还应理解，本文所使用的术语应解释为具有与它们在本说明书和相关领域的情况下的含义一致的含义，而不能以理想化或者过度正式的意义进行解释，除非本文中已明确这样定义。
28.在本公开中，热固性聚合物和热塑性聚合物被公开为模制化合物。热固性聚合物交联在一起形成不可逆的化学键。如此，热固性聚合物在固化后不能被熔化和重新模制。热固性聚合物的益处是与热塑性聚合物相比，它们提供了相对高水平的尺寸稳定性。尺寸稳定性对于包封倒装芯片管芯和载体之间的互连件是期望的。
29.相比之下，热塑性聚合物在加热时软化，并在加热超过塑化温度时变得更流动。一旦冷却到塑化温度以下，热塑性聚合物可以被重新加热以重新模制，因为没有像热固性聚合物那样发生化学键合。热塑性聚合物的益处是耐化学性。另一个益处是可以使用诸如碳颗粒和其它填料的添加剂来提供具有各种物理性质的热固性聚合物。这种填料很容易与热塑性聚合物混合，因为没有化学键干扰。然而，应理解，与热塑性聚合物相比，热固性聚合物还可以容纳一些添加剂和填料，特别注意添加剂的比例和类型。
30.为了本公开的目的，也称为蚀刻倒装芯片管芯的薄化倒装芯片管芯是通过化学蚀刻、机械研磨或化学蚀刻和机械研磨的组合或剥皮去除至少95％的半导体衬底的倒装芯片管芯。相比之下，具有完整的半导体衬底的倒装芯片管芯是没有经过衬底去除工艺的芯片管芯。然而，应理解，只要在蚀刻之后保留原始衬底的95％，经由通孔和图案化提供半导体衬底的一些蚀刻就可以发生，并且半导体衬底将仍然被认为是完整的半导体衬底。
31.本公开涉及一种增强包封倒装芯片管芯的热性能的方法。图1提供了示出根据本公开的一个实施方案的示例性蚀刻和填充工艺的流程图。图2至图8示出了与图1中提供的蚀刻和填充工艺相关联的步骤。虽然各种类型的材料可以用于衬底，但是下面的实例并入硅作为优选的材料。首先，如图2所描绘，将多个倒装芯片管芯10附接在载体12的顶表面上(步骤100)。所描述的实施方案的载体由层压板形成，但是也可以由晶圆级扇出(wlfo)载体、引线框架、陶瓷载体等形成。为了此说明的目的，每个倒装芯片管芯10包括具有大约150-500μm厚度的衬底14、具有大约4-7μm厚度的设备层16、位于设备层16的底表面上的层
触点18以及提供在层触点18中的每一个上的焊料互连件20。设备层16可以由二氧化硅、砷化镓、氮化镓、硅锗等形成，并且包括各种设备诸如二极管、晶体管、机械开关、谐振器等。载体12包括载体主体22、在载体12的顶表面上的载体接触件24以及在载体12的底表面上的输入/输出(i/o)焊盘(未示出)。载体12的底表面上的i/o焊盘可以通过球栅阵列(bga)或平面栅格阵列(lga)方法形成，并且通过任何数量的通孔(未示出)选择性地连接到载体接触件24。倒装芯片管芯10的焊料互连件20用于电气地和物理地连接到载体12的载体接触件24。这样，多个倒装芯片管芯10的衬底14的背面通常将在附接工艺之后成为最高的部件。设备层16与载体主体22之间的高度通常在15-200μm之间变化。
32.然后将第一模制化合物26施加在载体12的顶表面之上，使得倒装芯片管芯10被第一模制化合物26包封，如图3所示(步骤102)。第一模制化合物26可以通过各种程序来施加，诸如片材模制、二次模制、压缩模制、传递模制、填充包封和丝网印刷包封。第一模制化合物26是诸如日立化学电子材料公司(hitachi chemical electronic materials)ge-100lfc之类的有机环氧树脂体系等，其可以用作蚀刻剂屏障以保护倒装芯片管芯10免受诸如koh、naoh和ach的蚀刻化学物质的影响。然后使用固化工艺(步骤104)来硬化第一模制化合物。
33.参考图4至图6，根据本公开的一个实施方案提供了用于基本上蚀刻掉每个包封的倒装芯片管芯10的整个衬底14的工艺。该工艺通过在载体12的底表面之上形成保护涂层28而开始，如图4所示(步骤106)。保护涂层28的目的是为了防止在随后的处理步骤中对载体12的底表面上的i/o焊盘(未示出)的潜在损坏。保护涂层28可以是耐化学腐蚀的带或液体保护涂层，其可耐受诸如koh、naoh和ach的蚀刻化学物质而不分解。可选地，刚性载体可以作为保护涂层28密封在载体12的底表面上，以防止载体12的底表面上的i/o焊盘(未示出)在后来的蚀刻工艺中接触破坏性蚀刻剂材料。
34.下一个工艺步骤是将第一模制化合物26薄化以暴露倒装芯片管芯10的背面，其中倒装芯片管芯10的唯一暴露的部件将是衬底14，如图5所示(步骤108)。薄化程序可以用机械工艺完成。替代工艺步骤将是在使用第一模制化合物26的模制工艺期间使倒装芯片管芯10的背面始终暴露。
35.接下来，使用可以是koh、ach、naoh等的湿/干蚀刻剂化学物质来基本上蚀刻掉每个倒装芯片管芯10的整个衬底14，以提供经蚀刻的倒装芯片管芯10e，其具有在空腔底部处的暴露表面，如图6所示(步骤110)。这里，基本上蚀刻掉整个衬底14是指去除整个衬底14的至少95％，并且可能去除设备层16的一部分。因此，在一些应用中，在每个经蚀刻的倒装芯片管芯10e的空腔底部处存在薄层衬底14，其覆盖设备层16，以保护位于设备层16上的设备。对于其它情况，衬底14被完全蚀刻掉，且设备层16暴露在每个经蚀刻的倒装芯片管芯10e的空腔底部。
36.参考图7至图8，根据本公开的一个实施方案提供了用于填充每个经蚀刻的倒装芯片管芯10e的剩余空腔的工艺。在完成蚀刻步骤之后，施加第二模制化合物30以基本上填充每个经蚀刻的倒装芯片管芯10e的剩余空腔，如图7所示(步骤112)。第二模制化合物30可以通过各种程序来施加，诸如片材模制、二次模制、压缩模制、传递模制、填充包封和丝网印刷包封。第二模制化合物30是高导热率模制化合物。与具有1瓦每米开尔文(w/m
·
k)导热率的普通模制化合物相比，高导热率模制化合物具有2.5w/m
·
k～10w/m
·
k或更高的导热率，诸如日立化学电子材料公司ge-506ht。导热率越高，包封的经蚀刻的倒装芯片管芯10e的散热
性能越好。另外，第二模制化合物30直接接触每个经蚀刻的倒装芯片管芯10e在每个空腔底部处的暴露表面。如果在蚀刻步骤(步骤110)中衬底14被完全去除，则第二模制化合物30直接接触设备层16。如果存在在蚀刻步骤(步骤110)中留下的薄层衬底14，则第二模制化合物30直接接触薄层衬底14。值得注意的是，第一模制化合物26可以由与第二模制化合物30相同的材料形成。然而，与第二模制化合物30不同，第一模制化合物26在更高性能的实施方案中不具有导热率要求。然后提供固化工艺(步骤114)来硬化第二模制化合物。正常的固化温度为175℉，并且可以更高或更低，取决于哪种材料被用作第二模制化合物30。
37.第二模制化合物30的顶表面然后平坦化，以确保每个包封的经蚀刻的倒装芯片管芯10e具有平坦的顶表面，如图8所示(步骤116)。封装研磨工艺可以用于平坦化。接下来，去除载体12的底表面之上施加的保护涂层28，如图9所示(步骤118)。最后，产品可以被标记、分割并作为模块进行测试(步骤120)。
38.图10a和图10b构成示出用于制造本公开的附加实施方案的工艺步骤的流程图。图11是作为使用图10a和图10b中提供的工艺制造的倒装芯片模块32的附加实施方案的横截面图。结合图11观看图10a，首先将多个倒装芯片管芯10附接到载体12的顶表面上(步骤200)。在图11所示的示例性实施方案中，最左侧的倒装芯片管芯10包括集成无源设备(ipd)34，中间倒装芯片管芯10包括微机电系统(mems)设备36，以及最右侧的倒装芯片管芯10包括互补金属氧化物半导体(cmos)控制器38。ipd 34通常包括无源部件诸如集成电感器、电容器和电阻器。mems设备36通常是由cmos控制器38控制的rf开关。倒装芯片管芯10的焊料互连件20用于电气地和物理地连接到载体12的载体接触件24。应理解，mems设备36包括在盖下方的空腔内移动的机械零件。例如，mems设备36的mems rf开关版本包括悬臂，该悬臂具有附接到锚的第一端和位于传导焊盘之上的第二端。在悬臂下方的致动器板被充电以吸引悬臂的第二端以与传导焊盘接触，以在锚和传导焊盘之间提供低电阻电路径。换句话说，对致动器板充电闭合mems rf开关。使致动器板放电允许悬臂的第二端从传导焊盘弹出，由此断开mems rf开关并且提供对电流流动的几乎无限的阻力。其它类型的mems设备诸如mems电容器也被设想为mems设备36。这样的mems设备对于本领域技术人员来说是公知的，并且在本公开的范围内。
39.接下来，将第一模制化合物40施加到载体12的顶表面的基本上靠近多个倒装芯片管芯10中的每一个的部分，以填充多个倒装芯片管芯10与载体12的顶表面之间的空间(步骤202)。第一模制化合物40是用锥板式粘度计测量时未固化粘度不超过360mpa
·
s的环氧树脂。与包封环氧树脂相比，这种相对较低的粘度允许第一模制化合物40通过毛细管作用在焊料互连件20之间和周围芯吸。这样，第一模制化合物40在工业上被称为毛细管底部填充物，其被设计成在130℃下约八分钟固化并在150℃下约五分钟固化，以使焊料互连件20上的应力最小化。在一个实施方案中，第一模制化合物具有113℃的玻璃化转变温度，在113℃的玻璃化转变温度以下具有百万分之55每℃(ppm/℃)的热膨胀系数。用于第一模制化合物40的示例性材料由henkel制造并且以产品号uf3808销售。
40.在一个实施方案中，第一模制化合物40包括添加剂粉末以增加磁导率。合适的添加剂粉末包括磁饱和度在45和80个电磁单位每克(emu/g)之间的完全烧结的镍锌(ni-zn)铁氧体、镁锌(mg-zn)和锰(mn-zn)纳米粉末。
41.第一模制化合物40被主动或被动地固化(步骤204)。取决于构成第一模制化合物
40的材料，通过将第一模制化合物40暴露于诸如热能、光能或化学能的能量来实现第一模制化合物40的主动固化。添加能量以固化第一模制化合物40的实例包括将第一模制化合物40加热到诸如175℉的预定高温、使第一模制化合物40暴露于紫外(uv)光或使第一模制化合物40暴露于活化的化学蒸气或喷雾。被动地固化第一模制化合物40将允许第一模制化合物40随着时间的推移而固化而不用介入。第一模制化合物40可以包括增强诸如导热率的热性质、诸如介电常数的电性质和/或诸如磁导率的磁性质的添加剂。
42.一旦第一模制化合物40被固化，将第二模制化合物42施加在载体12的顶表面之上以包封多个倒装芯片管芯10(步骤206)。第二模制化合物42然后被被动和/或主动地固化(步骤208)。取决于构成第二模制化合物42的材料，通过将第二模制化合物42暴露于诸如热能、光能或化学能的能量来实现第二模制化合物42的主动固化。被动地固化第二模制化合物42将允许第二模制化合物42随着时间的推移而固化而不用介入。第二模制化合物42可以包括增强诸如导热率的热性质、诸如介电常数的电性质和/或诸如磁导率的磁性质的添加剂。然而，应理解，第二模制化合物42不必包括可能存在于第一模制化合物40中的相同添加剂或相同量的添加剂。此外，第二模制化合物42不需要是与第一模制化合物40相同的材料。因此，第二模制化合物42可以以与第一模制化合物40相同的方式固化或可以以不与之相同的方式固化。构成第二模制化合物42的示例性材料是日立制造的联苯热固性环氧树脂，并以产品号ge100-lfcs销售。在至少一个实施方案中，第二模制化合物42和第一模制化合物40是相同的。例如，在至少一个实施方案中，联苯热固性环氧树脂将构成第一模制化合物40和第二模制化合物42两者。
43.该工艺通过在载体12的底表面之上形成保护涂层28(如图4至图8所示)(步骤210)而继续。保护涂层28的目的是为了防止在随后的处理步骤中对载体12的底表面上的i/o焊盘(未示出)的潜在损坏。保护涂层28可以是耐化学腐蚀的带或液体保护涂层，其可耐受诸如koh、naoh和ach的蚀刻化学物质而不分解。可选地，刚性载体可以作为保护涂层28密封在载体12的底表面上，以防止载体12的底表面上的i/o焊盘(未示出)在后来的蚀刻工艺中接触破坏性蚀刻剂材料。
44.下一个工艺步骤是将第一模制化合物40薄化以暴露多个倒装芯片管芯10的所选倒装芯片管芯的背面，其中倒装芯片管芯10的唯一暴露的部件将是衬底14(步骤212)。如图11所描绘，具有cmos控制器38的倒装芯片管芯10中最右边的一个的衬底14没有被暴露，因为它的高度低于图11中描绘的多个倒装芯片管芯10中的其它倒装芯片管芯的高度。在该示例性实施方案中，期望多个倒装芯片管芯10中最左边的一个和中间的一个去除衬底14。薄化程序可以用机械工艺完成。替代工艺步骤将是在施加第二模制化合物42的模制工艺期间使多个倒装芯片管芯10中的期望倒装芯片管芯的背面始终暴露。
45.然后蚀刻在之前步骤中暴露的衬底14中的每一个，以提供经蚀刻的管芯10e，每一个经蚀刻的管芯均具有设置在ipd34和mems设备36中的每一个之上的蚀刻停止层44处的暴露表面(步骤214)。一旦蚀刻剂到达蚀刻停止层44，由于蚀刻停止层44的化学成分，蚀刻工艺固有地停止。蚀刻停止层44通常是诸如掩埋氧化物(box)层的介电层。蚀刻停止层44不是必需的，且因此不设置在cmos控制器38之上。
46.现在转到图10b，同时考虑图11，该工艺通过使用蚀刻剂来使第二模制化合物42的表面粗糙化(步骤216)而继续。实现在该步骤中产生的粗糙化的示例性方式是使用湿化学
蚀刻剂例如氢氧化钾和水(koh：h2o)，其导致通常存在于第二模制化合物42中的表面二氧化硅球溶解而留下有凹痕的表面。第二模制化合物42的现在凹痕的表面提供了随后施加或设置的材料的粘附性的显著增强。
47.接下来，在第二模制化合物42和通过蚀刻经蚀刻的倒装芯片管芯10e中每一个的衬底14留下的空腔底部处蚀刻停止层44处的暴露表面两者之上设置介电层46(步骤218)。介电层46提供不由蚀刻停止层44提供的防潮层。构成蚀刻停止层44的示例性材料是氮化硅sin。介电层46的厚度可以在至之间，且通常厚度在和之间。
48.该工艺通过施加第三模制化合物48以基本上填充每个空腔并且直接接触多个倒装芯片管芯10中经蚀刻的倒装芯片管芯中每一个的暴露表面(步骤220)而继续。在该示例性实施方案中，暴露表面是介电层46的暴露表面。而且，如图11的示例性实施方案所示，第三模制化合物48可以设置在整个介电层46之上。
49.第三模制化合物48然后被被动和/或主动地固化(步骤222)。取决于构成第三模制化合物48的材料，通过将第三模制化合物48暴露于诸如热能、光能或化学能的能量来实现第三模制化合物48的主动固化。被动地固化第三模制化合物48将允许第三模制化合物48随着时间的推移而固化而不用介入。第三模制化合物48可以包括增强诸如导热率的热性质、诸如介电常数的电性质和/或诸如磁导率的磁性质的添加剂。然而，应理解，第三模制化合物48不必包括可能存在于第一模制化合物40或第二模制化合物42中的相同添加剂或相同量的添加剂。此外，第三模制化合物48不需要是与第一模制化合物40或第二模制化合物42相同的材料。因此，第三模制化合物48可以以与第一模制化合物40或第二模制化合物42相同的方式固化或可以以不与之相同的方式固化。
50.一旦第三模制化合物48固化，第三模制化合物48的顶表面平坦化以确保每个包封的经蚀刻的倒装芯片管芯10e具有平坦的顶表面，如图11所示(步骤224)。封装研磨工艺可以用于平坦化。接下来，去除载体12的底表面之上施加的保护涂层28，如图9所示(步骤226)。最后，倒装芯片模块32被标记、分割并测试(步骤228)。
51.图12是列出可用作根据本公开的模制化合物的示例性聚合物材料的热学、机械、电学和物理规格的规格表。在至少一个实施方案中，该示例性聚合物材料是可用作第三模制化合物的热塑性材料。此外，在至少一个实施方案中，第二模制化合物和第三模制化合物是相同的并且包括该示例性聚合物材料。
52.图12的规格表中指定的示例性聚合物材料由cool 制造并以标签“d5506导热液晶聚合物(lcp)”出售。应当理解，图12的规格表仅提供了示例性规格，并且在本公开的范围内可获得各种机械和物理性质。此外，图12的表中提供的热性质和电性质的定量值仅表示在上面的公开中已经讨论的热性质和电性质范围内的示例性值。
53.本领域的技术人员将认识到本公开的实施方案的改进和修改。所有此类改进和修改都视为在本文所公开的概念和所附权利要求书的范围内。