半导体器件和方法与流程

1.本公开一般地涉及半导体器件和方法。


背景技术：

2.半导体器件被用于各种电子应用中，例如个人计算机、蜂窝电话、数码相机和其他电子设备。半导体器件通常通过以下方式来制造：在半导体衬底之上顺序地沉积绝缘或电介质材料层、导电材料层和半导体材料层，并且使用光刻来图案化各种材料层以在其上形成电路组件和元件。
3.半导体工业通过不断减小最小特征尺寸来继续提高各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许将更多组件集成到给定区域中。


技术实现要素：

4.根据本公开的一个实施例，提供了一种形成半导体器件的方法，包括：形成从半导体衬底延伸的第一鳍和第二鳍；沿着所述第一鳍的第一侧壁、所述第二鳍的第二侧壁和所述半导体衬底的顶表面沉积衬里层，所述衬里层由氮浓度在5％至30％的范围内的氮氧化硅形成；在所述衬里层上沉积填充材料，所述填充材料由硅形成；对所述衬里层和所述填充材料进行退火，所述退火将所述填充材料转换为氧化硅，所述退火将所述衬里层的氮浓度降低到1％至5％的范围；以及使所述衬里层和所述填充材料凹陷以在所述第一鳍和所述第二鳍之间形成隔离区域。
5.根据本公开的另一实施例，提供了一种形成半导体器件的方法，包括：形成从半导体衬底延伸的第一鳍和第二鳍；利用原子层沉积(ald)工艺来沉积第一电介质材料，以沿着所述第一鳍的第一侧壁、所述第二鳍的第二侧壁和所述半导体衬底的顶表面形成衬里层；利用可流动化学气相沉积(fcvd)工艺来沉积第二电介质材料，以在所述衬里层上形成填充材料，所述第二电介质材料与所述第一电介质材料不同，所述衬里层的一部分在所述fcvd工艺期间被转换为所述第二电介质材料；以及使所述衬里层和所述填充材料凹陷以在所述第一鳍和所述第二鳍之间形成隔离区域。
6.根据本公开的又一实施例，提供了一种半导体结构，包括：第一鳍，从衬底延伸；第二鳍，从所述衬底延伸；隔离区域，在所述第一鳍和所述第二鳍之间，所述隔离区域包括：主层，为氧化硅；以及衬里层，为氮浓度在1％至5％的范围内的氮氧化硅，所述衬里层被设置在所述主层与所述第一鳍、所述第二鳍和所述衬底中的每一者之间，所述衬里层和所述主层的顶表面是共面的。
附图说明
7.在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开的各个方面。应当注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。
8.图1以三维视图示出了根据一些实施例的finfet的示例。
9.图2a、图2b、图3a、图3b、图4a、图4b、图5a、图5b、图6a和图6b是根据一些实施例的finfet的制造中的中间阶段的截面图。
10.图7是根据一些实施例的用于形成鳍和sti区域的示例方法的流程图。
11.图8是示出根据一些实施例的sti区域的氮浓度的图。
12.图9a、图9b、图9c、图9d、图10a、图10b、图11a、图11b、图12a、图12b、图13a、图13b、图14a、图14b、图15a和图15b是根据一些实施例的在finfet的制造中的其他中间阶段的截面图。
13.图16是来自用于形成sti区域的不同工艺的实验数据的图表。
具体实施方式
14.下面的公开内容提供了用于实现本发明的不同特征的许多不同的实施例或示例。以下描述了组件和布置的特定示例以简化本公开。当然，这些只是示例，并不旨在进行限制。例如，在下面的描述中在第二特征之上或上形成第一特征可以包括其中第一特征和第二特征以直接接触方式形成的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个示例中重复附图标记和/或字母。这种重复是为了简单和清楚的目的，本身并不指示所讨论的各个实施例和/或配置之间的关系。
15.此外，本文可以使用空间相关术语(例如，“下方”、“之下”、“低于”、“之上”、“上部”等)以易于描述图中所示的一个元件或特征相对于另外(一个或多个)元件或(一个或多个)特征的关系。这些空间相关术语旨在涵盖器件在使用或操作中的除了图中所示的定向之外的不同定向。器件可以以其他方式定向(旋转90度或处于其他定向)，并且本文使用的空间相关描述符也可以相应地解释。
16.根据一些实施例，形成浅沟槽隔离(sti)区域，其具有氮氧化硅的衬里和氧化硅的填充材料。氮氧化硅具有选择的氮浓度以保护下面的特征(例如，半导体鳍)在后续处理期间免于氧化。例如，在用于形成sti区域的填充材料的过程中，可以执行退火。衬里具有足够的氮浓度以保护半导体鳍在退火过程中不被氧化，但是其氮浓度也足够低以致于避免了后续处理期间的蚀刻负荷。
17.图1以三维视图示出了根据一些实施例的简化鳍式场效应晶体管(finfet)的示例。为了说明的清楚起见，省略了finfet的某些其他特征(如下面讨论的)。所示的finfet可以以一种方式电耦合以例如作为一个晶体管或多个晶体管(例如，四个晶体管)进行操作。
18.finfet包括从衬底50延伸的鳍54。sti区域66设置在衬底50之上，并且鳍54在相邻的sti区域66之上和之间突出。虽然隔离区域66被描述/示出为与衬底50分离，但是如本文所使用的，术语“衬底”可以用于指仅半导体衬底或包括隔离区域的半导体衬底。另外，虽然鳍54被示为衬底50的单一连续材料，但是鳍54和/或衬底50可以包括单一材料或多种材料。在本文中，鳍54指的是在相邻的sti区域66上方和之间延伸的部分。
19.栅极结构110在鳍54的沟道区域之上。栅极结构110包括栅极电介质112和栅极电极114。栅极电介质112沿着鳍54的侧壁并且在其顶表面之上，并且栅极电极114在栅极电介质112之上。源极/漏极区域94被设置在鳍54的相对于栅极结构110的相反侧中。栅极间隔件
92将源极/漏极区域94与栅极结构110分开。在形成多个晶体管的实施例中，源极/漏极区域94可以在各种晶体管之间共享。在一个晶体管由多个鳍54形成的实施例中，相邻的源极/漏极区域94可以电耦合，例如通过利用外延生长来合并源极/漏极区域94，或者通过将源极/漏极区域94与相同的源极/漏极接触件耦合。一个或多个层间电介质(ild)层(在下面进一步讨论)在源极/漏极区域94和/或栅极电极114之上，穿过ild层形成到源极/漏极区域94和栅极电极114的接触件(在下面进一步讨论)。
20.图1进一步示出了若干参考横截面。横截面a-a沿着栅极电极114的纵轴。横截面b-b垂直于横截面a-a，并且沿着鳍54的纵轴。横截面c-c平行于横截面a-a并且延伸穿过finfet的源极/漏极区域94。为了清楚起见，后续附图参考这些参考横截面。
21.在使用后栅极工艺(gate-last process)形成的finfet的上下文中讨论了本文讨论的一些实施例。在其他实施例中，可以使用先栅极工艺(gate-first process)。此外，一些实施例考虑了在平面型器件(例如，平面型fet)中使用的方面。
22.图2a至图6b是根据一些实施例的finfet制造中的中间阶段的截面图。图2a、图3a、图4a、图5a和图6a示出了图1中所示的参考横截面a-a，并且示出了多个鳍54。图2a、图3a、图4a、图5a和图6a示出了n型区域50n和p型区域50p两者中的特征(在下面进一步讨论)。图2b、图3b、图4b、图5b和图6b示出了图1所示的参考横截面b-b，除了多个鳍54。图2b、图3b、图4b、图5b和图6b示出了n型区域50n和p型区域50p中的任一者中的特征。例如，图2b、图3b、图4b、图5b和图6b所示的结构可以适用于n型区域50n和p型区域50p两者，并且在每个附图所附的文字中，对n型区域50n和p型区域50p的结构差异(如果存在的话)进行了描述。
23.如将在下面更详细地讨论的，图2a至图6b示出了形成鳍54(参见图2a和图2b)并且在鳍54周围形成sti区域66(参见图6a和图6b)的过程。图7是根据一些实施例的用于形成鳍54和sti区域66的示例方法200的流程图。通过首先形成衬里层62(参见图3a和图3b)和填充材料64(参见图4a和图4b)来形成sti区域66。填充材料64可以通过可流动的化学气相沉积(fcvd)工艺形成，其中沉积第一材料，并且然后随后将其转换成第二材料，例如氧化物。有利地，衬里层62由电介质材料形成，该电介质材料在填充材料64的转换过程中帮助保护鳍54免受氧化。据说这样的电介质材料具有良好的“抗氧化性”，因为它有助于避免或减少诸如鳍54之类的底层特征的氧化。在转换过程中，衬里层62的电介质材料的成分被改变。在转换过程之后，相对于用于使sti区域66凹陷的蚀刻过程，衬里层62的材料具有与填充材料64相似的蚀刻速率。因此可以避免或减少后续处理步骤中的蚀刻负荷。
24.在图2a和图2b以及方法200的步骤202中，提供了衬底50，并且形成了从衬底50延伸的鳍54。衬底50可以是半导体衬底(例如，块状半导体)、绝缘体上半导体(soi)衬底等，其可以被掺杂(例如，用p型或n型掺杂剂)或不被掺杂。衬底50可以是晶圆，例如，硅晶圆。通常，soi衬底是在绝缘体层上形成的半导体材料层。绝缘体层可以是例如掩埋氧化物(box)层、氧化硅层等。绝缘体层被设置在衬底上，衬底通常是硅衬底或玻璃衬底。也可以使用其他衬底，例如多层或梯度衬底。在一些实施例中，衬底50的半导体材料可以包括：硅；锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、和/或锑化铟；合金半导体，包括硅-锗、磷化镓砷、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、和/或砷化镓铟磷化物；或其组合。
25.衬底50具有n型区域50n和p型区域50p。n型区域50n可以用于形成n型器件，例如，
nmos晶体管，例如，n型finfet。p型区域50p可以用于形成p型器件，例如，pmos晶体管，例如，p型finfet。n型区域50n可以与p型区域50p实体分离，并且可以在n型区域50n和p型区域50p之间设置任何数量的器件特征(例如，其他有源器件、掺杂区域、隔离结构等)。
26.在衬底50中形成鳍54。鳍54是半导体条带。在一些实施例中，可以通过在衬底50中蚀刻沟槽52来在衬底50中形成鳍54。蚀刻可以是任何可接受的蚀刻工艺，例如反应离子蚀刻(rie)、中性束蚀刻(nbe)等或其组合，并且可以利用具有鳍54的图案的掩模56来执行。蚀刻可以是各向异性的。
27.掩模56可以是单层掩模，或者可以是多层掩模，例如各自包括第一掩模层56a和第二掩模层56b的多层掩模。第一掩模层56a和第二掩模层56b均可以由诸如氧化硅、氮化硅、其组合等之类的电介质材料形成，并且可以根据可接受的技术来沉积或热生长。相对于对第二掩模层56b的材料的蚀刻，第一掩模层56a的材料可以具有高的蚀刻选择性。例如，第一掩模层56a可以由氧化硅形成，并且第二掩模层56b可以由氮化硅形成。
28.可以通过任意适当的方法对鳍54进行图案化。例如，可以使用一个或多个光刻工艺(包括双图案化或多图案化工艺)来对鳍54进行图案化。一般地，双图案化或多图案化工艺将光刻和自对准工艺结合起来，允许创建具有例如比使用单个直接光刻工艺可获得的间距更小的间距的图案。例如，在一个实施例中，在衬底之上形成牺牲层，并且使用光刻工艺对该牺牲层进行图案化。使用自对准工艺沿着经图案化的牺牲层来形成间隔件。然后去除牺牲层，并且然后可以使用剩余的间隔件来对鳍54进行图案化。在一些实施例中，掩模56可以保留在鳍54上。
29.在图3a和图3b以及方法200的步骤204中，衬里层62被沉积在衬底50中的沟槽52中，例如，在衬底50的顶表面、鳍54的侧壁、以及掩模56(如果存在的话)或鳍54的顶表面上。衬里层62由电介质材料形成，该电介质材料将在后续处理期间被改变。电介质材料的示例包括氧化硅、氮化硅、氮氧化硅、碳氮氧化硅等。衬里层62可以通过诸如原子层沉积(ald)、化学气相沉积(cvd)、等离子体增强cvd(pecvd)等之类的沉积工艺来形成。在一些实施例中，衬里层62由氮氧化硅通过ald形成，并且氮氧化硅的氮浓度(例如，以原子百分比计)将在随后的处理中降低。
30.作为形成衬里层62的示例，可以将衬底50放置在ald室中，其中通过将源前体气体顺序地引入到ald室中来执行ald循环，从而沉积衬里层62。ald工艺是共形沉积工艺。因此，衬里层62的水平部分的厚度等于衬里层62的垂直部分的厚度。衬里层62的厚度t1在下面更详细地讨论。
31.在方法200的步骤206中，通过将硅源前体引入到ald室中，从而将衬底50暴露于硅源前体来执行ald循环的第一脉冲。在一些实施例中，硅源前体是六氯乙硅烷(si2cl6，hcd)，但是可以使用其他硅源前体。可以在(例如，ald室可以维持的)约450℃至约700℃的范围内的温度下和约50pa至约200pa的范围内的压力下执行第一脉冲。在一些实施例中，当将硅源前体引入到ald室中时，没有等离子体被打开。在第一脉冲期间，在衬底50的表面处的oh键断裂。由于在ald工艺之前天然氧化物的形成和/或暴露于湿气，所以oh键可以存在于衬底50的表面处。当oh键断裂时，来自硅源前体的硅原子(连同与之键合的氯原子)与氧原子键合以形成o-si-cl键，其中每个硅原子键合到三个氯原子。硅源前体可以在ald室中保持在约5秒至约120秒的范围内的持续时间。然后，例如通过可接受的真空工艺和/或通过使惰性
气体流入到ald室中，从ald室清除(purge)硅源前体。
32.在方法200的步骤208中，通过将氧源前体引入到ald室中，从而将衬底50暴露于氧源前体来执行ald循环的第二脉冲。在一些实施例中，氧源是双氧(o2)，但是可以使用其他氧源前体。可以在(例如，ald室可以维持的)约450℃至约700℃的范围内的温度下和在约600pa至约2000pa的范围内的压力下执行第二脉冲。在一些实施例中，当将氧源前体引入到ald室中时，没有等离子体被打开。在第二脉冲期间，某些si-cl键断裂。当si-cl键断裂时，来自氧源前体的氧原子键合到硅原子以形成o-si-o键。保留一些o-si-cl键，使得每个硅原子键合到两个氧原子和一个氯原子。氧源前体可以在ald室中保持在约5秒至约100秒的范围内的持续时间。然后，例如通过可接受的真空工艺和/或通过使惰性气体流入到ald室中，将氧源前体从ald室中清除。
33.在方法200的步骤210中，通过将氮源前体引入到ald室中，从而将衬底50暴露于氮源前体来执行ald循环的第三脉冲。在一些实施例中，氮源前体是氨(nh3)，但是可以使用其他氮源前体。可以在(例如，ald室可以维持的)约450℃至约700℃的范围内的温度下和约600pa至约1500pa的范围内的压力下执行第三脉冲。在一些实施例中，当将氮源前体引入到ald室中时，没有等离子体被打开。在第三脉冲期间，剩余的si-cl键断裂。当si-cl键断裂时，来自氮源前体的氮原子与硅原子键合以形成o-si-n键。作为结果，每个硅原子键合到两个氧原子和一个氮原子。来自氮源前体的氢原子也与氧原子键合以形成oh键。氮源前体可以在ald室中保持在约5秒至约100秒的范围内的持续时间。然后，例如通过可接受的真空工艺和/或通过使惰性气体流入到ald室中，将氮源前体从ald室中清除。
34.在上述过程中，在步骤206、208、210中顺序执行的脉冲可以称为ald循环，其中ald循环会导致原子层(有时称为单层)的生长，该原子层包括硅原子和相应键合的氮原子和氧原子基团(group)。由ald循环产生的原子层的厚度可以在约至约的范围内。
35.然后通过重复步骤206、208、210来重复ald循环，使得多个原子层被沉积以形成衬里层62。在随后的ald循环中，由于硅源前体的脉冲作用(pulsing)，在先前的ald循环中形成的oh键断裂，并且形成o-si-cl键。然后，由于氧源前体的脉冲作用，一些o-si-cl键被替换为si-o键。然后由于氮源前体的脉冲作用，其他si-cl键被替换为si-n键，并且形成更多的oh键。
36.重复ald循环，直到衬里层62具有期望厚度t1。厚度t1可以在约至约的范围内。如将在下面更详细地讨论的，沉积衬里层62以具有在该范围内的厚度t1有助于提供足够的保护，以防止鳍54被氧化，并且有助于避免在后续处理步骤期间的蚀刻负荷。应当理解，取决于衬里层62的期望厚度t1，可以沉积许多原子层。例如，为了形成具有上述厚度t1的衬里层62，可以将ald循环重复约5至约100次。重复ald循环在该范围内的次数允许衬里层62形成有这样的厚度t1。重复ald循环超出该范围的次数可能不允许衬里层62形成有这样的厚度t1。
37.在ald工艺完成之后，衬里层62的硅浓度在约20％至约50％的范围内，氧浓度在约20％至约50％的范围内，并且氮浓度在约5％至约30％的范围内。如将在下面更详细地讨论的，形成具有在该范围内的氮浓度的衬里层62有助于提供足够的保护，以防止鳍54被氧化，并且有助于避免在后续处理步骤期间的蚀刻负荷。在以上讨论的温度下以及在以上讨论的持续时间内执行ald工艺的脉冲允许衬里层62形成有这样的氮浓度。在上述温度之外或上
述持续时间之外执行ald工艺的脉冲可能不允许衬里层62形成有这样的氮浓度。
38.随后，在方法200的步骤212中，将在衬里层62上形成填充材料64(参见图4a至图5b)。填充材料64可以通过高密度等离子体化学气相沉积(hdp-cvd)、fcvd等形成。具体地，并且如下面进一步讨论的，填充材料64最初由第一材料形成，并且随后被转换为第二材料。在一些实施例中，执行fcvd工艺，其中填充材料64最初由半导体材料形成，并且随后通过后固化来转变为电介质材料。半导体材料的示例包括硅、锗等。电介质材料的示例包括氧化硅、氮化硅、氮氧化硅、碳氮氧化硅等。
39.在图4a和图4b以及方法200的步骤214中，将用于填充材料64的第一层沉积在衬里层62上。在所示的实施例中，填充材料64是通过在远程等离子体中基于cvd的材料沉积而沉积的非晶硅层。如下面进一步讨论的，硅将通过后固化而转变为另一种材料，例如氧化物。
40.在图5a和图5b以及方法200的步骤216中，对衬里层62和填充材料64进行退火以将填充材料64转换为电介质材料。在一些实施例中，通过使用蒸汽(h2o)作为工艺气体执行的湿法退火工艺进行退火，但是可以使用其他工艺气体。工艺气体(例如，h2o)可以通过原位蒸汽生成(in-situ steam generatio，issg)来产生，但是可以使用其他技术来产生工艺气体。湿法退火工艺将来自工艺气体(例如，水/蒸汽)的氧驱动到填充材料64中，从而将填充材料64转换为电介质材料。在一些实施例中，填充材料64在湿法退火工艺之前是硅，并且在湿法退火工艺之后是氧化硅。湿法退火工艺在高温(例如，在约400℃至约750℃的范围内的温度)下执行。湿法退火工艺可以执行在约1小时至约5小时的范围内的持续时间。在低于约400℃的温度下执行湿法退火工艺或持续时间小于约1小时可能会导致填充材料64的氧化不充分，而在高于约750℃的温度下执行湿法退火工艺或持续时间大于约5小时会导致鳍54的氧化。在一些实施例中，当将鳍54形成为较小的平均临界尺寸(例如，小于约5nm)时，湿法退火工艺的温度可以较低。
41.衬里层62在湿法退火工艺期间保护鳍54免受氧化。如上所述，衬里层62可以由具有良好抗氧化性的电介质材料形成，例如氮浓度为至少约5％的氮氧化硅。由这种电介质材料来形成衬里层62允许衬里层62阻止氧原子从填充材料64被驱动到鳍54中，因为氮的存在可以帮助阻止氧化。因此可以避免或减少鳍54的氧化，这可以改善finfet的性能。
42.在湿法退火工艺期间，改变衬里层62的电介质材料的成分。在衬里层62由氮氧化硅形成的实施例中，湿法退火工艺将氮驱出衬里层62以降低氮氧化硅的氮浓度。例如，在湿法退火工艺完成之后，衬里层62可以具有在约20％至约50％的范围内的硅浓度；在约20％至约50％的范围内的氧浓度；以及小于10％，例如小于5％，例如在约1％至约5％的范围内的氮浓度。衬里层62的最终氮浓度可以降低到衬里层62的初始氮浓度的约10％。在一些实施例中，湿法退火工艺将一些氮驱出衬里层62，使得衬里层62是在湿法退火工艺之后比在湿法退火工艺之前具有更低氮浓度的氮氧化硅。在一些实施例中，湿法退火工艺将所有氮驱出衬里层62，使得衬里层62在湿法退火工艺之后是氧化硅。
43.如上所述，形成衬里层62，使得衬里层62的电介质材料的初始成分具有在约5％至约30％的范围内的氮浓度。如果衬里层62的初始氮浓度小于约5％，则衬里层62可能不具有足够的抗氧化性以保护鳍54在湿法退火工艺期间不被氧化。具体地，可能在湿法退火工艺完成之前将所有氮驱出衬里层62。鳍54的不期望的氧化因此可能发生。如果衬里层62的初始氮浓度大于约30％，则衬里层62和填充材料64可能具有不同的蚀刻速率。具体地，在湿法
退火工艺完成之后，太多的氮可能残留在衬里层62中。衬里层62的材料因此可以在填充材料64的蚀刻中具有高蚀刻选择性。因此在随后的处理步骤期间可能发生不期望的蚀刻负荷。降低衬里层62的氮浓度降低了衬里层62与填充材料64之间的蚀刻选择性。形成衬里层62以具有在约5％至约30％的范围内的初始氮浓度，从而有助于避免或减少鳍54的不期望的氧化，并有助于确保充分降低衬里层62和填充材料64之间的蚀刻选择性，以避免随后的蚀刻负荷。
44.降低衬里层62的氮浓度可以改善衬里层62的电性能。具体地，当最初以较高的氮浓度来形成衬里层62时，其可以具有更大的相对于衬底50的有效氧化物电荷，但是降低衬里层62的氮浓度也会降低相对于衬底50的有效氧化物电荷。例如，衬里层62和衬底50的界面(例如，每个鳍54)在湿法退火工艺之前可以具有高达约5
×
10
11
库仑的有效氧化物电荷(q
eff
)，但是在湿法退火工艺之后可以具有降至约2
×
10
11
库仑的有效氧化物电荷(q
eff
)。减少衬里层62和衬底50的界面的有效氧化物电荷可以减少沟道泄漏并改善所得finfet的沟道迁移率。
45.在湿法退火工艺期间，衬里层62的厚度减小。衬里层62的厚度减小，因为一些衬里层62被转换为填充材料64。具体地，衬里层62的上部(例如，靠近填充材料64的那些部分)可以从衬里层62的材料(例如，氮氧化硅)转换为填充材料64的材料(例如，氧化硅)。相反，衬里层62的下部(例如，远离填充材料64的那些部分)保留为衬里层62的材料(例如，氮氧化硅，尽管氮浓度降低)。例如，在完成湿法退火工艺之后，衬里层62的剩余部分的厚度t2可以在约至约的范围内。衬里层62的最终厚度t2可以为衬里层62的初始厚度t1的约10％至约30％。
46.如上所述，形成衬里层62，使得初始厚度t1在约至约的范围内。如果初始厚度t1小于约则衬里层62可能不具有足够的抗氧化性以保护鳍54在湿法退火工艺期间不被氧化。具体地，在湿法退火工艺完成之前，衬里层62的厚度可能减小到太小，并且因此衬里层62可能无法阻止氧原子从填充材料64被驱入到鳍54中。鳍54因此可能发生不期望的氧化。如果初始厚度t1大于约则衬里层62和填充材料64可能具有不同的蚀刻速率。具体地，衬里层62的下部(例如，远离填充材料64的那些部分)可能没有从其中驱出足够的氮，并且因此在湿法退火工艺完成之后，太多的氮可能残留在衬里层62中。衬里层62的材料因此可以在填充材料64的蚀刻中具有高蚀刻选择性。因此在随后的处理步骤期间可能发生不期望的蚀刻负荷。形成衬里层62以具有在约至约的范围内的初始厚度t1，从而有助于避免或减少鳍54的不期望的氧化和随后的蚀刻负荷。
47.在图6a和图6b以及方法200的步骤218中，衬里层62和填充材料64被凹陷以在鳍54之间形成sti区域66。衬里层62和填充材料64可以通过平坦化、蚀刻、其组合等来凹陷。例如，衬里层62和填充材料64可以被平坦化，并且然后随后被蚀刻。
48.衬里层62和填充材料64可以首先被平坦化。从而去除了鳍54之上的衬里层62和填充材料64的多余部分。在一些实施例中，可以使用平坦化工艺，例如化学机械抛光(cmp)、回蚀刻工艺、其组合等。平坦化工艺暴露鳍54，使得在平坦化工艺完成之后，鳍54、衬里层62和填充材料64的顶表面是共面的(在工艺变化之内)。在掩模56保留在鳍54上的实施例中，平坦化工艺可以暴露掩模56或去除掩模56，使得在平面化工艺完成之后，掩模56或鳍54、衬里
层62和填充材料64的顶表面分别是共面的(在工艺变化之内)。
49.在平坦化之后，可以蚀刻衬里层62和填充材料64以形成sti区域66。因此使衬里层62和填充材料64凹陷，使得在n型区域50n和p型区域50p中的鳍54的上部从相邻的sti区域66之间突出。此外，sti区域66的顶表面可以具有如图所示的平坦表面、凸起表面、凹入表面(例如，凹陷)或其组合。通过适当的蚀刻，sti区域66的顶表面可以被形成为平坦的、凸起的和/或凹入的。sti区域66可以使用可接受的蚀刻工艺来蚀刻，例如对衬里层62和填充材料64的材料具有选择性的蚀刻工艺(例如，以比蚀刻鳍54的材料更快的速率来蚀刻衬里层62和填充材料64的材料)。例如，可以使用利用例如稀氢氟(dhf)酸的湿法蚀刻。如上所述，衬里层62的最终氮浓度足够低，使得相对于用于使sti区域66凹陷的蚀刻工艺，衬里层62具有与填充材料64相似的蚀刻速率。例如，在一些实施例中，用于使sti区域66凹陷的蚀刻工艺以基本相同的速率去除衬里层62和填充材料64的(一种或多种)材料。这样，在形成sti区域66之后，衬里层62和填充材料64的顶表面是共面的(在工艺变化之内)。每个所得的sti区域66包括衬里或衬里层(包括衬里层62的凹入部分)和主层(包括填充材料64的凹入部分)。
50.关于图2a至图6b描述的工艺仅是可以如何形成鳍54的一个示例。在一些实施例中，可以通过外延生长工艺来形成鳍54。例如，可以在衬底50的顶表面之上形成电介质层，并且可以蚀刻沟槽穿过电介质层以使下方的衬底50暴露。可以在沟槽中外延生长同质外延结构，并且电介质层可以被凹陷使得同质外延结构从电介质层突出以形成鳍54。此外，在一些实施例中，异质外延结构可以用于鳍54。例如，在sti区域66被完全凹陷之前(例如，在平坦化之后但是在蚀刻之前)，可以使鳍54凹陷，并且可以在经凹陷的鳍54之上外延生长与鳍54不同的材料。在这样的实施例中，鳍54包括经凹陷的材料，以及设置在经凹陷的材料之上的外延生长材料。在更进一步的实施例中，可以在衬底50的顶表面之上形成电介质层，并且可以蚀刻沟槽穿过电介质层。然后可以使用与衬底50不同的材料在沟槽中外延生长异质外延结构，并且电介质层可以被凹陷使得异质外延结构从电介质层突出以形成鳍54。在外延生长同质外延或异质外延结构的一些实施例中，可以在生长期间原位掺杂外延生长材料，这可以避免先前和随后的注入，但是原位和注入掺杂可以一起使用。
51.更进一步地，在n型区域50n(例如，nmos区域)中外延生长与p型区域50p(例如，pmos区域)中的材料不同的材料可能是有利的。在各种实施例中，鳍54的上部可以由硅锗(si
x
ge
1-x
，其中x可以在0到1的范围内)、碳化硅、纯的或基本上纯的锗、iii-v化合物半导体、ii-vi化合物半导体等形成。例如，用于形成iii-v化合物半导体的可用材料包括但不限于砷化铟、砷化铝、砷化镓、磷化铟、氮化镓、砷化铟镓、砷化铟铝、锑化镓、锑化铝、磷化铝、磷化镓等。
52.此外，可以在鳍54和/或衬底50中形成适当的阱(未示出)。在一些实施例中，可以在n型区域50n中形成p阱，并且可以在p型区域50p中形成n阱。在一些实施例中，在n型区域50n和p型区域50p两者中形成p阱或n阱。
53.在具有不同阱类型的实施例中，可以使用光致抗蚀剂和/或其他掩模(未示出)来实现用于n型区域50n和p型区域50p的不同注入步骤。例如，可以在n型区域50n中的鳍54和sti区域66之上形成光致抗蚀剂。图案化光致抗蚀剂，以使衬底50的p型区域50p暴露。可以通过使用旋涂技术来形成光致抗蚀剂，并且可以使用可接受的光刻技术来对光致抗蚀剂进行图案化。一旦光致抗蚀剂被图案化，就在p型区域50p中执行n型杂质注入，并且光致抗蚀
剂可以用作掩模以基本上防止n型杂质被注入到n型区域50n中。n型杂质可以是以等于或小于10
18
cm-3
(例如，在约10
16
cm-3
至约10
18
cm-3
之间)的浓度注入到该区域中的磷、砷、锑等。在注入之后，例如通过可接受的灰化工艺来去除光致抗蚀剂。
54.在p型区域50p的注入之后，在p型区域50p中的鳍54和sti区域66之上形成光致抗蚀剂。图案化光致抗蚀剂以使衬底50的n型区域50n暴露。可以通过使用旋涂技术来形成光致抗蚀剂，并且可以使用可接受的光刻技术来对光致抗蚀剂进行图案化。一旦光致抗蚀剂被图案化，就可以在n型区域50n中执行p型杂质注入，并且光致抗蚀剂可以用作掩模以基本上防止p型杂质被注入到p型区域50p中。p型杂质可以是以等于或小于10
18
cm-3
(例如，在约10
16
cm-3
至约10
18
cm-3
之间)的浓度注入到该区域中的硼、氟化硼、铟等。在注入之后，例如通过可接受的灰化工艺来去除光致抗蚀剂。
55.在n型区域50n和p型区域50p的注入之后，可以执行退火以修复注入损伤并且激活被注入的p型和/或n型杂质。在一些实施例中，可以在生长期间原位掺杂外延鳍的生长材料，这可以避免注入，但是原位和注入掺杂可以一起使用。
56.图8是示出根据一些实施例的在距衬底50不同距离处的sti区域66的氮浓度的图。如图所示，到第一距离d1通过衬里层62的浓度是恒定的，对应于第一浓度c1。第一浓度c1是上述衬里层62的最终氮浓度(例如，在约1％至约5％的范围内)。第一距离d1是上述衬里层62的最终厚度t2(例如，在约至约的范围内)。在退火期间从衬里层62去除的一些氮被扩散到衬里层62和填充材料64的界面附近的填充材料64中。这样，在第二距离d2通过填充材料64的氮浓度减少(例如，具有负梯度)至第二浓度c2。第二浓度c2可以大约为零。第二距离d2可以在约至约至约的范围内。
57.图9a至图15b是根据一些实施例的finfet的制造中的其他中间阶段的截面图。图9a、图10a、图11a、图12a、图13a、图14a和图15a示出了图1所示的参考横截面a-a，并且示出了多个鳍54。图9b、图10b、图11b、图12b、图13b、图14b和图15b示出了图1所示的参考横截面b-b，除了单个鳍54。图9c和图9d示出了图1中所示的参考横截面a-a，并且示出了多个鳍54。图9a至图15b示出了n型区域50n和p型区域50p中的任一个的特征。例如，图9a至图15b所示的结构可以适用于n型区域50n和p型区域50p两者，并且在每个附图所附的文字中，对n型区域50n和p型区域50p的结构差异(如果存在的话)进行描述。
58.在图9a和图9b中，在鳍54之上形成虚设电介质70，并且在虚设电介质70之上形成虚设栅极72。虚设栅极72沿着鳍54的侧壁和顶表面延伸。作为形成虚设电介质70和虚设栅极72的示例，在鳍54上形成虚设电介质层。例如，虚设电介质层可以是氧化硅、氮化硅、其组合等，并且可以根据可接受的技术被沉积或热生长。在虚设电介质层之上形成虚设栅极层，并且在虚设栅极层之上形成掩模层。虚设栅极层可以被沉积在虚设电介质层之上，并且然后(例如，通过cmp)被平坦化。掩模层可以被沉积在虚设栅极层之上。虚设栅极层可以是导电或非导电材料，并且可以选自包括以下项的组：非晶硅、多晶硅(polysilicon)、多晶硅锗(多晶sige)、金属氮化物、金属硅化物、金属氧化物和金属。虚设栅极层可以通过以下方式被沉积：物理气相沉积(pvd)、cvd、溅射沉积或本领域已知和用于沉积导电材料的其他技术。虚设栅极层可以由在隔离区域的蚀刻中具有高蚀刻选择性的其他材料制成。掩模层可以包括例如氮化硅、氮氧化硅等。在该示例中，跨n型区域50n和p型区域50p形成单个虚设栅
极层和单个掩模层。注意，仅为了说明的目的，虚设电介质层被示出仅覆盖鳍54。在一些实施例中，虚设电介质层可以被沉积为使得虚设电介质层覆盖sti区域66，在虚设栅极层和sti区域66之间延伸。然后使用可接受的光刻和蚀刻技术对掩模层进行图案化，以形成掩模74。然后通过可接受的蚀刻技术将掩模74的图案转移到虚设栅极层以形成虚设栅极72。在一些实施例中，掩模74的图案被进一步转移到虚设电介质层以形成虚设电介质70。虚设栅极72覆盖鳍54的相应沟道区域68。掩模74的图案可以用于将每个虚设栅极72与相邻的虚设栅极实体分隔。虚设栅极72也可以具有基本垂直于鳍54的长度方向的长度方向。
59.栅极间隔件92形成在虚设栅极72、掩模74和/或鳍54的暴露表面上。可以通过共形地形成绝缘材料并随后蚀刻绝缘材料来形成栅极间隔件92。栅极间隔件92的绝缘材料可以是氮化硅、碳氮化硅、氧碳氮化硅、其组合等，并且可以通过热氧化、沉积、其组合等来形成。在一些实施例中，栅极间隔件92由多层绝缘材料形成，并且包括多层。例如，栅极间隔件92可以包括多层碳氮化硅，可以包括多层氧碳氮化硅，或者可以包括设置在两层氮化硅之间的氧化硅层。栅极间隔件92的蚀刻可以是各向异性的。在蚀刻之后，栅极间隔件92可以具有笔直的侧壁或弯曲的侧壁。
60.在形成栅极间隔件92之前或期间，可以执行用于轻掺杂的源极/漏极(ldd)区域的注入。在具有不同器件类型的实施例中，类似于上面在图8中讨论的注入，可以在n型区域50n之上形成掩模(例如，光致抗蚀剂)，同时使p型区域50p暴露，并且可以将适当类型(例如，p型)的杂质注入到p型区域50p中的暴露的鳍54中。然后可以去除掩模。随后，可以在p型区域50p之上形成掩模(例如，光致抗蚀剂)，同时使n型区域50n暴露，并且可以将适当类型(例如，n型)的杂质注入到n型区域50n中的暴露的鳍54中。然后可以去除掩模。n型杂质可以是前面讨论的任意n型杂质，并且p型杂质可以是前面讨论的任意p型杂质。轻掺杂的源极/漏极区域可以具有在约10
15
cm-3
至约10
19
cm-3
的范围内的杂质浓度。可以使用退火来修复注入损伤并且激活所注入的杂质。
61.在鳍54中形成外延源极/漏极区域94。在鳍54中形成外延源极/漏极区域94，使得每个虚设栅极72被设置在相应的外延源极/漏极区域94的相邻对之间。在一些实施例中，外延源极/漏极区域94可以延伸到鳍54中，并且还可以穿透鳍54。在一些实施例中，栅极间隔件92被用于将外延源极/漏极区域94与虚设栅极72分隔开适当的横向距离，使得外延源极/漏极区域94不会使所得finfet的随后形成的栅极短路。可以选择外延源极/漏极区域94的材料，以在相应的沟道区域68中施加应力，从而改进性能。
62.n型区域50n中的外延源极/漏极区域94可以通过以下方式来形成：掩蔽p型区域50p并蚀刻n型区域50n中的鳍54的源极/漏极区域以在鳍54中形成凹槽。然后，n型区域50n中的外延源极/漏极区域94在凹槽中外延生长。外延源极/漏极区域94可以包括任何(例如，适合于n型finfet的)可接受的材料。例如，如果鳍54是硅，则n型区域50n中的外延源极/漏极区域94可以包括在沟道区域68中施加拉伸应变的材料，例如，硅、碳化硅、磷掺杂的碳化硅、磷化硅等。n型区域50n中的外延源极/漏极区域94可以具有从鳍54的相应表面凸起的表面，并且可以具有小平面(facet)。
63.p型区域50p中的外延源极/漏极区域94可以通过以下方式来形成：掩蔽n型区域50n并蚀刻p型区域50p中的鳍54的源极/漏极区域以在鳍54中形成凹槽。然后，p型区域50p中的外延源极/漏极区域94在凹槽中外延生长。外延源极/漏极区域94可以包括任何(例如，
适合于p型finfet的)可接受的材料。例如，如果鳍54是硅，则p型区域50p中的外延源极/漏极区域94可以包括在沟道区域68中施加压缩应力的材料，例如，硅锗、硼掺杂的硅锗、锗、锗锡等。p型区域50p中的外延源极/漏极区域94可以具有从鳍54的相应表面凸起的表面，并且可以具有小平面。
64.可以用掺杂剂来注入外延源极/漏极区域94和/或鳍54以形成源极/漏极区域，类似于先前讨论的用于形成轻掺杂的源极/漏极区域的工艺，然后进行退火。源极/漏极区域的杂质浓度可以在约10
19
cm-3
至约10
21
cm-3
之间。用于源极/漏极区域的n型和/或p型杂质可以是前面讨论的任何杂质。在一些实施例中，外延源极/漏极区域94可以在生长期间原位掺杂。
65.作为用于在n型区域50n和p型区域50p中形成外延源极/漏极区域94的外延工艺的结果，外延源极/漏极区域的上表面具有横向向外扩展超过鳍54的侧壁的小平面。在一些实施例中，这些小平面使得相同finfet的相邻外延源极/漏极区域94合并，如图9c所示。在一些实施例中，在外延工艺完成之后，相邻的外延源极/漏极区域94保持分离，如图9d所示。在图9c和图9d所示的实施例中，形成栅极间隔件92以覆盖鳍54的侧壁的在sti区域66上方延伸的部分，从而阻挡外延生长。在一些其他实施例中，用于形成栅极间隔件92的间隔件蚀刻可以被调整以去除间隔件材料，从而允许外延生长区域延伸到sti区域66的表面。
66.注意，以上公开内容总体上描述了形成间隔件、ldd区域和源极/漏极区域的工艺。可以使用其他工艺和顺序。例如，可以利用更少或额外的间隔件，可以利用不同顺序的步骤(例如，可以形成和去除间隔件)等。此外，n型和p型器件可以使用不同的结构和步骤来形成。
67.在图10a和图10b中，将第一ild层98沉积在掩模74(如果存在的话)或虚设栅极72、外延源极/漏极区域94和栅极间隔件92之上。第一ild层98可以由电介质材料形成，并且可以通过任何合适的方法来沉积，例如cvd、等离子体增强cvd(pecvd)或fcvd。电介质材料可以包括磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、硼掺杂的磷硅酸盐玻璃(bpsg)、未掺杂的硅酸盐玻璃(usg)等。可以使用通过任何可接受的工艺形成的其他绝缘材料。在一些实施例中，将接触蚀刻停止层(cesl)96设置在第一ild层98与外延源极/漏极区域94、掩模74(如果存在的话)或虚设栅极72以及栅极间隔件92之间。cesl 96可以由诸如氮化硅、氧化硅、氮氧化硅等之类的电介质材料形成，该电介质材料在第一ild层98的蚀刻中具有高蚀刻选择性。
68.在图11a和图11b中，可以执行诸如cmp之类的平坦化工艺，以使第一ild层98的顶表面与掩模74(如果存在的话)或虚设栅极72的顶表面齐平。平坦化工艺还可以去除虚设栅极72上的掩模74，以及栅极间隔件92的沿着掩模74的侧壁的部分。平坦化工艺还可以去除cesl 96的位于栅极间隔件92和掩模74(如果存在的话)或虚设栅极72之上的部分。在平坦化工艺之后，第一ild层98、栅极间隔件92和掩模74(如果存在的话)或虚设栅极72的顶表面是共面的(在工艺变化内)。因此，掩模74(如果存在的话)或虚设栅极72的顶表面通过第一ild层98暴露。在所示的实施例中，保留掩模74，在这种情况下，平坦化工艺使第一ild层98的顶表面与掩模74的顶表面平齐。在另一实施例中，去除掩模74，在这种情况下，平坦化工艺使第一ild层98的顶表面与虚设栅极72的顶表面平齐。
69.在图12a和图12b中，在(一个或多个)蚀刻步骤中去除掩模74(如果存在的话)和虚设栅极72，从而形成凹槽100。还可以去除虚设电介质70的在凹槽100中的部分。在一些实施
例中，去除虚设栅极72，并且虚设电介质70保留并由凹槽100暴露。在一些实施例中，虚设电介质70从管芯的第一区域(例如，核心逻辑区域)中的凹槽100去除，并保留在管芯的第二区域(例如，输入/输出区域)中的凹槽100中。在一些实施例中，通过各向异性干法蚀刻工艺来去除掩模74和虚设栅极72。例如，蚀刻工艺可以包括使用(一种或多种)反应气体的干法蚀刻工艺，该反应气体以比蚀刻第一ild层98和栅极间隔件92的材料更快的速率来选择性地蚀刻掩模74和虚设栅极72的材料。每个凹槽100暴露和/或上覆于相应鳍54的沟道区域68。每个沟道区域68设置在外延源极/漏极区域94的相邻对之间。在去除期间，当蚀刻虚设栅极72时，虚设电介质70可以被用作蚀刻停止层。然后可以在去除虚设栅极72之后可选地去除虚设电介质70。
70.在图13a和图13b中，形成栅极电介质112和栅极电极114以用于替换栅极。栅极电介质112的一层或多层沉积在凹槽100中，例如在鳍54的顶表面和侧壁上以及在栅极间隔件92的侧壁上。栅极电介质112也可以形成在第一ild层98的顶表面上。在一些实施例中，栅极电介质112包括一个或多个电介质层，例如，一层或多层的氧化硅、氮化硅、金属氧化物、金属硅酸盐等。例如，在一些实施例中，栅极电介质112包括通过热或化学氧化形成的氧化硅的界面层和上覆的高k电介质材料，例如，金属氧化物或铪、铝、锆、镧、锰、钡、钛、铅及其组合的硅酸盐。栅极电介质112可以包括具有大于约7.0的k值的电介质层。栅极电介质112的形成方法可以包括分子束沉积(mbd)、ald、pecvd等。在虚设电介质70的部分保留在凹槽100中的实施例中，栅极电介质112包括虚设电介质70的材料(例如，氧化硅)。
71.如上所述，栅极电介质112可以包括氧化硅的界面层。栅极电介质112和衬底50的界面(例如，每个鳍54)可以具有降至约2.9
×
10
11
库仑的有效氧化物电荷(q
eff
)。如上所述，衬里层62在湿法退火工艺之后具有良好的电性能(以上参考图5a和图5b讨论)。在一些实施例中，相对于衬底50，衬里层62具有比栅极电介质112小的有效氧化物电荷。换句话说，衬里层62和衬底50的界面可以具有比栅极电介质112和衬底50的界面小的有效氧化物电荷(q
eff
)。
72.栅极电极114分别沉积在栅极电介质112之上，并且填充凹槽100的剩余部分。栅极电极114可以包括含金属材料，例如，氮化钛、氧化钛、氮化钽、碳化钽、钴、钌、铝、钨、其组合或其多层。例如，尽管示出了单层栅极电极114，但是栅极电极114可以包括任意数量的衬里层、任意数量的功函数调整层和填充材料。在填充凹槽100之后，可以执行诸如cmp之类的平坦化工艺以去除栅极电介质112和栅极电极114的材料的多余部分，这些多余部分位于第一ild层98的顶表面之上。栅极电介质112和栅极电极114的(一种或多种)材料的剩余部分因此形成所得finfet的替换栅极。栅极电介质112和栅极电极114可以统称为栅极结构110或“栅极堆叠”。栅极结构110沿着鳍54的沟道区域68的侧壁延伸。
73.在n型区域50n和p型区域50p中形成栅极电介质112可以同时发生，使得每个区域中的栅极电介质112由相同的材料形成，并且形成栅极电极114可以同时发生，使得每个区域中的栅极电极114由相同的材料形成。在一些实施例中，每个区域中的栅极电介质112可以通过不同的工艺形成，使得栅极电介质112可以是不同的材料，和/或每个区域中的栅极电极114可以通过不同的工艺形成，使得栅极电极114可以是不同的材料。当使用不同的工艺时，可以使用各种掩蔽步骤来掩蔽和暴露适当的区域。
74.在图14a和图14b中，第二ild层118沉积在第一ild层98之上。在一些实施例中，第
二ild层118是通过可流动cvd方法形成的可流动膜。在一些实施例中，第二ild层118是由电介质材料(例如，psg、bsg、bpsg、usg等)形成的，并且可以通过任意适当的方法(例如，cvd和pecvd)来沉积。在一些实施例中，在第一ild层98和第二ild层118之间形成蚀刻停止层。
75.在一些实施例中，在形成第二ild层118之前，在各自的栅极堆叠(包括栅极电介质112和相应栅极电极114)之上形成栅极掩模116。将栅极掩模116设置在相对的成对栅极间隔件92之间。在一些实施例中，形成栅极掩模116包括使栅极电介质112和栅极电极114凹陷，使得在相对的成对的栅极间隔件92之间形成凹槽。在凹槽中填充一层或多层电介质材料，例如氮化硅、氮氧化硅等，并且执行平坦化工艺以去除电介质材料的在第一ild层98之上延伸的多余部分。栅极掩模116包括在凹槽中的电介质材料的剩余部分。随后形成的栅极接触穿透第二ild层118和栅极掩模116以接触凹陷的栅极电极114的顶表面。
76.在图15a和图15b中，分别形成到外延源极/漏极区域94和栅极电极114的源极/漏极接触件122和栅极接触件124。穿过第二ild层118、第一ild层98和cesl 96形成用于源极/漏极接触件122的开口。穿过第二ild层118和栅极掩模116形成用于栅极接触件124的开口。可以使用可接受的光刻和蚀刻技术来形成开口。在开口中形成诸如扩散阻挡层、粘附层等之类的衬里(未示出)以及导电材料。衬里可以包括钛、氮化钛、钽、氮化钽等。导电材料可以是铜、铜合金、银、金、钨、钴、铝、镍等。可以执行诸如cmp之类的平坦化工艺以从第二ild层118的顶表面去除多余的材料。剩余的衬里和导电材料在开口中形成源极/漏极接触件122和栅极接触件124。可以执行退火工艺以在外延源极/漏极区域94和源极/漏极接触件122之间的界面处形成硅化物。源极/漏极接触件122被实体和电气地耦合到外延源极/漏极区域94，并且栅极接触件124被实体和电气地耦合到栅极电极114。源极/漏极接触件122和栅极接触件124可以以不同的工艺形成，或者可以以相同的工艺形成。尽管源极/漏极接触件122和栅极接触件124中的每一个被示出为形成为具有相同的截面，但是应当理解，源极/漏极接触件122和栅极接触件124中的每一个可以被形成为具有不同的截面，这可以避免接触件的短路。
77.所公开的finfet实施例还可以应用于纳米结构器件，例如，纳米结构(例如，纳米片、纳米线、栅极全环绕等)场效应晶体管(nsfet)。在nsfet实施例中，鳍被通过对沟道层和牺牲层的交替层的堆叠进行图案化而形成的纳米结构代替。虚拟栅极堆叠和源极/漏极区域以与上述实施例类似的方式形成。在虚设栅极堆叠被去除之后，牺牲层可以在沟道区域中被部分或全部去除。替换栅极结构以与上述实施例类似的方式形成，替换栅极结构可以部分或完全填充通过去除牺牲层而留下的开口，并且替换栅极结构可以部分或完全围绕nsfet器件的沟道区域中的沟道层。可以以与上述实施例类似的方式来形成ild以及到替换栅极结构和源极/漏极区域的接触件。纳米结构器件可以如美国专利申请公开no.2016/0365414中所公开的那样来形成，该专利公开通过引用以其整体并入本文。
78.当形成衬里层62时，在上述温度下以及在上述持续时间内执行ald工艺的脉冲，可使衬里层62形成有期望氮浓度。图16是来自用于形成衬里层62的不同工艺的实验数据的图表。具体地，图16示出了当在不同的持续时间内执行ald工艺的第三脉冲时，衬里层62的初始和最终氮浓度(例如，在湿法退火工艺之前和之后)。区域102中的数据点是针对通过将氧源前体保持在ald室内上述范围的持续时间内而形成的衬里层的。这些衬里层的初始氮浓度在约5％至约30％的范围内，并且最终氮浓度在约1％至约5％的范围内。区域104中的数
据点是针对通过将氧源前体保持在ald室内超出上述范围的持续时间而形成的衬里层的。该衬里层的初始和最终氮浓度在期望范围之外。
79.实施例可以实现优点。形成具有在约5％至约30％的范围内的初始氮浓度和在约至约的范围内的初始厚度的衬里层62有助于衬里层62提供足够的抗氧化性以在用于形成填充材料64的湿法退火工艺期间保护鳍54，并且还有助于确保在湿法退火工艺之后充分降低衬里层62和填充材料64之间的蚀刻选择性。避免鳍54的氧化有助于改善所得finfet的沟道迁移率。此外，形成氮氧化硅的衬里层62可能优于形成诸如氮化硅之类的其他电介质材料的衬里层62。例如，氮氧化硅比氮化硅遭受更小的充电效应，有助于减少所得finfet的沟道泄漏。
80.在实施例中，一种方法包括：形成从半导体衬底延伸的第一鳍和第二鳍；沿着第一鳍的第一侧壁、第二鳍的第二侧壁和半导体衬底的顶表面沉积衬里层，衬里层由氮浓度在5％至30％的范围内的氮氧化硅形成；在衬里层上沉积填充材料，该填充材料由硅形成；对衬里层和填充材料进行退火，退火将填充材料转换为氧化硅，退火将衬里层的氮浓度降低到1％至5％的范围；以及使衬里层和填充材料凹陷以在第一鳍和第二鳍之间形成隔离区域。
81.在该方法的一些实施例中，对衬里层和填充材料进行退火减小了衬里层的厚度。在该方法的一些实施例中，在退火之前的衬里层的厚度在至的范围内，并且在退火之后的衬里层的厚度在至的范围内。在该方法的一些实施例中，沉积衬里层包括：将半导体衬底放置在沉积室中；执行原子层沉积(ald)循环，包括：将六氯乙硅烷引入到沉积室中；从沉积室清除六氯乙硅烷；将氧引入到沉积室中；从沉积室清除氧；将氨引入到沉积室中；以及从沉积室清除氨；以及重复ald循环。在该方法的一些实施例中，六氯乙硅烷在沉积室中保持在5秒至120秒的范围内的持续时间，氧在沉积室中保持在5秒至100秒的范围内的持续时间，氨在沉积室中保持在5秒至100秒的范围内的持续时间，并且ald循环重复5至100次。在该方法的一些实施例中，引入六氯乙硅烷、引入氧和引入氨各自在450℃至700℃的范围内的温度下执行。在该方法的一些实施例中，对衬里层和填充材料进行退火包括：在400℃至750℃的范围内的温度下执行湿法退火工艺，并且持续时间在1小时至5小时的范围内。在该方法的一些实施例中，湿法退火工艺利用通过原位蒸汽生成(issg)产生的蒸汽来执行。
82.在实施例中，一种方法包括：形成从半导体衬底延伸的第一鳍和第二鳍；利用原子层沉积(ald)工艺来沉积第一电介质材料，以沿着第一鳍的第一侧壁、第二鳍的第二侧壁和半导体衬底的顶表面形成衬里层；利用可流动化学气相沉积(fcvd)工艺来沉积第二电介质材料以在衬里层上形成填充材料，第二电介质材料与第一电介质材料不同，衬里层的一部分在fcvd工艺期间被转换为第二电介质材料；以及使衬里层和填充材料凹陷以在第一鳍和第二鳍之间形成隔离区域。
83.在该方法的一些实施例中，使衬里层和填充材料凹陷包括：蚀刻衬里层和填充材料，在蚀刻之后，衬里层和填充材料的顶表面是共面的。在该方法的一些实施例中，蚀刻衬里层和填充材料包括：执行使用稀氢氟(dhf)酸的湿法蚀刻，该湿法蚀刻以相同的速率去除衬里层和填充材料。在该方法的一些实施例中，在fcvd工艺之前，第一电介质材料是氮浓度
在5％至30％的范围内的氮氧化硅，并且在fcvd工艺之后，第一电介质材料是氮浓度在1％至5％的范围内的氮氧化硅。在该方法的一些实施例中，在fcvd工艺之前，衬里层的厚度在至的范围内，并且在fcvd工艺之后，衬里层的剩余部分的厚度在至的范围内。在该方法的一些实施例中，利用fcvd工艺来沉积第二电介质材料包括：利用化学气相沉积(cvd)工艺来沉积硅；以及执行湿法退火工艺以将硅转换为氧化硅。在该方法的一些实施例中，在湿法退火工艺期间，第一鳍或第二鳍不发生氧化。在一些实施例中，该方法还包括：在第一鳍、第二鳍和隔离区域上形成栅极结构；在第一鳍中并邻近栅极结构形成第一对源极/漏极区域；以及在第二鳍中并邻近栅极结构形成第二对源极/漏极区域。
84.在实施例中，一种结构包括：第一鳍，从衬底延伸；第二鳍，从衬底延伸；隔离区域，在第一鳍和第二鳍之间，该隔离区域包括：主层，为氧化硅；以及衬里层，为氮浓度在1％至5％的范围内的氮氧化硅，该衬里层被设置在主层与第一鳍、第二鳍和衬底中的每一者之间，衬里层和主层的顶表面是共面的。
85.在该结构的一些实施例中，衬里层的厚度在至的范围内。在一些实施例中，该结构还包括：栅极电介质，包括在第一鳍、第二鳍和隔离区域上的氧化硅的界面层；以及栅极电极，在栅极电介质上。在该结构的一些实施例中，衬里层与第一鳍和第二鳍中的每一者的界面具有第一有效氧化物电荷，并且界面层与第一鳍和第二鳍中的每一者的界面具有第二有效氧化物电荷，第二有效氧化物电荷大于第一有效氧化物电荷。
86.以上概述了若干实施例的特征，使得本领域技术人员可以更好地理解本公开的各方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改其他工艺和结构以实现本文介绍的实施例的相同目的和/或实现本文介绍的实施例的相同优点的基础。本领域技术人员还应该认识到，这样的等同构造不脱离本公开的精神和范围，并且他们可以在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替换和变更。
87.示例1是一种形成半导体器件的方法，包括：形成从半导体衬底延伸的第一鳍和第二鳍；沿着所述第一鳍的第一侧壁、所述第二鳍的第二侧壁和所述半导体衬底的顶表面沉积衬里层，所述衬里层由氮浓度在5％至30％的范围内的氮氧化硅形成；在所述衬里层上沉积填充材料，所述填充材料由硅形成；对所述衬里层和所述填充材料进行退火，所述退火将所述填充材料转换为氧化硅，所述退火将所述衬里层的氮浓度降低到1％至5％的范围；以及使所述衬里层和所述填充材料凹陷以在所述第一鳍和所述第二鳍之间形成隔离区域。
88.示例2是示例1所述的方法，其中，对所述衬里层和所述填充材料进行退火减小了所述衬里层的厚度。
89.示例3是示例2所述的方法，其中，在所述退火之前的所述衬里层的厚度在至的范围内，并且在所述退火之后的所述衬里层的厚度在至的范围内。
90.示例4是示例1所述的方法，其中，沉积所述衬里层包括：将所述半导体衬底放置在沉积室中；执行原子层沉积(ald)循环，包括：将六氯乙硅烷引入到所述沉积室中；从所述沉积室清除所述六氯乙硅烷；将氧引入到所述沉积室中；从所述沉积室清除所述氧；将氨引入到所述沉积室中；以及从所述沉积室清除所述氨；以及重复所述ald循环。
91.示例5是示例4所述的方法，其中，所述六氯乙硅烷在所述沉积室中保持在5秒至120秒的范围内的持续时间，所述氧在所述沉积室中保持在5秒至100秒的范围内的持续时
间，所述氨在所述沉积室中保持在5秒至100秒的范围内的持续时间，并且所述ald循环重复5至100次。
92.示例6是示例4所述的方法，其中，引入六氯乙硅烷、引入氧和引入氨各自在450℃至700℃的范围内的温度下执行。
93.示例7是示例1所述的方法，其中，对所述衬里层和所述填充材料进行退火包括：在400℃至750℃的范围内的温度下执行湿法退火工艺，并且持续时间在1小时至5小时的范围内。
94.示例8是示例7所述的方法，其中，所述湿法退火工艺利用通过原位蒸汽生成(issg)产生的蒸汽来执行。
95.示例9是一种形成半导体器件的方法，包括：形成从半导体衬底延伸的第一鳍和第二鳍；利用原子层沉积(ald)工艺来沉积第一电介质材料，以沿着所述第一鳍的第一侧壁、所述第二鳍的第二侧壁和所述半导体衬底的顶表面形成衬里层；利用可流动化学气相沉积(fcvd)工艺来沉积第二电介质材料，以在所述衬里层上形成填充材料，所述第二电介质材料与所述第一电介质材料不同，所述衬里层的一部分在所述fcvd工艺期间被转换为所述第二电介质材料；以及使所述衬里层和所述填充材料凹陷以在所述第一鳍和所述第二鳍之间形成隔离区域。
96.示例10是示例9所述的方法，其中，使所述衬里层和所述填充材料凹陷包括：蚀刻所述衬里层和所述填充材料，在所述蚀刻之后，所述衬里层和所述填充材料的顶表面是共面的。
97.示例11是示例10所述的方法，其中，蚀刻所述衬里层和所述填充材料包括：执行使用稀氢氟(dhf)酸的湿法蚀刻，所述湿法蚀刻以相同的速率去除所述衬里层和所述填充材料。
98.示例12是示例9所述的方法，其中，在所述fcvd工艺之前，所述第一电介质材料是氮浓度在5％至30％的范围内的氮氧化硅，并且在所述fcvd工艺之后，所述第一电介质材料是氮浓度在1％至5％的范围内的氮氧化硅。
99.示例13是示例9所述的方法，其中，在所述fcvd工艺之前，所述衬里层的厚度在至的范围内，并且在所述fcvd工艺之后，所述衬里层的剩余部分的厚度在至的范围内。
100.示例14是示例9所述的方法，其中，利用所述fcvd工艺来沉积所述第二电介质材料包括：利用化学气相沉积(cvd)工艺来沉积硅；以及执行湿法退火工艺以将所述硅转换为氧化硅。
101.示例15是示例14所述的方法，其中，在所述湿法退火工艺期间，所述第一鳍和所述第二鳍不发生氧化。
102.示例16是示例9所述的方法，还包括：在所述第一鳍、所述第二鳍和所述隔离区域上形成栅极结构；在所述第一鳍中并邻近所述栅极结构形成第一对源极/漏极区域；以及在所述第二鳍中并邻近所述栅极结构形成第二对源极/漏极区域。
103.示例17是一种半导体结构，包括：第一鳍，从衬底延伸；第二鳍，从所述衬底延伸；隔离区域，在所述第一鳍和所述第二鳍之间，所述隔离区域包括：主层，为氧化硅；以及衬里层，为氮浓度在1％至5％的范围内的氮氧化硅，所述衬里层被设置在所述主层与所述第一
鳍、所述第二鳍和所述衬底中的每一者之间，所述衬里层和所述主层的顶表面是共面的。
104.示例18是示例17所述的结构，其中，所述衬里层的厚度在至的范围内。
105.示例19是示例17所述的结构，还包括：栅极电介质，包括在所述第一鳍、所述第二鳍和所述隔离区域上的氧化硅的界面层；以及栅极电极，在所述栅极电介质上。
106.示例20是示例19所述的结构，其中，所述衬里层与所述第一鳍和所述第二鳍中的每一者的界面具有第一有效氧化物电荷，并且所述界面层与所述第一鳍和所述第二鳍中的每一者的界面具有第二有效氧化物电荷，所述第二有效氧化物电荷大于所述第一有效氧化物电荷。