集成电路结构及其布局图的生成方法与流程

1.本发明的实施例总体涉及半导体领域，更具体地，涉及集成电路结构及其布局图的生成方法。


背景技术：

2.集成电路(ic)小型化的持续趋势导致器件越来越小，功耗更低，但与早期技术相比，以更高的速度提供更多功能。ic通常包括在ic布局图中表示的多个半导体器件。ic布局图是分层的，并且包括根据半导体器件的设计规范执行更高级别功能的模块。模块通常由单元组合构成，每个单元代表一个或多个配置为执行特定功能的半导体结构。
3.为了形成更高级别的模块并且实现外部连接，单元和其他ic部件通过在多个重叠金属层中形成的互连结构相互布线。单元布局和互连布线是ic整体设计过程的部分。各种电子设计自动化(eda)工具用于生成、修改和验证半导体器件的设计。


技术实现要素：

4.本发明的一个方面提供了一种集成电路(ic)布局图的生成方法，所述方法包括：获得对应于相邻金属层的交叉的第一多个轨道和第二多个轨道的网格；确定相应的所述第一多个轨道和所述第二多个轨道的符合第一规则的第一节距和第二节距；将通孔定位图案应用于所述网格，从而将通孔区域限制于交替的对角网格线；在所述交替的对角网格线的网格交叉点的一些或所有处定位所述通孔区域；以及生成包括沿所述交替的对角网格线定位的所述通孔区域的所述ic布局图。
5.本发明的另一个方面提供了一种集成电路(ic)结构，包括：多个第一金属段，位于半导体衬底的第一金属层中，所述多个第一金属段对应于第一轨道；多个第二金属段，位于所述半导体衬底的与所述第一金属层相邻的第二金属层中，所述多个第二金属段对应于垂直于所述第一轨道的第二轨道；以及多个通孔结构，被配置为将所述多个第一金属段电连接到所述多个第二金属段，其中，所述第一轨道和所述第二轨道的交叉位置限定了包括与第二多个对角网格线交替的第一多个对角网格线的网格，所述第一多个对角网格线包括所述多个通孔结构中位于连续交叉位置的至少三个通孔结构，以及所述第二多个对角网格线不包括所述多个通孔结构中的通孔结构。
6.本发明的又一个方面提供了一种制造多个通孔结构的方法，所述方法包括：提供一种集成电路(ic)光掩模，所述集成电路光掩模包括沿网格的交替对角网格线定位的通孔部件和辅助部件；将所述集成电路光掩模与半导体衬底的第一金属层的金属段对准，所述金属段具有对应于所述网格的第一节距的间隔；执行一个或多个包括所述集成电路光掩模的光刻工艺，从而限定与所述通孔部件对应的通孔结构位置；以及在限定的所述通孔结构位置处形成通孔结构。
附图说明
7.当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
8.图1是根据一些实施例的ic布局图的示意图。
9.图2a-图2c是根据一些实施例的ic布局图的示意图。
10.图2d是根据一些实施例的ic光掩模的图。
11.图3是根据一些实施例的生成ic布局图的方法的流程图。
12.图4是根据一些实施例的制造ic光掩模的方法的流程图。
13.图5a和5b是根据一些实施例的ic制造系统的图。
14.图6是根据一些实施例的制造多个通孔结构的方法的流程图。
15.图7a-图8是根据一些实施例的金属规则的图。
16.图9是根据一些实施例的应用金属规则(metal rule)的方法的流程图。
17.图10是根据一些实施例的ic设计系统的框图。
18.图11是根据一些实施例的ic制造系统和与其相关联的ic制造流程的框图。
具体实施方式
19.本发明提供了用于实现本公开的不同特征的许多不同的实施例或示例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。诸如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
20.而且，为了便于描述，在此可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
21.在各种实施例中，通孔区域沿着交替的对角网格线布置并且空位置填充有辅助部件，从而形成连续的对角通孔图案。基于包含此类图案的ic布局图和掩模的制造工艺和ic结构受益于图案的均匀性，使得与不基于连续对角通孔图案的方法相比，产量得到提高。在一些实施例中，将一种或多种金属规则应用于与通孔区域相邻的金属层中的一个或两个，由此与不应用此类金属规则的方法相比提高了布线效率。
22.在下面的讨论中，图1-图3涉及根据一些实施例的产生对应于包括连续对角通孔图案的ic结构的ic布局图的方法。图4涉及根据一些实施例的制造包括连续对角通孔图案的ic光掩模的方法。图5a-图6涉及根据一些实施例的制造包括连续对角通孔图案中的多个通孔结构的ic结构的方法。图7a-图8涉及根据一些实施例的产生包括金属规则的ic布局图的方法。图10和图11涉及根据一些实施例的系统和制造流程。
23.图1是根据一些实施例的ic布局图100的图。图1描绘了ic布局图100以及x和y方向上的平面图。在各种实施例中，ic布局图100是以下关于图2a-图2c讨论的ic布局图200l的部分。在一些实施例中，ic布局图100对应于基于ic布局图100制造的ic结构。
24.ic布局图100包括通孔位置vl1-vl6。通孔位置，例如通孔位置v1-v6，是ic布局图的对应于相邻金属层的垂直金属轨(图1中未示出)的交叉点的部分，金属轨对应于至少部分地限定相邻金属层中的金属段的金属区域的位置。
25.在图1所示的实施例中。参照图1，ic布局图100包括在相邻金属层的第一层中的金属区mar和在相邻金属层的第二层中的金属区mbr。在一些实施例中，金属区域mar和mbr对应于下面关于图7a-7d讨论的金属区域mr1-mr3。在一些实施例中，金属区域mar和mbr代表ic结构的金属段，例如下面关于图5b讨论的根据金属区域mar和mbr制造的金属段mx。
26.每个金属轨交叉位置限定了一个位置，在该位置上可以放置通孔区域。通孔区域，例如下面关于图2a-图2d讨论的通孔区域200v，是ic布局图中能够至少部分地限定相邻金属层的金属段之间的电连接件(例如下面关于图5b讨论的通孔结构v)的部分。
27.相邻金属层的第一层的金属轨具有轨道节距map，并且相邻金属层的第二层的金属轨具有大于或小于轨道节距map的轨道节距mbp。在各种实施例中，轨道节距map对应于覆盖在相邻的第二金属层上的第一金属层并且大于或小于轨道节距mbp，或者轨道节距mbp对应于覆盖在相邻的第一金属层上的第二金属层并且大于或小于轨道节距map。
28.在图1中描绘的金属区域mar和mbr以及通孔位置v1-v6的数量、位置和相对尺寸是为了说明的目的而提供的非限制性实例。在各种实施例中，ic布局图100包括具有不同于图1所示的数量、位置和/或相对尺寸的金属区域mar和mbr以及通孔位置v1-v6。
29.每个通孔位置vl1和vl2在y方向上与相应的通孔位置vl3或vl4隔开轨道节距map，每个通孔位置vl3和vl4在y方向上与相应的通孔位置vl5或vl6隔开轨道节距map，并且每个通孔位置vl1、vl3和vl5在x方向上与对应通孔位置vl2、vl4或vl6分开轨道节距mbp。
30.基于相邻金属层的金属轨是垂直的，每个给定的通孔位置v1-v6，例如位置vl1，与每个对应的对角相邻的通孔位置vl1-vl6，例如vl4，隔开距离vp。距离vp具有包括对应于金属节距map和mbp的侧边的直角三角形的斜边值，由下式给出
[0031][0032]
相关于与用于形成由通孔区域限定的通孔相关的制造工艺的节距限制在通孔位置v1-v6处放置通孔区域是轨道节距map和mbp以及距离vp值的函数。在一些实施例中，制造工艺包括一个或多个光刻操作，使得通孔节距限制基于所施加的电磁辐射(例如远紫外(euv)光)的波长，如下面关于图2d进一步讨论的。
[0033]
给定的制造工艺包括最小通孔节距规则，使得所有通孔以大于或等于最小通孔节距规则的距离分隔。在各种实施例中，制造工艺还包括通孔节距阈值，使得没有限制适用于大于通孔节距阈值的通孔节距值，并且通孔节距限制适用于从最小通孔节距规则到通孔节距阈值的通孔节距值。
[0034]
因此，在轨道节距map和mbp中的较小者大于通孔节距阈值的情况下，不适用通孔节距限制，并且在轨道节距map和mbp中较小的一个在最小通孔节距规则到通孔节距阈值的范围内的情况下，通孔节距限制适用。在一些实施例中，通孔节距限制包括具有均匀通孔节距的通孔区域。
d13对齐。
[0047]
图2b中描绘的实施例是为了说明的目的而提供的非限制性实例。在一些实施例中，不是使用禁止位置200f来指定不能放置通孔区域的通孔位置，而是应用其他ic布局图区域，例如对角延伸且定位成重叠多个通孔位置的细长区域，以便指定不能放置通孔区域的通孔位置。
[0048]
对角网格线d1-d6相对于x方向具有负斜率，对角网格线d7-d13相对于x方向具有正斜率。对角网格线d1-d6与对角网格线d7-d13在放置禁止位置200f后剩余的通孔位置处相交。
[0049]
如图2c所示，剩余通孔位置的子集包括通孔区域200v。在一些实施例中，每个剩余通孔位置包括通孔区域200v。每个通孔区域200v位于金属轨at1-at8的一个与金属轨bt1-bt8的一个的交叉处，该交叉处位于对应于对角网格线d1-d6的一个与对角网格线d7-d13的一个的交叉处。
[0050]
在一些实施例中，通孔区域200v代表根据ic布局图200l的通孔区域200v制造的通孔结构，例如下面关于图图5b讨论的通孔结构v。
[0051]
如图2d所示，ic光掩模200m包括定位在放置如上所述的禁止位置200f和通孔区域200v之后剩余的通孔位置的每一个处的辅助部件200af。
[0052]
ic光掩模，例如ic光掩模200m，是被配置为在诸如晶圆的半导体衬底上形成ic图案的至少部分的结构。ic光掩模包括衬底，例如透明衬底，例如熔融石英(sio)、石英、氟化钙或其他合适的材料。ic光掩模还包括光刻胶层，该光刻胶层包括例如通孔的一个或多个部件且包括位于衬底上的一种或多种衰减材料。衰减材料的非限制性实例包括铬、au、mosi、crn、mo、nb2o5、ti、ta、moo3、mon、cr2o3、tin、zrn、tio2、tan、ta2o5、nbn、si3n4、zrn、al2o3n、al2o3r或其他合适的材料中的一种或多种。
[0053]
在各种实施例中，ic光掩模是二元掩模、相移掩模、衰减相移掩模(attpsm)、交替相移掩模(altrsm)、无铬相位光刻(cpl)掩模或其他合适的掩模类型。
[0054]
辅助部件，例如辅助部件200af，是添加到ic光掩模且配置为执行分辨率增强技术(ret)的校正部件，例如光学邻近校正(opc)部件。在一些实施例中，辅助部件包括一种或多种衰减材料或对应于一种或多种衰减材料中的间隙。在一些实施例中，辅助部件是亚分辨率辅助部件(sraf)，例如，具有相对于施加的电磁辐射的波长的尺寸，使得部件被配置为为当所述ic光掩模被照射时，所述部件不会将图像投射到半导体衬底上。在一些实施例中，辅助部件是相移部件。在一些实施例中，辅助部件也被称为散射条或抗散射条。
[0055]
在图2d所示的实施例中，出于说明附加部件的布置的目的，包括金属轨at1-at8和bt1-bt8、交替的对角网格线d1-d13和禁止位置200f但它们并不包括在ic光掩模200m中。在图2d中，通孔区域200v代表一个或多个光刻胶层(未标记)中的ic光掩模200m的部件。
[0056]
因为辅助部件200af位于在放置禁止位置200f和通孔区域200v之后剩余的通孔位置中的每一个处，所以ic光掩模200m被配置为包括沿着与相邻金属层的交叉的金属轨道相对应的交替对角线排列的通孔区域200v和辅助部件200af。
[0057]
在一些实施例中，掩模200m是下面关于图11的掩模室1130讨论的掩模1145。
[0058]
图3是根据一些实施例的生成ic布局图的方法300的流程图。在一些实施例中，生成ic布局图包括生成上面关于图2a-图2c讨论的、对应于ic光掩模(例如上文关于图2d讨论
图2d所讨论的。
[0069]
在操作340，在一些实施例中，一个或多个金属设计规则被应用于相邻金属层中的一个或两个。应用一个或多个金属设计规则包括增加相邻金属层之间电连接件的布线灵活性。
[0070]
在一些实施例中，应用一个或多个金属设计规则包括将第一和第二多个轨道中的一个或两个分成具有不同节距的两个轨道子集。在一些实施例中，将第一和/或第二多个轨道划分为两个轨道子集包括执行方法900的一个或多个操作，如下面关于图7a-图9所讨论的。
[0071]
在一些实施例中，应用金属设计规则包括减少金属层的封闭(enclosure)规则和端到端(end-to-end)间隔规则中的一个或多个。在一些实施例中，减少封闭规则和/或端到端间隔规则包括执行方法900的一个或多个操作，如下面关于图7a-图9所讨论的。
[0072]
在操作350，通孔区域被定位在交替对角网格线的一些或所有网格交叉点处。定位通孔区域包括至少部分地限定至少部分地由金属区域限定的每个相邻金属层的金属段之间的电连接件。在一些实施例中，限定相邻金属层的金属段之间的电连接件包括定位与基于在操作340中应用的一个或多个金属规则定位的一个或多个金属区域重叠的通孔区域。
[0073]
在一些实施例中，定位通孔区域包括将通孔区域200v定位在对角网格线d1-d13的一些或所有网格交叉点处，如上文关于图1-图2d所讨论的。
[0074]
在操作360，在一些实施例中，生成包括沿交替对角网格线定位的通孔区域的ic布局图。生成ic布局图是由例如下面关于图10讨论的ic设计系统1000的处理器1002的处理器执行。
[0075]
在一些实施例中，生成ic布局图包括将ic布局图存储在存储器件中，例如下面关于图10讨论的ic设计存储器1007。在一些实施例中，将ic布局图存储在存储器件中包括通过网络(例如以下关于图10讨论的ic设计系统1000的网络1014)存储ic布局图。
[0076]
在各种实施例中，生成和/或存储ic布局图包括生成和/或存储上面关于图1-图2d讨论的ic布局图200l。
[0077]
在操作370，在一些实施例中，基于ic布局图制造一个或多个半导体掩模。下面关于ic制造系统1100和图11讨论制造一个或多个半导体掩模。
[0078]
在一些实施例中，制造一个或多个半导体掩模包括制造以上关于图1-图2d所讨论的ic光掩模200m。在一些实施例中，制造一个或多个半导体掩模包括执行下面关于图4讨论的方法400的一个或多个操作。
[0079]
在一些实施例中，制造一个或多个半导体掩模中的一个是基于以上关于图1-图2d讨论的ic布局图200l。
[0080]
在操作380，在一些实施例中，基于ic布局图执行一个或多个制造操作。在一些实施例中，执行一个或多个制造操作包括基于ic布局图执行一个或多个光刻曝光。下面关于ic制造系统1100和图11讨论基于ic布局图执行一个或多个制造操作，例如一个或多个光刻曝光。
[0081]
在一些实施例中，执行一个或多个制造操作包括执行下面关于图6讨论的方法600的一个或多个操作。
[0082]
在一些实施例中，执行一个或多个制造操作是基于以上关于图1-图2d讨论的ic布
局图200l和/或ic光掩模200m。
[0083]
通过执行方法300的一些或全部操作，生成包括连续对角通孔图案的ic布局图，例如ic布局图200l。基于这种ic布局图的制造工艺受益于图案均匀性，因此与不基于连续对角通孔图案的方法相比，产量得到提高。
[0084]
图4是根据一些实施例的制造ic光掩模的方法400的流程图。在一些实施例中，制造ic光掩模包括制造以上关于图2d讨论的ic光掩模200m，此ic光掩模对应于ic布局图，例如，上面关于图2a-图2c讨论的ic布局图200l。
[0085]
在一些实施例中，方法400的一些或全部由计算机的处理器执行。在一些实施例中，方法400的一些或全部由下面关于图10讨论的ic设计系统1000的处理器1002执行。
[0086]
方法400的一些或全部操作能够作为在掩模室(例如下面关于图11讨论的掩模室1130)中执行的一个或多个操作的部分来执行。
[0087]
在一些实施例中，方法400的操作以图4中描绘的顺序执行。在一些实施例中，方法400的操作同时和/或以不同于图4中描绘的顺序的顺序执行。在一些实施例中，在执行方法400的一个或多个操作之前、之间、期间和/或之后执行一个或多个操作。
[0088]
在操作410，在一些实施例中，提供具有光刻胶层的衬底。根据以上关于ic光掩模200m和图2d的讨论以及下面关于掩模室1130和图11讨论，执行提供具有光刻胶层的衬底的操作。
[0089]
在操作420，接收ic布局图。ic布局图包括沿与相邻金属层的相交金属轨对应的交替对角线排列的多个通孔区域。在一些实施例中，接收ic布局图包括接收ic布局图200l，该ic布局图200l包括上文关于图1-图2d讨论的通孔区域200v。
[0090]
在操作430中，在光刻胶层上形成与多个通孔区域对应的部件。在一些实施例中，形成部件包括使用一种或多种工艺，包括光刻胶沉积、软烘、掩模对准、曝光(例如图案化)、烘烤、光刻胶显影、硬烘、剥离光刻胶和/或其他工艺。在一些实施例中，形成部件包括光刻图案化，光刻图案化包括电子束写入、离子束写入、无掩模光刻和/或分子印迹。
[0091]
在一些实施例中，在光刻胶层上形成对应于多个通孔区域的部件包括形成对应于上文关于图1-图2d讨论的通孔区域200v的通孔部件。
[0092]
在操作440，在沿着与不包括多个通孔区域中的通孔区域的相交金属轨对应的交替对角线的每个位置处且在光刻胶层中形成辅助部件。以上文在操作430中关于形成多个通孔区域所讨论的方式来执行形成辅助部件。
[0093]
在一些实施例中，在光刻胶层中形成辅助部件包括形成以上关于图1-图2d所讨论的辅助部件200af。
[0094]
在一些实施例中，在光刻胶层中形成辅助部件包括执行下面关于图11讨论的数据准备1132。
[0095]
在一些实施例中，在操作410接收ic布局图包括接收包括对应于辅助部件的通孔辅助区域的ic布局图，并且操作430和440是包括在光刻胶层中形成多个通孔区域和辅助部件的相同的操作。
[0096]
通过执行方法400的一些或全部操作，产生包括连续对角通孔图案的ic光掩模，例如ic光掩模200m。基于这种ic光掩模的制造工艺受益于图案均匀性，因此与不基于连续对角通孔图案的方法相比，产量得到提高。
[0097]
图5a和图5b是根据一些实施例的ic制造系统500的图。图5a是ic制造系统500的顶层图，图5b包括ic制造系统500的部分的细节。为了说明的目的简化了图5a和5b。在一些实施例中，ic制造系统500包括除了图5a和5b描绘的那些部件之外的一个或多个部件。
[0098]
ic制造系统500被配置为执行一个或多个ic制造工艺，包括上文关于图1-图4讨论的ic光掩模200m。如图5a所示，ic制造系统500包括被配置为将辐射520投射到位于半导体衬底530上方的ic光掩模200m上的辐射源510。在各种实施例中，辐射源510被配置为输出包括电磁辐射(例如uv光、euv光、x射线)、电子束或离子束的辐射520。
[0099]
半导体衬底530包括根据ic布局图200l制造的ic结构。图5a和5b表示处于中间制造阶段(例如，在构造两个相邻金属层中的第二个金属层的金属段之前)的半导体衬底530。
[0100]
如图5b所示，ic光掩模200m包括位于衬底sub上的光刻胶层pr1。光刻胶层pr1包括通孔区域200v的实例和辅助部件200af的实例，每个都在上面关于图1-图4进行了讨论。在图5b所示的实施例中，通孔区200v和辅助部件200af的每一个都包括在光刻胶层pr1中的间隙，对应于通孔区200v的间隙大于对应于辅助部件200af的间隙。在一些实施例中，通孔区域200v和辅助部件200af中的每一个包括光刻胶层pr1的部分，对应于通孔区域200v的部分大于对应于辅助部件200af的部分。
[0101]
半导体衬底530包括金属段mx的两个实例位于其中的下介电层dl和覆盖下介电层dl的上介电层dl。光刻胶层pr2覆盖在上介电层dl上。
[0102]
ic光掩模200m位于半导体衬底530上方，使得通孔区域200v和辅助部件200af中的每一个与金属段mx的对应实例垂直对准。如图5b所示，ic光掩模200m在通孔区域200v处接收的辐射520导致在光刻胶层pr2中形成图像vi，图像vi对应于随后在覆盖并接触金属段的实例mx的上介电层dl中形成的通孔结构v。在辅助部件200af处由ic光掩模200m接收的辐射520不会导致在光刻胶层pr2中形成图像，而是辅助图像iv的形成。
[0103]
图6是根据一些实施例的制造多个通孔结构的方法600的流程图。方法600可操作以使用上文关于图5a和图5b讨论的ic制造系统500、基于ic光掩模200m形成多个通孔结构。
[0104]
在一些实施例中，方法600的操作以图6中描绘的顺序执行。在一些实施例中，方法600的操作以不同于图6中描绘的顺序的顺序执行。在一些实施例中，在在方法600的操作之前、期间和/或之后执行一个或多个附加操作。在一些实施例中，执行方法600的一些或全部操作，包括执行如下面关于ic代工厂1150和图11所讨论的一个或多个操作。
[0105]
在操作610，提供包括沿网格的交替对角网格线定位的通孔区域和辅助部件的ic光掩模。在一些实施例中，提供ic光掩模包括提供以上关于图1-图5b所讨论的ic光掩模200m。
[0106]
在操作620，ic光掩模与半导体衬底的第一金属层的金属段对齐，金属段具有对应于网格的第一节距的节距。在一些实施例中，将ic光掩模与半导体衬底的第一金属层的金属段对准包括将ic光掩模200m与半导体衬底530的金属段mx的实例对准，如上文关于图5a和图5b所讨论的。
[0107]
在操作630中，执行包括ic光掩模的一个或多个光刻工艺，从而限定对应于通孔部件的通孔结构位置。根据以下关于ic代工厂1150和图11的讨论来执行一个或多个光刻工艺。
[0108]
限定通孔结构位置包括使用ic光掩模的通孔部件以在半导体衬底上的通孔结构
位置处形成图像，以及使用ic光掩模的辅助部件来辅助形成图像。在一些实施例中，使用通孔和辅助部件包括使用ic光掩模200m的通孔区域200v和辅助部件200af来辅助形成如上文关于图1-图5b所讨论的图像iv。
[0109]
在操作640，在限定的通孔结构位置处形成通孔结构。根据以下关于ic代工厂1150和图11的讨论来执行形成通孔结构，并且包括执行多个制造操作：包括沉积和图案化一个或多个光刻胶层；执行一个或多个蚀刻工艺；以及执行一个或多个沉积工艺，由此一种或多种导电材料被配置为形成接触下面的金属段的连续的低电阻结构。
[0110]
在一些实施例中，形成通孔结构包括形成上面关于图5a和图5b讨论的通孔结构v。
[0111]
在一些实施例中，形成通孔结构包括形成覆盖通孔结构的一个或多个结构，例如，与包括金属段mx的第一金属层相邻且覆盖在第一金属层上的第二金属层的金属段。在一些实施例中，形成通孔结构包括作为镶嵌工艺的部分形成金属段和通孔结构。
[0112]
通过执行方法600的一些或全部操作，执行基于包括连续对角通孔图案的ic光掩模(例如，ic光掩模200m)的制造工艺，使得与不是基于连续对角通孔图案的方法相比，图案均匀性提高了产量。
[0113]
图7a-图8是根据一些实施例的金属规则的图。图7a和7b描绘了其中最小金属线长度对应于两个通孔的实施例，图7c和7d描绘了其中最小金属线长度对应于三个通孔的实施例，图8描绘了其中多个轨道被分成具有不同节距的两个轨道子集的实施例。
[0114]
图7a包括轨道t1-tn、金属区域mr1和mr2以及通孔区域200v，如上面关于图1-图6所讨论的，以轨道t1-tn的相应轨道为中心。轨道t1-tn对应于第一金属层的轨道at1-at8或bt1-bt8，如上面关于图1-图6所讨论的，金属区mr1和mr2为与第一金属层相邻的第二金属层的金属段。金属区mr1包含在ic的第一网中，金属区mr2包含在ic的第二网中。
[0115]
相邻通孔区域200v之间的距离rv基于通孔宽度vw(从通孔区域200v的中心到边缘的vw/2的两倍)、通孔外围(via enclosure)ve(从通孔区域200v的边缘到金属区域mr1或mr2的边缘)，以及端到端间隔e2e(金属区域mr1的边缘与金属区域mr2的边缘之间)，由下式给出
[0116]
rv＝vw 2*ve e2e。(4)
[0117]
在图7a所示的实施例中，距离rv对应于轨道数n＝3。
[0118]
图7b描绘了包括在以上关于图1-图6讨论的ic布局图200l中的金属区域mr1和mr2。在图7b所示的实施例中，金属区域mr1和mr2被定位成使得相邻通孔区域200v相隔对应于轨道数量n＝2的距离(未标记)。
[0119]
图7c包括如以上关于图7a所讨论的布置的金属区域mr1和mr2。除了金属段mr2包括与可能被通孔区域200v占据的通孔位置相对应的总共三个接入点之外。图7c还包括包含在ic的第三网中的金属区mr3。
[0120]
在图7c所示的实施例中，距离rv对应于轨道数n＝3。
[0121]
图7d描绘了包括在上面关于图1-图6讨论的ic布局图200l中的金属区域mr2。在图7d所示的实施例中，金属区域mr2被定位成使得通孔位置中的两个被通孔区域200v占据并且通孔区域200v之间的第三通孔位置对应于上文关于图1-图6讨论的禁止位置200f。
[0122]
图8描绘了对应于上面关于图1-图6讨论的轨道at1-at8和bt1-bt8的垂直轨道(未标记)。在图8所示的实施例中，代替y方向上的单个节距map，ic布局图200l包括对应于第一
节距map1的第一轨道子集和对应于第二节距map2的第二轨道子集。
[0123]
节距map1的两个实例和节距map2的五个实例的总和等于第一单元高度ch1，并且节距map1的两个实例和节距map2的两个实例的总和等于第二单元高度ch2。节距map1与map2相差小于制造公差的量，由此通孔区域200v的定位不受轨道位置中的相应偏移的影响。
[0124]
制造公差的减小值对应于给定制造工艺的特征尺寸减小，因此更小的值对应于越来越先进的工艺。在一些实施例中，制造公差具有范围从2nm到15nm的值。在一些实施例中，制造公差具有范围从3nm到10nm的值。
[0125]
在一些实施例中，节距map1和map2对应于第二金属层中的金属轨，并且金属零层包括分别对应于节距map1和map2的第一节距和第二节距。第一金属零节距对应于到具有单元高度ch1和ch2的单元的电源连接，而第二金属零节距对应于到单元的信号连接。
[0126]
通过在ic布局图200l中包括具有不同节距的两个轨道子集，与不包括具有不同节距的轨道子集的实施例相比，图8所描述的实施例能够具有增加的信号布线灵活性。
[0127]
图9是根据一些实施例的应用金属规则的方法900的流程图。方法900对应于图7a-图8描绘的实施例，并且可用作上面关于图3讨论的方法300的操作340的一些或全部。
[0128]
在操作910，在一些实施例中，基于金属区域中的通孔位置的数量、通孔宽度(例如通孔宽度vw)和通孔外围(例如通孔外围ve)确定最小金属区域长度。金属区域中通孔位置的数量限制为范围在1到4内的值。位于通孔位置处的通孔区域的节距进一步基于端到端间隔，例如端到端间隔e2e。
[0129]
在一些实施例中，金属区域在单元高度方向上延伸，并且最小金属区域长度被限制为小于单元高度的值。
[0130]
在操作920，在一些实施例中，通过减少金属层的包围规则(enclosure rule，例如，通孔外围ve)和端到端间隔规则(end-to-end spacing rule，例如，端到端间隔e2e)的一个或多个来减少最小金属区域长度。
[0131]
在操作930，在一些实施例中，对应于两个相邻层的第一和第二多个轨道中的一个或两个被分成具有不同节距的两个轨道子集(例如节距map1和map2)。
[0132]
通过执行方法900的一些或所有操作，将一个或多个金属规则应用于与通孔区域相邻的一个或两个金属层，从而与不使用此类金属规则的方法相比提高了布线效率应用。
[0133]
图10是根据一些实施例的ic设计系统1000的框图。根据一些实施例，这里描述的根据一个或多个实施例的设计ic布局图和/或制造ic光掩模的方法是可实现的，例如，使用ic设计系统1000。在一些实施例中，ic设计系统1000是apr系统，包括可用于执行apr方法，例如构造算法、迭代算法或集成算法的apr系统或者是apr系统的部分。
[0134]
在一些实施例中，ic设计系统1000是通用计算器件，包括硬件处理器1002和非暂时性计算机可读存储介质1004。除了其他方面，存储介质1004编码有(即，存储)计算机程序代码1006，即一组可执行指令。硬件处理器1002对指令1006的执行代表(至少部分地)实现方法(例如，生成上述ic布局图的方法700(下文中提到的过程和/或方法))的部分或全部的eda工具。
[0135]
处理器1002通过总线1008电连接到计算机可读存储介质1004。处理器1002还通过总线1008电连接到i/o接口1010。网络接口1012也通过总线1008电连接到处理器1002。网络
接口1012连接到网络1014，使得处理器1002和计算机可读存储介质1004能够经由网络1014连接到外部元件。处理器1002被配置为执行在计算机可读存储介质1004中编码的计算机程序代码1006以便使ic设计系统1000可用于执行部分或全部所述过程和/或方法。在一个或多个实施例中，处理器1002是中央处理单元(cpu)、多处理器、分布式处理系统、专用集成电路(asic)和/或合适的处理单元。
[0136]
在一个或多个实施例中，计算机可读存储介质1004是电子、磁、光、电磁、红外线和/或半导体系统(或装置或器件)。例如，计算机可读存储介质1004包括半导体或固态存储器、磁带、可移动计算机软盘、随机存取存储器(ram)、只读存储器(rom)、硬磁盘和/或光盘。在使用光盘的一个或多个实施例中，计算机可读存储介质1004包括光盘只读存储器(cd-rom)、光盘读/写(cd-r/w)和/或数字视频光盘(dvd)。
[0137]
在一个或多个实施例中，存储介质1004存储计算机程序代码1006，该计算机程序代码1006被配置为使ic设计系统1000(其中这种执行代表(至少部分地)eda工具)可用于执行部分或全部提到的过程和/或方法。在一个或多个实施例中，存储介质1004还存储有助于执行部分或全部所述过程和/或方法的信息。在一个或多个实施例中，存储介质1004包括ic设计存储器1007，ic设计存储器1007被配置为存储一个或多个ic布局图，例如上文关于图1-图3讨论的ic布局图200l。
[0138]
ic设计系统1000包括i/o接口1010。i/o接口1010连接到外部电路。在一个或多个实施例中，i/o接口1010包括用于向处理器1002传送信息和命令的键盘、小键盘、鼠标、轨迹球、轨迹板、触摸屏和/或光标方向键。
[0139]
ic设计系统1000还包括连接到处理器1002的网络接口1012。网络接口1012允许ic设计系统1000与网络1014通信，一个或多个其他计算机系统连接到该网络1014。网络接口1012包括蓝牙、wifi、wimax、gprs、wcdma等无线网络接口；或有线网络接口，例如ethernet、usb或ieee-1364。在一个或多个实施例中，在两个或更多个ic设计系统1000中实施部分或全部所述过程和/或方法。
[0140]
ic设计系统1000被配置为通过i/o接口1010接收信息。通过i/o接口1010接收的信息包括用于由处理器1002处理的指令、数据、设计规则、标准单元库和/或其他参数中的一项或多项。信息通过总线1008传送到处理器1002。ic设计系统1000被配置为通过i/o接口1010接收与ui相关的信息。该信息存储在计算机可读介质1004中作为用户接口(用户界面)1042。
[0141]
在一些实施例中，部分或全部所述过程和/或方法被实现为由处理器执行的独立软件应用程序。在一些实施例中，部分或全部所述过程和/或方法被实现为作为附加软件应用程序的部分的软件应用程序。在一些实施例中，部分或全部所述过程和/或方法被实现为软件应用程序的插件。在一些实施例中，所提到的过程和/或方法中的至少一个被实现为作为eda工具的部分的软件应用程序。在一些实施例中，部分或全部所述过程和/或方法被实施为由ic设计系统1000使用的软件应用程序。在一些实施例中，使用诸如可从cadence设计系统公司获得的工具或其他合适的布局图生成工具来生成包括标准单元的布局图。
[0142]
在一些实施例中，根据存储在非暂时性计算机可读记录介质中的程序实现这些过程。非暂时性计算机可读记录介质的实例包括但不限于外部/可移动和/或内部/内置存储
或存储器单元，例如，诸如dvd的光盘、诸如硬盘的磁盘、诸如rom、ram的半导体存储器以及存储卡等中一个或多个。
[0143]
图11是根据一些实施例的ic制造系统1100和与其相关联的ic制造流程的框图。在一些实施例中，基于ic布局图，使用制造系统1100制造(a)一个或多个半导体掩模或(b)半导体集成电路层中的至少一个组件中的至少一个。
[0144]
参考图11，ic制造系统1100包括在设计、开发和制造周期和/或与制造ic器件1160相关的服务。系统1100中的实体通过通信网络连接。在一些实施例中，通信网络是单个网络。在一些实施例中，通信网络是各种不同的网络，例如内联网和因特网。通信网络包括有线和/或无线通信信道。每个实体与一个或多个其他实体交互并向一个或多个其他实体提供服务和/或从一个或多个其他实体接收服务。在一些实施例中，设计室1120、掩模室1130和ic代工厂1150中的两个或更多个由单个更大的公司拥有。在一些实施例中，设计室1120、掩模室1130和ic代工厂1150中的两个或更多个共存于公共设施中并使用公共资源。
[0145]
设计公司(或设计团队)1120生成ic设计布局图1122。ic设计布局图1122包括各种几何图案，例如，上面讨论的ic布局图。几何图案对应于构成要制造的ic器件1160的各种部件的金属、氧化物或半导体层的图案。各种层结合形成各种ic部件。例如，ic设计布局图1122的部分包括各种ic部件，例如有源区、栅电极、源极和漏极、层间互连的金属线或通孔以及用于接合焊盘的开口，以形成在半导体中衬底(如硅晶圆)和设置在半导体衬底上的各种材料层。设计室1120实施适当的设计程序以形成ic设计布局图1122。设计程序包括逻辑设计、物理设计或布局布线中的一项或多项。ic设计布局图1122呈现在一个或多个具有几何图案信息的数据文件中。例如，ic设计布局图1122可以用gdsii文件格式或dfii文件格式表达。
[0146]
掩模室1130包括数据准备1132和掩模制造1144。掩模室1130使用ic设计布局图1122来制造一个或多个掩模1145，用于根据ic设计布局图1122制造ic器件1160的各个层掩模室1130执行掩模数据准备1132，其中ic设计布局图1122被转换成代表性数据文件(rdf)。掩模数据准备1132向掩模制造1144提供rdf。掩模制造1144包括掩模写入器。掩模写入器将rdf转换为衬底上的图像，例如掩模(掩模版)1145或半导体晶圆1153。设计布局图1122由掩模数据准备1132操纵以符合掩模写入器和/或ic代工厂1150的要求。在图11中，掩模数据准备1132和掩模制造1144被示为单独的元件。在一些实施例中，掩模数据准备1132和掩模制造1144可以统称为掩模数据准备。
[0147]
在一些实施例中，掩模数据准备1132包括光学邻近校正(opc)，其使用光刻增强技术来补偿图像误差，例如可能由衍射、干涉、其他工艺效应等引起的图像误差。opc调整ic设计布局图1122。在一些实施例中，掩模数据准备1132包括进一步的分辨率增强技术(ret)，例如离轴照明、亚分辨率辅助部件、相移掩模、其他合适的技术等或其组合。在一些实施例中，还使用逆光刻技术(ilt)，其将opc视为逆成像问题。
[0148]
在一些实施例中，掩模数据准备1132包括掩模规则检查器(mrc)，其检查ic设计布局图1122，该ic设计布局图1122在opc中经历了具有一组掩模创建规则的过程，这些规则包含某些几何和/或连接限制以确保足够的利润，以解决半导体制造工艺中的可变性等问题。在一些实施例中，mrc修改ic设计布局图1122以补偿掩模制造1144期间的限制，这可以撤销由opc执行的部分修改以满足掩模创建规则。
[0149]
在一些实施例中，掩模数据准备1132包括光刻工艺检查(lpc)，其模拟将由ic制造厂1150实施以制造ic器件1160的处理。lpc基于ic设计布局图1122模拟该处理以创建模拟制造的器件，例如ic器件1160。lpc模拟中的工艺参数可以包括与ic制造周期的各种工艺相关联的参数、与用于制造ic的工具相关联的参数和/或制造工艺的其他方面。lpc考虑各种因素，例如空间图像对比度、焦深(“dof”)、掩模误差增强因子(“meef”)、其他合适的因素等或其组合。在一些实施例中，在模拟制造的器件已经由lpc创建之后，如果模拟器件的形状不够接近以满足设计规则，则重复opc和/或mrc以进一步细化ic设计布局图1122。
[0150]
应当理解，为了清楚起见，已经简化了掩模数据准备1132的以上描述。在一些实施例中，数据准备1132包括附加部件，例如根据制造规则修改ic设计布局图1122的逻辑操作(lop)。此外，在数据准备1132期间应用于ic设计布局图1122的过程可以以各种不同的顺序执行。
[0151]
在掩模数据准备1132之后和掩模制造1144期间，基于修改的ic设计布局图1122制造掩模1145或一组掩模1145。在一些实施例中，掩模制造1144包括基于在ic设计布局图1122上。在一些实施例中，基于修改的ic设计布局，使用电子束(e-beam)或多个电子束的机制在掩模(光掩模或掩模版)1145上形成图案图1122。掩模1145可以用各种技术形成。在一些实施例中，使用二元技术形成掩模1145。在一些实施例中，掩模图案包括不透明区域和透明区域。用于曝光已涂覆在晶圆上的图像敏感材料层(例如，光刻胶)的辐射束，例如紫外线(uv)或euv束，被不透明区域阻挡并透射穿过透明区域。在一个示例中，掩模1145的二元掩模版本包括透明衬底(例如，熔融石英)和涂覆在二元掩模的不透明区域中的不透明材料(例如，铬)。在另一个示例中，使用相移技术形成掩模1145。在掩模1145的相移掩模(psm)版本中，形成在相移掩模上的图案中的各种部件被配置为具有适当的相位差以提高分辨率和成像质量。在各种示例中，相移掩模可以是衰减psm或交替psm。掩模制造1144生成的掩模用于多种工艺。例如，这样的掩模用于离子注入工艺以在半导体晶圆1153中形成各种掺杂区、在蚀刻工艺中以在半导体晶圆1153中形成各种蚀刻区、和/或在其他合适的工艺中。
[0152]
ic代工厂1150是ic制造业务，包括一个或多个用于制造各种不同ic产品的制造设施。在一些实施例中，ic代工厂1150是半导体代工厂。例如，可能有一个制造设施用于多个ic产品的前端制造(前端(feol)制造)，而第二个制造设施可能提供互连和封装的后端制造ic产品(生产线后端(beol)制造)，第三个制造工厂可以为代工业务提供其他服务。
[0153]
ic代工厂1150包括晶圆制造工具1152，该晶圆制造工具1152被配置为在半导体晶圆1153上执行各种制造操作，使得根据一个或多个掩模，例如掩模1145来制造ic器件1160。在各种实施例中，制造工具1152包括晶圆步进机、离子注入机、光刻胶涂布机、处理室(例如cvd室或lpcvd炉)、cmp系统、等离子体蚀刻系统中的一个或多个tem、晶圆清洁系统或能够执行如本文所讨论的一种或多种合适的制造工艺的其他制造器件。
[0154]
ic代工厂1150使用由掩模室1130制造的掩模1145来制造ic器件1160。因此，ic代工厂1150至少间接地使用ic设计布局图1122来制造ic器件1160。在一些实施例中，半导体晶圆1153由ic制造厂1150使用掩模1145制造以形成ic器件1160。在一些实施例中，ic制造包括至少间接地基于ic设计布局图1122进行一次或多次光刻曝光。半导体晶圆1153包括硅衬底或在其上形成有材料层的其他合适的衬底。半导体晶圆1153还包括各种掺杂区域、介电部件、多级互连等中的一个或多个(在随后的制造步骤中形成)。
[0155]
有关ic制造系统(例如，图11的系统1100)以及与其相关联的ic制造流程的详细信息可以在例如2016年2月9日授权的美国专利第9,256,709号中找到，美国预授权公开2015年10月1日公布的美国专利申请第20150278429号、2014年2月6日公布的美国授权前公布第20140040838号和2007年8月21日授权的美国专利第7,260,442号，通过引用将其全部内容并入本文。
[0156]
在一些实施例中，一种生成ic布局图的方法包括获得对应于相邻金属层的交叉的第一和第二多个轨道的网格，确定相应的第一和第二多个轨道的第一和第二节距符合第一个规则，将通孔定位模式应用于网格，从而将通孔区域限制为交替对角网格线，将通孔区域定位在交替对角网格线的一些或所有网格交叉点处，并且生成包括沿所述交替的对角网格线定位的所述通孔区域的所述集成电路布局图。在一些实施例中，确定相应的第一和第二多个轨道的第一和第二节距符合第一规则包括确定第一或第二节距中的至少一个小于最小通孔节距规则。在一些实施例中，确定相应的第一和第二多个轨道的第一和第二节距符合第一规则包括确定第一和第二节距中较大的一个与第一和第二节距中较小的一个的比率小于在一些实施例中，第一节距大于第二节距。在一些实施例中，第一节距对应于第一方向，而第二节距对应于垂直于第一方向的单元高度方向。在一些实施例中，第一多个轨道对应于相邻金属层的上金属层，而第二多个轨道对应于相邻金属层的下金属层。在一些实施例中，交替对角网格线是第一组交替网格线，并且将通孔定位图案应用到网格包括沿着第一组交替网格线之间的第二组交替对角网格线施加禁止区域。在一些实施例中，应用禁止区域包括在第一和第二多个轨道的交叉点处应用禁止位置。在一些实施例中，该方法包括将金属设计规则应用于相邻金属层的金属层。在一些实施例中，应用金属设计规则包括减少相邻金属层的金属层的包围规则或端到端间隔规则中的一个或多个。在一些实施例中，应用金属设计规则包括将金属层的第一或第二多个轨道划分为具有不同节距的两个轨道子集。在一些实施例中，不同的节距具有小于制造公差值的节距差。
[0157]
在一些实施例中，ic结构包括在半导体衬底的第一金属层中的多个第一金属段，多个第一金属段对应于第一轨道，在第二金属层中的多个第二金属段邻近第一金属层的半导体衬底、对应于垂直于第一轨迹的第二轨迹的多个第二金属段、以及被配置为将多个第一金属段电连接到多个第二金属段的多个通孔结构。第一和第二轨道的交叉点的位置限定了一个网格，该网格包括与第二多个对角网格线交替的第一多条对角网格线，第一多条对角网格线包括定位的多个通孔结构中的至少三个通孔结构。在相邻的相交位置，第二多条对角网格线不包括多条通孔结构中的通孔结构。在一些实施例中，第一轨道具有第一节距，第二轨道具有第二节距，并且第一节距与第二节距的比率小于在一些实施例中，第一节距大于第二节距。在一些实施例中，连续相交位置是沿着第一多条对角网格线中的单个网格线的相邻位置。在一些实施例中，交叉位置具有范围从20nm到50nm的节距值。
[0158]
在一些实施例中，一种制造多个通孔结构的方法包括提供包括通孔部件和辅助部件的ic光掩模，这些部件和辅助部件沿着网格的交替对角网格线定位，将ic光掩模与半导体衬底的第一金属的金属段对齐。在半导体衬底的层中，金属段具有对应于网格的第一节距的间隔，执行包括ic光掩模的一个或多个光刻工艺，从而限定对应于通孔部件的通孔结构位置，并在该处形成通孔结构。在一些实施例中，网格的交替对角线对应于具有各自的第
一和第二节距的第一和第二多条金属线的交叉点，第一节距大于第二节距，并且第一节距与第二节距的比率小于在一些实施例中，每个辅助部件是sraf。
[0159]
前述概述了几个实施例的特征，使得本领域技术人员可以更好地理解本公开的方面。本领域技术人员应该理解，他们可以容易地将本公开用作设计或修改其他过程和结构的基础，以实现与本文介绍的实施例相同的目的和/或实现相同的优点。本领域技术人员还应该认识到，这样的等效构造不脱离本公开的精神和范围，并且在不脱离本公开的精神和范围的情况下，它们可以进行各种改变，替换和变更。