一种快闪存储器件的制备方法与流程

1.本发明涉及半导体制造领域，尤其涉及一种快闪存储器件的制备方法。


背景技术：

2.nand闪存作为一种非易失性储存器，由于其大容量，擦写速度快，成本低等优点，适用于数据储存，广泛应用于消费、汽车、工业电子等领域。随着技术的不断发展，当二维平面nand闪存进入到20nm节点时，因为关键尺寸减小，浮栅和控制栅的结构以及整体形貌显的非常关键。控制栅的形成需要刻蚀硬掩膜层、控制栅多晶硅、栅极介质层以及浮栅多晶硅等多种膜层结构，刻蚀的膜层厚度大，且各膜层之间还可能存在材料和厚度的差异，因此在控制栅多晶硅层下方的膜层时容易对控制栅多晶硅造成横向钻蚀，影响器件的性能。


技术实现要素：

3.本发明的目的在于提供一种快闪存储器件的制备方法，用于提高控制栅多晶硅层的耐刻蚀度，减少刻蚀过程中对控制栅多晶硅层的侧壁的消耗。
4.为了达到上述目的，本发明提供了一种快闪存储器件的制备方法，其特征在于，包括：
5.提供衬底，所述衬底具有依次堆叠的浮栅多晶硅层、控制栅多晶硅层和图形化的掩膜层，所述控制栅多晶硅层进行了碳掺杂；以及，
6.以所述图形化的掩膜层为掩模刻蚀所述控制栅多晶硅层的至少部分厚度，形成沿第一方向延伸的第一开口或形成沿第二方向延伸的第二开口。
7.可选的，形成所述第一开口之后，还包括：
8.刻蚀所述浮栅多晶硅层，使得所述第一开口向下延伸并露出所述衬底。
9.可选的，所述衬底中还具有浅沟槽隔离结构，所述浅沟槽隔离结构定义出所述衬底中的有源区，所述浮栅多晶硅层中具有沿所述第一方向延伸的第三开口，所述第三开口露出所述浅沟槽隔离结构，所述控制栅多晶硅层覆盖所述浮栅多晶硅层并填充所述第三开口；以及，
10.刻蚀所述控制栅多晶硅层形成所述第二开口时，所述浮栅多晶硅层上的控制栅多晶硅层被完全去除，所述第三开口中的控制栅多晶硅层的至少部分被去除。
11.可选的，所述第一方向和所述第二方向垂直。
12.可选的，采用含碳气体对所述控制栅多晶硅层进行碳掺杂，所述含碳气体的流量为20scmm～400scmm。
13.可选的，在所述浮栅多晶硅层与所述控制栅多晶硅层之间还存在栅极介质层。
14.可选的，所述栅极介质层的厚度为
15.可选的，所述浮栅多晶硅层的厚度为
16.可选的，所述控制栅多晶硅层的厚度为
17.可选的，所述图形化的掩膜层为氮化硅和teos的叠层。
18.在本发明提供的一种快闪存储器件的制备方法中，衬底上依次堆叠有浮栅多晶硅层、控制栅多晶硅层和图形化的掩膜层，以所述图形化的掩膜层为掩模刻蚀所述控制栅多晶硅层的至少部分厚度，沿第一方向延伸的第一开口或沿第二方向延伸的第二开口，所述控制栅多晶硅层进行了碳掺杂，降低了对控制栅多晶硅的刻蚀速率，进而减少后续刻蚀过程中对控制栅多晶硅层侧壁的消耗，改善控制栅极的形貌，提高了器件的性能。
附图说明
19.图1a～1c为一种快闪存储器件的制备方法的相应步骤对应的结构示意图；
20.图2为图1c中的快闪存储器件的扫描电镜形貌图；
21.图3为本发明实施例一提供的一种快闪存储器件的制备方法的流程图；
22.图4～13为本发明实施例一提供的一种快闪存储器件的制备方法的相应步骤对应的结构示意图；
23.图14为图13中的快闪存储器件的扫描电镜形貌图；
24.图15a～15c为本发明实施例二提供的一种快闪存储器件的制备方法的相应步骤对应的结构示意图；
25.其中，附图说明为：
26.10、100
‑
衬底；102
‑
遂穿氧化层；11、104
‑
浅沟槽隔离结构；12、106
‑
有源区；13、108
‑
浮栅多晶硅层；109
‑
第三开口；14、110
‑
栅极介质层；15、112
‑
控制栅多晶硅层；16、114
‑
图形化的掩膜层；17、115
‑
第一开口；116
‑
第二开口。
具体实施方式
27.图1a～1b为一种快闪存储器件的制备方法的相应步骤对应的结构示意图，如图1a所示，提供衬底10，所述衬底10内形成有浅沟槽隔离结构11，所述衬底10上依次堆叠有浮栅多晶硅层13、栅极介质层14、控制栅多晶硅层15和图形化的掩膜层16。如图1b所示，以所述图形化的掩膜层16为掩模刻蚀所述控制栅多晶硅层15，形成沿第一方向y延伸的第一开口17。如图1c所示，继续刻蚀所述栅极介质层14及浮栅多晶硅层13，使得所述第一开口17向下延伸直至露出所述浅沟槽隔离结构11。
28.图2为图1c中的快闪存储器件的扫描电镜形貌图，参阅图1c及图2，由于在刻蚀过程中所述控制栅多晶硅层15、所述栅极介质层14及所述浮栅多晶硅层13的材料与厚度均有差异，在刻蚀所述栅极介质层14及所述浮栅多晶硅层13时会对所述控制栅多晶硅层16的侧壁造成横向钻蚀，使控制栅多晶硅层16的侧壁出现损伤，影响快闪存储器件的性能。
29.下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
30.实施例一
31.图3为本实施例提供的一种快闪存储器件的制备方法的流程图。如图3所示，所述快闪存储器件的制备方法的步骤包括：
32.步骤s1：提供衬底，所述衬底具有依次堆叠的浮栅多晶硅层、控制栅多晶硅层和图形化的掩膜层，所述控制栅多晶硅层进行了碳掺杂；以及，
33.步骤s2：以所述图形化的掩膜层为掩模刻蚀所述控制栅多晶硅层的至少部分厚度，形成沿第一方向延伸的第一开口或沿第二方向延伸的第二开口。
34.图4～13为本实施例提供的一种快闪存储器件的制备方法的相应步骤对应的结构示意图。接下来，将结合图4～13对本实施例提供的快闪存储器件的制备方法进行详细描述。
35.如图4和图5所示，提供衬底100，所述衬底100上形成有遂穿氧化层102，所述遂穿氧化层102覆盖所述衬底100，进一步的，所述衬底100与所述遂穿氧化层102内形成有浅沟槽隔离结构104，所述浅沟槽隔离结构104贯穿所述遂穿氧化层102并延伸至所述衬底100中。所述浅沟槽隔离结构104定义出位于所述衬底100内的有源区106。
36.在本实施例中，采用炉管生长工艺形成所述遂穿氧化层102，生长温度为600℃～1000℃，所述遂穿氧化层的厚度为
37.如图6和图7所示，在所述遂穿氧化层102与所述浅沟槽隔离结构104形成所述浮栅多晶硅层108，在本实施例中，所述浮栅多晶硅层108的厚度为
38.如图8和图9所示，采用干刻蚀工艺刻蚀所述浮栅多晶硅层108。具体的，在所述浮栅多晶硅层108上形成光刻胶层，对所述光刻胶层进行图形化处理，以图形化后的光刻胶层为掩膜刻蚀所述浮栅多晶硅层108，形成沿第一方向y延伸的第三开口109，所述第三开口109露出所述浅沟槽隔离结构104，最后利用灰化工艺去除所述光刻胶层。
39.如图10和图11所示，在所述浅沟槽隔离结构104与所述栅极多晶硅层108上依次形成堆叠的栅极介质层110、控制栅多晶硅层112及图形化的掩膜层114，所述控制栅多晶硅层112进行了碳掺杂。
40.具体的，所述栅极介质层110覆盖所述栅极多晶硅层108及所述第三开口109的内壁，本实施例中，所述栅极介质层110为ono结构。
41.所述控制栅多晶硅层112覆盖所述栅极多晶硅层108并填充所述第三开口109，在形成所述控制栅多晶硅层112时，对所述控制栅多晶硅层112进行了碳掺杂。在本实施例中，所述控制栅多晶硅层112的厚度为
42.进一步的，在所述控制栅多晶硅层112形成的同时通入含碳气体对控制栅多晶硅层112进行原位掺杂，所述含碳气体的流量为20scmm～400scmm。进行碳掺杂后的控制栅多晶硅层112有较强的抗腐蚀性，可以降低对控制栅多晶硅层112的刻蚀速率。
43.所述图形化的掩膜层114覆盖所述控制栅多晶硅层112，其中，所述图形化的掩膜层114为氮化硅和teos的叠层。
44.如图12和图13所示，以所述图形化的掩膜层114为掩模刻蚀所述控制栅多晶硅层112的至少部分厚度，形成沿第二方向x延伸的第二开口116。其中，所述第一方向y与所述第二方向x垂直。
45.具体的，参阅图13中沿ⅱ～
ⅱ′
线及沿ⅲ～
ⅲ′
线的剖面图，刻蚀所述控制栅多晶硅层112形成所述第二开口116时，所述栅极介质层110上的控制栅多晶硅层112被完全去除，所述第三开口109中的控制栅多晶硅层112的至少部分被去除，所述第三开口109中残留的控制栅多晶硅层112的顶面高度低于所述浮栅多晶硅层108的顶面高度。
46.在其它可选实施例中，所述第三开口109中的所述控制栅多晶硅层112被完全去
除，直至露出所述浅沟槽隔离结构104。
47.在刻蚀过程中，需要刻蚀的所述浅沟槽隔离结构104上的控制栅多晶硅层112与所述有源区106上的控制栅多晶硅层112之间厚度差异较大，对所述控制栅多晶硅层112进行碳掺杂之后，能降低对控制栅多晶硅的刻蚀速率，避免在刻蚀浮栅多晶硅层108之间的控制栅多晶硅时，对所述有源区106上控制栅多晶硅的侧壁造成损伤，进而改善器件的性能。
48.图14为图13中的快闪存储器件的扫描电镜形貌图，对比图14与图3可得，在对多晶硅层112进行碳掺杂处理后，控制栅极多晶硅层112的侧壁形貌较好。
49.实施例二
50.图15a～15c为本实施例提供的一种快闪存储器件的制备方法的相应步骤对应的结构示意图。与实施例一的区别在于，本实施例中，形成所述浮栅多晶硅层108之后，不进行刻蚀工艺，而是直接在所述浮栅多晶硅层108依次形成栅极介质层110、控制栅多晶硅层112和图形化的掩膜层114。
51.具体而言，如图15a所示，在所述浅槽隔离结构104与所述遂穿氧化层102上形成所述浮栅多晶硅层108之后，在所述浮栅多晶硅层108上形成控制栅多晶硅层112，且在形成控制栅多晶硅层112的同时通入含碳气体对控制栅多晶硅进行原位掺杂，以降低对控制栅多晶硅层112的刻蚀速率。
52.如图15b所示，以所述图形化的掩膜层114为掩模刻蚀所述控制栅多晶硅层112，形成沿第一方向y延伸的第一开口115。如图15c所示，沿所述第一开口115刻蚀所述栅极介质层110及所述浮栅多晶硅层108，使得所述第一开口115向下延伸并露出所述浅沟槽隔离结构104。
53.综上，在本发明实施例提供的一种快闪存储器件的制备方法中，在衬底上依次堆叠的浮栅多晶硅层、控制栅多晶硅层和图形化的掩膜层，在形成控制栅多晶硅层的同时通入含碳气体对控制栅多晶硅进行原位掺杂；以所述图形化的掩膜层为掩模刻蚀所述控制栅多晶硅层及浮栅多晶硅层，对所述控制栅多晶硅层的碳掺杂处理能有效降低对控制栅多晶硅的刻蚀速率，避免在后续对不同膜层的刻蚀过程中造成的对控制栅多晶硅侧壁的损伤，保证快闪存储器件的性能。
54.上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。