晶圆平坦度的预测的制作方法

1.本技术描述了总体上涉及半导体存储器装置和半导体存储器装置的制造的实施例。


背景技术：

2.半导体器件可以通过在晶圆上执行的各种制造步骤来形成。制造步骤可影响晶圆的平坦度(例如，弯曲)。某些制造步骤，例如第一晶圆和第二晶圆的晶圆级键合，可以具有晶圆的平坦度的平坦度要求。然而，第一晶圆和/或第二晶圆可以具有相对大的弯曲，使得对于晶圆级键合具有挑战性。需要测量晶圆的弯曲，并随后减小弯曲以满足平坦度要求。


技术实现要素：

3.本公开内容的各方面提供了一种用于确定晶圆平坦度的方法。该方法可包括存储在用于在第一晶圆的工作表面上对结构进行图案化的光刻工艺期间沿着平行于第一晶圆的工作表面的第一方向收集的第一晶圆的第一晶圆膨胀(expansion)。在具有晶圆平坦度要求的制造步骤之前，可以使用被配置为预测晶圆平坦度的平坦度预测模型、并基于在光刻工艺期间收集的第一晶圆膨胀来确定第一晶圆的晶圆平坦度。
4.在实施例中，该方法包括在第一晶圆的背面上沉积具有基于所确定的第一晶圆的晶圆平坦度的厚度的层。
5.在实施例中，该方法还包括测量沿着平行于第一晶圆的工作表面的第二方向的第二晶圆膨胀，其中第一方向可以垂直于第二方向。该方法还包括使用平坦度预测模型、并基于第一晶圆膨胀和第二晶圆膨胀来确定第一晶圆的晶圆平坦度。
6.在实施例中，该方法还包括，在光刻工艺之后并且在确定步骤之前，通过使用多个制造步骤在第一晶圆的工作表面上形成结构来修改第一晶圆。第一晶圆的晶圆平坦度可以使用平坦度预测模型、并基于第一晶圆膨胀和多个制造步骤中的两个制造步骤之间的等待时间来确定。
7.在实施例中，晶圆平坦度由第一晶圆的弯曲指示，平坦度预测模型是预测第一晶圆的弯曲的弯曲预测模型，并且该方法包括使用弯曲预测模型、并基于第一晶圆膨胀来确定第一晶圆的弯曲。
8.在实施例中，平坦度预测模型基于机器学习算法，并且该方法还包括在用于在第二晶圆的工作表面上对结构进行图案化的光刻工艺期间测量第二晶圆沿着平行于第二晶圆的工作表面的方向的晶圆膨胀。在对第二晶圆执行具有晶圆平坦度要求的制造步骤之前，可以使用平坦度预测模型、并基于第二晶圆的晶圆膨胀来确定第二晶圆的晶圆平坦度。该方法包括测量第二晶圆的实际晶圆平坦度，并基于所测量的第二晶圆的晶圆平坦度和所确定的第二晶圆的晶圆平坦度来更新平坦度预测模型。
9.在实施例中，光刻工艺是在时间上最接近具有晶圆平坦度要求的制造步骤执行的光刻工艺。
10.在实施例中，使用平坦度预测模型、并基于多个制造步骤中的一个制造步骤的处理温度或处理时间来确定第一晶圆的晶圆平坦度。平坦度预测模型可以取决于第一晶圆膨胀、等待时间以及多个制造步骤中的一个制造步骤的处理温度和处理时间中的一个。
11.在示例中，在形成触点结构和字线触点之后执行具有晶圆平坦度要求的制造步骤。
12.在示例中，所述结构包括触点结构和字线触点，且光刻工艺对触点结构和字线触点进行图案化。
13.本公开内容的各方面提供了一种用于半导体器件的方法。该方法可以包括获得第一晶圆的第一晶圆膨胀，该第一晶圆膨胀是在用于在第一晶圆的工作表面上对半导体器件的结构进行图案化的光刻工艺期间沿着平行于第一晶圆的工作表面的第一方向收集的。在具有晶圆平坦度要求的键合步骤之前，可以使用被配置为预测晶圆平坦度的平坦度预测模型、并基于第一晶圆膨胀来确定第一晶圆的晶圆平坦度。该方法还包括在第一晶圆的背面上沉积具有基于所确定的第一晶圆的晶圆平坦度而确定的厚度的层，并且将第一晶圆与第二晶圆面对面地键合。
14.在实施例中，在沉积所述层之后，第一晶圆的晶圆平坦度满足晶圆平坦度要求。
15.在实施例中，该方法还包括测量沿着平行于第一晶圆的工作表面的第二方向的第二晶圆膨胀。第一方向可以垂直于第二方向。第一晶圆的晶圆平坦度可以使用平坦度预测模型、并基于第一晶圆膨胀和第二晶圆膨胀来确定。
16.在实施例中，该方法还包括，在光刻工艺之后并且在确定步骤之前，通过使用多个制造步骤在第一晶圆的工作表面上形成结构来修改第一晶圆。第一晶圆的晶圆平坦度可以使用被配置为预测晶圆平坦度的平坦度预测模型、并基于第一晶圆膨胀和多个制造步骤中的两个制造步骤之间的等待时间来确定。
17.在实施例中，晶圆平坦度由第一晶圆的弯曲指示，平坦度预测模型是弯曲预测模型。可以使用预测第一晶圆的弯曲的弯曲预测模型、并基于第一晶圆膨胀来确定第一晶圆的弯曲。
18.在实施例中，平坦度预测模型基于机器学习算法。该方法还包括在用于在第三晶圆的工作表面上对结构进行图案化的光刻工艺期间测量第三晶圆沿着平行于第三晶圆的工作表面的方向的晶圆膨胀。在对第三晶圆执行具有晶圆平坦度要求的键合步骤之前，可以使用平坦度预测模型来确定第三晶圆的晶圆平坦度。该方法包括测量第三晶圆的实际晶圆平坦度，以及基于所测量的第三晶圆的晶圆平坦度和所确定的第三晶圆的晶圆平坦度来更新平坦度预测模型。
19.在实施例中，该方法包括在第三晶圆的背面上沉积具有基于所确定的第三晶圆的晶圆平坦度的厚度的层。
20.在示例中，该方法包括使用平坦度预测模型、并基于多个制造步骤中的一个制造步骤的处理温度或处理时间来确定第一晶圆的晶圆平坦度。平坦度预测模型可以取决于第一晶圆膨胀、等待时间以及多个制造步骤中的一个制造步骤的处理温度和处理时间中的一个。
21.在示例中，半导体器件是包括3d nand阵列的半导体存储器装置，第一晶圆包括多个3d nand阵列，且第二晶圆包括用以控制3d nand阵列的外围电路。
22.在示例中，在形成触点结构和字线触点之后执行具有晶圆平坦度要求的键合步骤。
23.在示例中，结构包括触点结构和字线触点，且光刻工艺对触点结构和字线触点进行图案化。
24.在示例中，半导体器件的结构包括3d nand阵列的沟道结构。基于第一晶圆膨胀，可以在制造半导体器件的字线触点之前和在形成3d nand阵列的沟道结构之后使用平坦度预测模型来确定第一晶圆的晶圆平坦度。
25.在示例中，光刻工艺是在时间上最接近具有晶圆平坦度要求的制造步骤而执行的光刻工艺。
26.本公开内容的各方面提供了一种计算装置。该计算装置可以包括处理电路，该处理电路被配置为存储在用于在晶圆的工作表面上对结构进行图案化的光刻工艺期间沿着平行于晶圆的工作表面的第一方向收集的晶圆的晶圆膨胀。在具有晶圆平坦度要求的制造步骤之前，处理电路可以使用被配置为预测晶圆平坦度的平坦度预测模型、并基于在光刻工艺期间收集的晶圆膨胀来确定晶圆的晶圆平坦度。
27.本公开内容的各方面提供了一种存储程序的非暂时性计算机可读存储介质，所述程序可由一个或多个处理器执行以执行：对在用于在晶圆的工作表面上形成结构的光刻工艺期间沿着平行于晶圆的工作表面的第一方向收集的晶圆的晶圆膨胀进行存储。在具有晶圆平坦度要求的制造步骤之前，可由一个或多个处理器执行的程序可以：使用被配置为预测晶圆平坦度的平坦度预测模型、并基于在光刻工艺期间收集的晶圆膨胀来确定晶圆的晶圆平坦度。
附图说明
28.当结合附图阅读时，从以下的具体实施方式中可以最好地理解本公开内容的各方面。注意，根据工业中的标准实践，各种特征没有按比例绘制。事实上，为了讨论的清楚，各种特征的尺寸可以任意地增加或减小。
29.图1a-1b示出了根据本公开内容的各方面的不同类型的应力的示例。
30.图2示出了根据本公开内容的实施例的整个晶圆上的晶圆平坦度的变化。
31.图3示出了根据本公开内容的实施例的晶圆的弯曲与晶圆的曲率半径之间的关系。
32.图4a-4c示出了根据本公开内容的实施例的晶圆弯曲和晶圆膨胀之间的关系。
33.图5示出了根据一些实施例的在制造过程期间的半导体器件的截面图。
34.图6示出了概述根据本公开内容的一些实施例的用于形成半导体器件的过程的流程图。
35.图7示出了概述根据本公开内容的一些实施例的用于确定晶圆平坦度的过程的流程图。
36.图8-13示出了根据一些实施例的在制造过程期间的半导体器件的截面图。
37.图14a-14d示出了根据本公开内容的实施例的在第一时间测量的晶圆的晶圆膨胀与在第二时间测量的晶圆的相应晶圆平坦度之间的示例性关系。
38.图15a-15b示出了根据本公开内容的实施例的基于排队时间在第一时间测量的晶
圆的晶圆膨胀与在第二时间测量的晶圆的晶圆平坦度之间的示例性关系。
39.图15c示出了根据本公开内容的实施例的晶圆平坦度和排队时间之间的关系。
40.图15d示出了根据本公开内容的实施例的基于排队时间在第一时间测量的晶圆的晶圆膨胀与在第二时间测量的晶圆的晶圆平坦度之间的示例性关系。
41.图16示出了根据本公开内容的实施例的实际测量的弯曲与预测的弯曲的示例性比较。
42.图17示出了根据本公开内容的实施例的实际测量的弯曲与预测的弯曲的示例性线性关系。
43.图18示出了适于实施本公开内容的某些实施例的计算机系统(1800)。
具体实施方式
44.以下公开内容提供了用于实现所提供的主题的不同特征的许多不同实施例或示例。下面描述部件和布置的具体示例以简化本公开内容。当然，这些仅仅是示例，而不旨在是限制性的。例如，在以下描述中，第一特征形成在第二特征上方或上可包括其中第一和第二特征直接接触形成的实施例，并且还可包括其中附加特征可形成在第一和第二特征之间使得第一和第二特征可不直接接触的实施例。此外，本公开内容可能在各种示例中重复附图标记数字和/或字母。这种重复是为了简单和清楚的目的，并且其本身不表示所讨论的各种实施例和/或配置之间的关系。
45.此外，为了便于描述，本文中可使用诸如“之下”、“下方”、“下”、“上方”、“上”等空间相对术语来描述一个元件或特征与图中所示的另一个(或多个)元件或特征的关系。空间相对术语旨在包括除了图中所示的取向之外的使用或操作中的设备的不同取向。该设备可以以其他方式定向(旋转90度或处于其他取向)，并且本文使用的空间相对描述符同样可以相应地解释。
46.半导体电路部件可在制造过程中形成在晶圆上。制造过程可以包括各种制造步骤(或阶段)。本公开内容的各方面提供了用于使用平坦度预测模型来确定晶圆的晶圆平坦度的技术。可以存储晶圆的至少一个晶圆膨胀。例如，在制造过程中用于在晶圆的工作表面上对结构进行图案化的光刻工艺期间，可收集至少一个晶圆膨胀。在执行具有晶圆平坦度要求的制造步骤之前，可以使用平坦度预测模型、并基于至少一个晶圆膨胀来确定晶圆的晶圆平坦度，所述平坦度预测模型至少基于晶圆膨胀来预测晶圆平坦度。由于确定晶圆平坦度的技术不需要使用平坦度测量站(station)对晶圆进行实际的平坦度测量，因此不会中断制造过程，并且可以提高生产率。例如，针对光刻工艺收集的一个或多个测量结果也可以重新用于确定晶圆平坦度。在其他实施例中，可以在光刻工艺之外收集测量结果。
47.例如，当在晶圆上执行制造步骤时，晶圆的平坦度可能改变。在示例中，基于在制造过程的较早阶段的至少一个膨胀，诸如当执行光刻工艺时，可以使用平坦度预测模型来确定在制造过程的较晚阶段的晶圆平坦度。由于在较早阶段和较晚阶段之间可以在晶圆上执行多个制造步骤，所以为了更准确的预测，可以在平坦度预测模型中包括附加参数。例如，平坦度预测模型还基于晶圆在多个制造步骤中的两个制作步骤之间等待被处理的等待时间来确定晶圆平坦度。在示例中，平坦度预测模型还基于多个制造步骤中的一个制造步骤的工艺参数(例如，工艺温度、工艺时间)来确定晶圆平坦度。
48.在示例中，平坦度预测模型是基于至少一个晶圆膨胀预测晶圆的弯曲的弯曲预测模型。平坦度预测模型可以基于机器学习算法，并且可以基于晶圆的实际测量的晶圆平坦度和预测的晶圆平坦度来更新。由于不需要测量大多数晶圆的晶圆平坦度，所以平坦度测量站的数量显著减少，从而使得该技术具有成本效益。
49.可以在晶圆的背面上沉积具有基于晶圆的预测晶圆平坦度的厚度的层。随后，该晶圆可以与另一晶圆面对面地键合。在示例中，晶圆包括多个存储器单元阵列，并且另一晶圆包括用于控制存储器单元阵列的外围电路。可以制造晶圆以优化存储器单元阵列的密度和性能，而不会由于外围电路而影响到制造的限制；且可以制造另一晶圆以优化外围电路的性能，而不会由于存储器单元阵列而影响到制造的限制。
50.晶圆(例如半导体晶圆)的晶圆平坦度(或平坦度)可以指示晶圆是否平坦。晶圆平坦度可以影响器件制造工艺，包括例如蚀刻、键合、光刻和沉积，并因此影响产品产量。晶圆的平坦度可能由于在晶圆上方形成半导体器件中使用的各种制造步骤(例如沉积和/或蚀刻)而偏离。
51.通常，晶圆上的层(或膜)沉积可引起晶圆的应力和弯折(bending)(或弯曲(bowing))。图1a-1b示出了根据本公开内容的实施例的晶圆弯曲的示例。参考图1a，晶圆320包括形成在衬底325上方的层(例如，薄膜)323。层323的沉积可引起应力，因此相对于参考平面350，晶圆320的中间区域可以向上移动，而晶圆320的边缘可以向下弯折(或弯曲)。参考图1b，晶圆330包括形成在衬底335上方的层(例如，薄膜)333。层333的沉积可引起与图1a中相反的应力，且因此相对于参考平面350，晶圆330的中间区域可以向下移动，而晶圆330的边缘可以向上弯折(或弯曲)。晶圆的这种向上或向下弯折或弯曲可以使用诸如晶圆的晶圆弯曲(或弯曲)的参数来表征，如下所述。
52.图2示出了根据本公开内容的实施例的整个晶圆300上的晶圆平坦度的变化。晶圆300可包括正面上的前表面311和背面上的后表面312。在示例中，可以在正面上的前表面(或工作表面)311上方制造(多个)半导体器件。
53.晶圆300的平坦度可以使用相对于参考平面(例如，参考平面302)的任何合适的参数来描述，并且使用任何合适的方法来测量。可以根据如何表征平坦度，以任何适当的不同方式来选择参考平面。参考平面可以被选择为包括在指定位置处的三个点，例如，在前表面311上、在前表面311和后表面312之间的中间表面301上、在对中间表面301的最小二乘拟合上、在后表面312上、在对后表面312的最小二乘拟合上，等等。在示例中，参考平面可以是计量工具或处理工具的样本保持器的平面，诸如参考平面303。
54.参考图2，在各种示例中，可以使用晶圆300的晶圆弯曲(或弯曲)来描述晶圆平坦度。例如，可以将晶圆300的晶圆弯曲描述为点b和参考平面302之间的距离。点b可位于晶圆300的中间厚度(沿着垂直于参考平面302的z方向)处和晶圆中心(在平行于参考平面302的x-y平面内)。在示例中，参考平面302是对中间表面301的最小二乘拟合。尽管使用特定距离来指示晶圆弯曲，但晶圆弯曲可由任何其他距离来指示，例如图2中的距离b1。
55.可以使用晶圆弯曲的符号来指示诸如图1a-1b中所示的不同类型的应力。在示例中，负弯曲指示图1a中的应力，而正弯曲对应于图1b中的应力。
56.如上所述，可以使用包括晶圆弯曲的任何合适的参数来表征或定义晶圆平坦度。为了简洁起见，以下描述使用晶圆的晶圆弯曲来表示晶圆平坦度。然而，本公开内容中的方
法和实施例适用于使用诸如翘曲的其他参数来描述晶圆平坦度的其他场景。当使用其他参数来描述晶圆平坦度时，可以适当地修改本公开内容中对方法和实施例的描述。
57.通常，可以使用任何合适的方法测量晶圆平坦度，例如晶圆弯曲，所述方法例如非接触测量方法/装置，包括具有电容测量的非接触电学方法、非接触光学方法等。光学方法可以包括光干涉测量法、光学临界尺寸(ocd)测量等。在一些示例中，光学方法使用图案化的晶圆几何结构(pwg)计量工具。
58.如上所述的，晶圆的弯曲会影响器件制造过程和产品产量，因此当在晶圆上方形成半导体器件时，可以在一个或多个步骤或阶段测量弯曲。在一些示例中，形成半导体器件可以包括晶圆级键合，诸如面对面键合两个晶圆(例如，第一晶圆和第二晶圆)，其中第一晶圆的正面键合到第二晶圆的正面。半导体器件的包括例如晶体管的部分可以分别制造在第一晶圆的正面和第二晶圆的正面上。两个晶圆应该是平坦的(例如，两个晶圆的平坦度(例如弯曲)满足要求)，以便两个晶圆的键合结构彼此对齐。
59.在示例中，第一晶圆(例如，包括三维(3d)nand阵列的阵列晶圆)和第二晶圆(例如，包括用于控制3d nand阵列的外围电路的外围晶圆)被分别制造，然后面对面地键合以形成半导体器件(例如，半导体存储器装置)。通常，由于制造步骤，例如沉积和/或蚀刻，阵列晶圆可以具有相对大的弯曲。因此，在阵列晶圆和外围晶圆被键合到一起之前，阵列晶圆的弯曲可能需要通过任何合适的弯曲补偿方法或平坦化方法来补偿(或减小)。在示例中，在阵列晶圆的背面上形成一层或多层的组合(称为补偿层)以平坦化阵列晶圆。包括层厚度、(多种)材料、和/或类似的层的属性可以基于在层形成之前阵列晶圆的弯曲(例如，幅度和正负号)来确定。在示例中，在阵列晶圆的背面需要拉伸应力，因此可以在阵列晶圆的背面沉积氮化硅层。
60.为了通过补偿方法减小晶圆弯曲，要在执行补偿方法之前确定晶圆弯曲。可以使用各种方法来确定晶圆弯曲。在示例中，可以通过使用能够测量曲率半径的任何合适的测量装置测量晶圆的曲率半径来确定晶圆弯曲。图3示出了根据本公开内容的实施例的晶圆320的弯曲与晶圆320的曲率半径r1之间的关系。曲率k是晶圆320的曲率半径r1的倒数(例如，k＝1/r1)。晶圆半径表示为r0。晶圆320的弯曲可以取决于曲率k和晶圆半径r0。因此，如果曲率k或曲率半径(1/k)已知，则可以确定晶圆320的弯曲。在示例中，晶圆320的弯曲与曲率k近似成比例。
61.如果在通过补偿层的背面沉积进行弯曲补偿(或减小)之前测量待键合的每个阵列晶圆的弯曲，则随着待测量晶圆的数量增加，可能需要大量的弯曲测量装置，因此制造成本增加。此外，对每个晶圆进行弯曲测量会中断制造过程，增加制造时间，从而降低生产率。因此，可以避免需要这种测量的方法，例如通过在不测量实际弯曲和/或不中断每个晶圆的制造过程的情况下预测晶圆弯曲，可以减少制造时间、提高生产率并降低制造成本。
62.晶圆平坦度，例如由晶圆弯曲(也称为面外变形)指示的，可以与x-y平面内的晶圆膨胀(也称为面内变形)相关。图4a-4c示出了晶圆320的弯曲与在x-y平面内沿一个方向(例如，x方向、y方向或另一方向)的晶圆膨胀δl之间的示例性关系。
63.图4a示出了第一种情形，其中在形成层323之前晶圆320包括衬底325。晶圆320上的两个结构401沿一个方向(例如，x方向)分开距离l，并且晶圆320的弯曲被表示为第一弯曲。
64.图4b示出了第二种情形，其中晶圆320包括衬底325和层323，如图1a中所描述的。例如，由于层323的沉积所引起的应力，两个结构401进一步分开(大于l)。晶圆320的弯曲被表示为第二弯曲。
65.图4c示出了对于第二种情形、沿所述方向在两个结构401之间的距离l δl。沿该方向的晶圆膨胀δl可以与晶圆320的第一弯曲和晶圆320的第二弯曲相关。在示例中，晶圆膨胀δl与第二弯曲和第一弯曲之间的差近似成比例。如上所述，晶圆弯曲与晶圆的曲率半径有关。因此，晶圆膨胀δl可与第二种情形中的晶圆320的第二曲率半径和第一种情形中的晶圆320的第一曲率半径之间的差近似成比例。如果第一曲率半径或第一弯曲是已知的，或者第一弯曲可以被确定为最小(例如，被认为是零)，则可以基于晶圆膨胀δl来确定第二曲率半径和/或第二弯曲。
66.通常，可以在作为制造过程的一部分的光刻工艺期间测量晶圆膨胀数据(例如，沿x-y平面内的方向的晶圆膨胀)，因此不需要单独的装置和/或步骤来基于晶圆膨胀数据测量晶圆弯曲。因此，可以降低制造成本，并且可以提高生产率。在获得晶圆膨胀数据之后，可以基于晶圆膨胀和晶圆弯曲之间的关系来导出晶圆弯曲，例如图4a-4c中所描述的。可以在用于执行光刻的相同测量中或在用于导出晶圆弯曲的单独测量中收集晶圆膨胀数据。
67.在具有晶圆平坦度要求的制造步骤或阶段可能需要晶圆的晶圆平坦度(例如，弯曲)。具有这种晶圆平坦度要求的制造步骤可以包括例如键合步骤(例如晶圆级键合)、形成字线触点等。然而，例如，当在制造步骤中没有执行光刻工艺时，没有与制造步骤相对应的晶圆膨胀数据可用。根据本公开内容的方面，当使用包括多个制造步骤的制造过程制造半导体器件时，可以在制造过程的第二时间(t2)(例如，在第二制造步骤)处预测晶圆的平坦度(或弯曲)之前，在制造过程的第一时间(t1)(例如，在第一制造步骤)处测量晶圆膨胀(或晶圆膨胀数据)。第二时间可以晚于第一时间发生。在某些实施例中，第二时间可以等于第一时间。可以基于第一时间的晶圆膨胀数据来预测稍后时间(例如，第二时间)的晶圆弯曲。可以使用用于第一步骤的光刻来测量晶圆膨胀数据。
68.在示例中，为了使在第一制造步骤测量的晶圆膨胀准确地预测在第二制造步骤的晶圆平坦度(或弯曲)，第一制造步骤被选择为在时间上最接近第二制造步骤的制造步骤。选择哪个制造步骤作为测量晶圆膨胀的第一制造步骤可以基于器件制造过程和要求确定。例如，使第二制造步骤和第一制造步骤之间的制造步骤的数量减到最少。在示例中，在第一时间(例如，在第一制造步骤)和第二时间(例如，在第二制造步骤)之间不存在其他光刻工艺。在一些示例中，由于第一时间和第二时间之间的(多个)制造步骤而引起的半导体器件的结构变化相对较小，例如，在第一时间的第一弯曲(例如，对应于在第一时间的晶圆膨胀)与在第二时间的弯曲的弯曲差小于阈值，以便准确地预测晶圆平坦度。
69.通常，在时间t2的晶圆的平坦度可以取决于在时间t1的晶圆的平坦度(例如，晶圆弯曲度)和由在时间t1和时间t2之间对晶圆执行的(多个)制造步骤引起的平坦度的变化(如果有的话)。时间t2可以大于时间t1，并且是比t1晚的时间。
70.根据本公开内容的各方面，平坦度预测模型可以被配置为基于在t1的晶圆的平坦度来确定在t2的晶圆的平坦度(例如，弯曲)。在t1的晶圆的平坦度例如可以通过在t1测量的晶圆膨胀来指示。平坦度预测模型可以指示平坦度变量fl(例如平坦度预测模型的输出)与一个或多个输入变量(例如平坦度预测模型的(多个)输入)之间的关系。平坦度变量fl可
以指示在t2的晶圆的平坦度。一个或多个输入变量可以包括以下各项中的任何一个或任何合适的组合：(i)指示在t1的平坦度的至少一个膨胀变量e(例如，指示沿着x方向的x膨胀的x膨胀变量e
x
、指示沿着y方向的y膨胀的y膨胀变量ey)，(ii)与t1和t2之间的(多个)制造步骤相关联的至少一个等待时间(也称为排队时间)变量q
time1
到q
timei
，(iii)(多个)相应制造步骤的一个或多个工艺参数(例如，工艺温度、工艺时间、工艺类型)，和/或类似的。整数i为正，指示包括在平坦度预测模型中的至少一个等待时间的数量。至少一个等待时间中的每一个(例如q
time1
)是两个制造步骤之间的晶圆等待被处理的等待时间。
71.由于t1和t2之间的平坦度的变化可以取决于在t1和t2之间对晶圆执行的(多个)制造步骤，因此每个工艺都可以影响在t2的平坦度。因此，通过并入与(多个)制造步骤相关联的工艺参数的影响，可以使平坦度预测模型更准确。一个制造步骤可以具有比另一个制造步骤更大的影响。在示例中，在t2处对平坦度具有相对较大影响的工艺参数被并入到平坦度预测模型中。在t2处对平坦度具有相对较大影响的工艺参数可以包括膨胀数据、(多个)等待时间、和/或类似的。
72.一个或多个输入变量可以包括多个输入变量。在示例中，多个输入变量包括至少一个膨胀变量和至少一个等待时间变量。可以将平坦度变量fl写为如公式1的多个输入变量的函数f1，指示在t2的平坦度取决于在t1的至少一个晶圆膨胀和至少一个等待时间。
73.fl＝f1(e
x
,ey,q
time1
,...q
timei
,.)
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
公式1
74.在示例中，多个输入变量包括至少一个膨胀变量、至少一个排队时间变量和一个或多个过程参数。平坦度变量fl可以被写为如公式2的多个输入变量的函数f2，其中整数j为正，指示在平坦度预测模型中要考虑的(多个)制造步骤的数量。t
empj
和tj可以表示第j个工艺的温度和处理持续时间。
75.fl＝f2(e
x
,ey,q
time1
,...,q
timei
,t
emp1
,t1,...,t
empj
,tj)
ꢀꢀꢀꢀꢀ
公式2
76.在示例中，平坦度变量fl可以被写为如公式3的多个输入变量的函数f3，其中至少一个排队时间被限制在较小的范围内。例如，可用于至少一个排队时间变量之一的总范围是3-12小时。使用公式3，选择总范围(例如，3-12小时)的子范围(例如，4至5小时)。
77.fl＝f3(e
x
,ey,q
time1
在第一范围中,...,q
timei
在第i范围中,...)公式3
78.在示例中，多个输入变量包括多个膨胀变量，诸如x膨胀变量和y膨胀变量。平坦度变量fl可以被写为如公式4的多个输入变量的函数f4。
79.fl＝f4(e
x
,ey)
ꢀꢀꢀꢀꢀꢀ
公式4
80.在示例中，一个或多个输入变量包括膨胀变量(例如e
x
或ey)。平坦度变量fl可以写为如公式5的膨胀变量的函数f5。
81.fl＝f5(e
x
)
ꢀꢀꢀꢀꢀꢀ
公式5
82.通常，时间t2可以大于时间t1，并且是比t1晚的时间。公式1-5可以用于基于在t1收集的相应膨胀数据来确定在t2的平坦度。在示例中，时间t2是时间t1，并且公式4或公式5可用于基于在t1收集的相应膨胀数据来确定在t1的平坦度。
83.在各种示例中，对于包括一个或多个输入变量的平坦度预测模型，诸如公式1-5所示，平坦度预测模型可基于对一个或多个输入变量的子集或完整集的(多个)输入来确定平坦度。例如，可以基于对e
x
、ey、q
time1
、...、q
time
中的一个或多个的(多个)输入使用公式1中的平坦度预测模型来确定平坦度。在示例中，可以基于x膨胀、并使用公式1中的平坦度预测模
型来确定平坦度。
84.根据本公开内容的各方面，描述了一种用于确定例如第一晶圆的晶圆平坦度(例如，晶圆的弯曲)的方法。可以对在用于在第一晶圆的工作表面上对结构进行图案化的光刻工艺期间收集的第一晶圆的至少一个晶圆膨胀(或膨胀数据)(例如，x膨胀和/或y膨胀)进行存储。在光刻工艺期间，可以沿着平行于第一晶圆的工作表面的一个或多个方向测量所述至少一个晶圆膨胀。例如，一个或多个方向在图2所示的x-y平面内。在执行具有晶圆平坦度要求的制造步骤之前，可以使用诸如上文所述的使用公式1-5预测晶圆平坦度的平坦度预测模型、并基于至少一个晶圆膨胀来确定第一晶圆的晶圆平坦度。
85.在示例中，在光刻工艺之后并且在使用平坦度预测模型确定平坦度之前，可以使用包括形成结构的多个制造步骤来修改第一晶圆。可以使用平坦度预测模型，例如公式1-3中所示，基于至少一个晶圆膨胀和多个工艺中的两个之间的等待时间(例如q
time1
)来确定晶圆平坦度。
86.可以使用任何合适的机器学习算法来更新(例如，优化)平坦度预测模型，例如，以便以更高的准确度确定晶圆的平坦度。例如，除了使用平坦度预测模型来预测平坦度(称为虚拟测量)之外，直接测量待预测的晶圆子集(例如，10％)的实际平坦度，并且因此得到实际测量的晶圆子集的平坦度。可以基于实际测量的晶圆子集的平坦度和预测的晶圆子集的平坦度，使用机器学习算法来更新平坦度预测模型。例如，当附加晶圆的实际平坦度和附加晶圆的预测平坦度可用时，可以连续地更新平坦度预测模型。
87.平坦度预测方法的优点包括实际平坦度测量的显著减少，例如，测量其平坦度的晶圆的数量减少90％，并且因此用于测量实际平坦度的测量装置的数量显著减少，并且随着在平坦度测量中使用的测量时间减少，生产率更高。因此，包括对多个晶圆的虚拟测量和对多个晶圆的小子集(例如，80-90％)的选择性测量的组合的平坦度预测方法可以适合于大规模生产。
88.在详细描述平坦度预测方法之前，下面描述半导体器件(例如，图5中的半导体存储器装置100)的示例。基于使用平坦度预测方法确定的晶圆平坦度在晶圆上制造半导体器件。
89.图5示出了根据本公开内容的一些实施例的半导体器件的截面图，诸如半导体存储器装置100。半导体存储器装置100可使用键合第一晶圆501和第二晶圆502的晶圆级键合来形成。晶圆级键合导致两个管芯面对面的键合。在示例中，半导体存储器装置100包括面对面键合的两个管芯。
90.具体而言，在图5的示例中，半导体器件100(或半导体存储器装置100)包括面对面键合的阵列管芯102和cmos管芯101。注意，在一些实施例中，半导体存储器装置可包括多个阵列管芯和cmos管芯。多个阵列管芯和cmos管芯可堆叠并键合在一起。cmos管芯分别耦合到多个阵列管芯，且可以类似方式驱动相应阵列管芯。
91.半导体器件100可以是任何合适的器件。在一些示例中，半导体器件100包括面对面键合的第一晶圆501和第二晶圆502。阵列管芯102与其他阵列管芯一起设置在第一晶圆501上，且例如包括外围电路的cmos管芯101与其他cmos管芯一起设置在第二晶圆502上。第一晶圆501和第二晶圆502键合在一起，因此第一晶圆501上的阵列管芯与第二晶圆502上的对应cmos管芯键合。在一些示例中，半导体器件100是至少阵列管芯102与cmos管芯101键合
在一起的半导体芯片。在示例中，从键合在一起的晶圆(例如，第一晶圆501和第二晶圆502)切割半导体芯片。在另一示例中，半导体器件100是包括组装在封装衬底上的一个或多个半导体芯片的半导体封装。
92.阵列管芯102包括一个或多个半导体部分105以及半导体部分105之间的绝缘部分106。存储器单元阵列可形成在半导体部分105中，绝缘部分可隔离半导体部分105且为触点结构170提供空间。cmos管芯101包括衬底104和形成在衬底104上的外围电路。为了简化起见，将(管芯或晶圆的)主表面称为x-y平面，并且将垂直于主表面的方向称为z方向。
93.此外，在图5的示例中，连接结构121和焊盘结构122-123形成在两个管芯中的一个管芯的背面上，例如阵列管芯102。具体而言，在图5的示例中，焊盘结构122-123在绝缘部分106上方，并且每个焊盘结构122-123可以与一个或多个触点结构170导电连接。在图5的示例中，连接结构121在半导体部分105上方，并且导电连接到半导体部分105。在一些示例中，半导体部分105耦合到存储器单元阵列的阵列公共源极(acs)，且连接结构121设置在存储器单元阵列块的(多个)半导体部分105上方。在一些示例中，连接结构121由具有相对低电阻率的金属层形成，且当连接结构121覆盖半导体部分105的相对较大部分时，连接结构121可连接具有极小寄生电阻的存储器单元阵列块的acs。连接结构121可包括被配置为acs的焊盘结构的部分，以从外部源接收acs信号。焊盘结构122-123和连接结构121由合适的(多种)金属材料(例如铝等)制成，其可以便于键合线的附接。在一些示例中，焊盘结构122-123包括钛层126和铝层128，并且连接结构121包括硅化钛层127和铝层128。
94.为了便于图示说明，未示出半导体存储器装置100的一些部件，例如钝化结构等。
95.阵列管芯102最初包括衬底和半导体部分105，并且绝缘部分106形成在衬底上。在形成焊盘结构122-123和连接结构121之前去除衬底。
96.图6示出了概述根据本公开内容的一些实施例的用于形成第一半导体器件(例如半导体存储器装置100)的过程200a的流程图，并且图8-13示出了根据一些实施例的过程期间半导体存储器装置100的截面图。过程200a可包括使用诸如上述的平坦度预测模型来预测晶圆平坦度。过程200a从s201a开始，并且进行到s210a。
97.在s210a，可以对在用于第一半导体器件(例如，半导体存储器装置100)的光刻工艺期间收集的第一晶圆的至少一个晶圆膨胀进行存储。如以下在步骤s214a所描述的，在光刻工艺期间收集的第一晶圆的至少一个晶圆膨胀可以用于预测在具有晶圆平坦度要求的另一制造步骤(例如，第二制造步骤或在第二时间t2)的晶圆平坦度(或弯曲)。对于具有多个光刻工艺的制造过程，可以基于器件制造过程和要求来确定测量晶圆膨胀的光刻工艺。在示例中，为了准确地预测在第二制造步骤或在第二时间(例如，t2)的晶圆平坦度，光刻工艺被选择为在时间上与第二制造步骤最接近的光刻工艺，并且因此在所述光刻工艺和第二制造步骤之间没有其他光刻工艺。
98.在示例中，在光刻工艺期间测量第一晶圆的至少一个晶圆膨胀。光刻工艺可以包括对准、曝光、检查、和/或类似的。在示例中，光刻工艺包括在对光致抗蚀剂进行曝光和显影之后的计量。可以在曝光之前或之后，例如在对准期间，测量第一晶圆的至少一个晶圆膨胀。在示例中，在计量期间测量第一晶圆的至少一个晶圆膨胀。
99.图8示出了在光刻工艺处(例如，在形成垂直存储器单元串之前)的半导体存储器装置100的截面图。半导体存储器装置100包括阵列管芯102。在一些实施例中，阵列管芯102
与其他阵列管芯一起在第一晶圆501上制造。
100.阵列管芯102包括衬底103。在衬底103上，形成一个或多个半导体部分105和绝缘部分106。绝缘部分106由绝缘材料形成，例如氧化硅等，其可以隔离半导体部分105。在示例中，存储器单元阵列将形成在半导体部分105中，而触点结构将形成在绝缘部分106中。
101.衬底103可以是任何合适的衬底，例如硅(si)衬底、锗(ge)衬底、硅锗(sige)衬底和/或绝缘体上硅(soi)衬底。衬底103可以包括半导体材料，例如，iv族半导体、iii-v族化合物半导体或ii-vi族氧化物半导体。iv族半导体可以包括si、ge或sige。衬底103可以是块体晶圆或外延层。在一些示例中，衬底由多个层形成。例如，衬底103包括多个层，例如块体部分111、氧化硅层112和氮化硅层113，如图8所示。
102.在一些示例中，半导体部分105形成在衬底103上，并且3d nand存储器单元串的块将形成在半导体部分105中。半导体部分105与存储器单元串的阵列公共源极导电耦合。在一些示例中，存储器单元阵列将在核心区域115中形成为垂直存储器单元串的阵列。除了核心区域115之外，阵列管芯102还包括阶梯区域116和绝缘区域117。阶梯区域116用于促进形成到(例如)垂直存储器单元串中的存储器单元的栅极、选择晶体管的栅极等的连接。垂直存储器单元串的存储器单元的栅极对应于nand存储器架构的字线。绝缘区域117用于形成绝缘部分106。
103.层堆叠体190包括交替堆叠的栅极层195和绝缘层194。栅极层195和绝缘层194被配置为形成垂直堆叠的晶体管。在一些示例中，晶体管堆叠体包括存储器单元和选择晶体管，例如一个或多个底部选择晶体管、一个或多个顶部选择晶体管等。在一些示例中，晶体管堆叠体可包括一个或多个虚设选择晶体管。栅极层195对应于晶体管的栅极。栅极层195由栅极堆叠材料制成，例如高介电常数(高k)栅极绝缘体层、金属栅极(mg)电极等。绝缘层194由绝缘材料(例如氮化硅、二氧化硅等)制成。
104.在图8的示例中，形成公共源极层189，并且其将与垂直存储器单元串的源极导电连接。公共源极层189可以包括一个或多个层。在一些示例中，公共源极层189包括硅材料，诸如本征多晶硅、掺杂多晶硅(诸如n型掺杂硅、p型掺杂硅等)，等等。在一些示例中，公共源极层189可以包括金属硅化物以提高导电性。
105.根据本公开内容的一些方面，在一些示例中，半导体部分105和公共源极层189导电耦合，因此半导体部分105可以被配置为用于形成在半导体部分105中的垂直存储器单元串的阵列公共源极。
106.第一半导体器件的第一部分可以设置在第一晶圆的正面上，例如，在工作表面上方。在一些实施例中，第一半导体器件是半导体存储器装置100，并且第一晶圆是第一晶圆501。在示例中，参考图8，第一半导体器件(例如，半导体存储器装置100)的第一部分包括形成在衬底103上方的半导体部分105、公共源极层189和层堆叠体190。可以对图8所示的半导体存储器装置100执行光刻工艺。为了清楚起见，未示出在光刻工艺中使用的第一晶圆501上方的掩模层。
107.可以在光刻工艺期间测量第一晶圆501的至少一个晶圆膨胀，并且执行光刻工艺的时间被称为第一时间(例如，t1)。第一晶圆501的至少一个晶圆膨胀可以包括沿x-y平面内(例如，平行于第一晶圆的工作表面)的相应的一个或多个方向的一个或多个晶圆膨胀，诸如沿x方向的x晶圆膨胀和/或沿y方向的y晶圆膨胀。在示例中，x方向垂直于y方向。
108.在s212a，在光刻工艺之后，可以对第一半导体器件执行(多个)制造步骤。在示例中，可在光刻工艺之后在第一晶圆上形成第一半导体器件的第二部分(例如，图9中的垂直存储器单元串180)。在示例中，从第一半导体器件去除某些结构和/或材料。
109.在示例中，参考图9，(多个)制造步骤包括形成垂直存储器单元串180。光刻工艺用于在第一晶圆的正面上对结构进行图案化的制造步骤。例如，可在光刻工艺之后形成设置在x-y平面中的沟道孔的图案。
110.(多个)制造步骤包括形成包括沟道结构181的垂直存储器单元串180。由于(多个)制造步骤包括(多个)蚀刻、不同材料的多次沉积等，第一晶圆501可以在蚀刻和多次沉积之间(多次)排队并等待处理。因此，第一晶圆501可以在(多个)制造步骤中经历至少一个等待时间。多个制造步骤中的两个制造步骤之间的排队时间可以是任何合适的持续时间，例如在小时的数量级，例如3-12小时。
111.参考图9，在一些示例中，垂直存储器单元串180可以形成在半导体部分105中。半导体部分105与存储器单元串180的阵列公共源极导电耦合。在一些示例中，存储器单元阵列形成在核心区域115中作为垂直存储器单元串的阵列。
112.在图9的示例中，示出垂直存储器单元串180作为形成在核心区域115中的垂直存储器单元串阵列的表示。垂直存储器单元串180形成在层堆叠体190中。
113.根据本公开内容的一些方面，垂直存储器单元串由垂直地(z方向)延伸到层堆叠体190中的沟道结构181形成。沟道结构181可以在x-y平面中彼此分开设置。在一些实施例中，沟道结构181以阵列的形式设置在栅极线切割结构(未示出)之间。栅极线切割结构用于在后栅极工艺中便于用栅极层195替换牺牲层。沟道结构181的阵列可具有任何合适的阵列形状，例如沿x方向和y方向的矩阵阵列形状、沿x或y方向的之字形阵列形状、蜂窝(例如六边形)阵列形状等。在一些实施例中，每个沟道结构在x-y平面中具有圆形形状，并且在x-z平面和y-z平面中具有柱形形状。在一些实施例中，沟道结构在栅极线切割结构之间的数量和布置不受限制。
114.在一些实施例中，沟道结构181具有在与衬底103的主表面的方向垂直的z方向上延伸的柱形形状。在实施例中，沟道结构181由在x-y平面中呈圆形形状的材料形成，并且在z方向上延伸。例如，沟道结构181包括功能层，例如阻挡绝缘层182(例如，氧化硅)、电荷存储层(例如，氮化硅)183、隧穿绝缘层184(例如，氧化硅)、半导体层185和绝缘层186，它们在x-y平面中具有圆形形状，并且在z方向上延伸。在示例中，阻挡绝缘层182(例如，氧化硅)形成在用于沟道结构181的孔(其进入层堆叠体190中)的侧壁上，然后电荷存储层(例如，氮化硅)183、隧穿绝缘层184、半导体层185和绝缘层186从侧壁依次堆叠。半导体层185可以是任何合适的半导体材料，例如多晶硅或单晶硅，并且半导体材料可以是未掺杂的或者可以包括p型或n型掺杂剂。在一些示例中，半导体材料是未掺杂的本征硅材料。然而，由于缺陷，在一些示例中，本征硅材料可具有10
10
cm-3
量级的载流子密度。绝缘层186由诸如氧化硅和/或氮化硅的绝缘材料形成，和/或可以形成为气隙。
115.根据本公开内容的一些方面，沟道结构181和层堆叠体190一起形成存储器单元串180。例如，半导体层185对应于存储器单元串180中的晶体管的沟道部分，并且栅极层195对应于存储器单元串180中的晶体管的栅极。通常，晶体管具有控制沟道的栅极，并且在沟道的每一侧具有漏极和源极。为了简单起见，在图9的示例中，图3中的晶体管的沟道的底侧被
称为漏极，而图9中的晶体管的沟道的上侧被称为源极。漏极和源极可以在某些驱动配置下切换。在图9的示例中，半导体层185对应于晶体管的连接沟道。对于特定晶体管，在图9的示例中，特定晶体管的漏极与特定晶体管下方的下晶体管的源极连接，并且特定晶体管的源极与特定晶体管上方的上晶体管的漏极连接。因此，存储器单元串180中的晶体管串联连接。“上”和“下”是专门针对图9使用的，其中阵列管芯102被上下颠倒地设置。
116.存储器单元串180包括存储器单元晶体管(或称为存储器单元)。基于电荷存储层183的对应于存储器单元晶体管的浮置栅极的部分中的载流子俘获，存储器单元晶体管可具有不同的阈值电压。例如，当大量的空穴被俘获(存储)在存储器单元晶体管的浮置栅极中时，存储器单元晶体管的阈值电压低于预定义值，于是存储器单元晶体管处于对应于逻辑“1”的未编程状态(也称为擦除状态)。当空穴从浮置栅极被排出时，存储器单元晶体管的阈值电压高于预定义值，因此在一些示例中存储器单元晶体管处于对应于逻辑“0”的编程状态。
117.存储器单元串180包括被配置为将存储器单元串180中的存储器单元与位线耦合/去耦的一个或多个顶部选择晶体管，且包括被配置为将存储器单元串180中的存储器单元与acs耦合/去耦的一个或多个底部选择晶体管。
118.顶部选择晶体管由顶部选择栅极(tsg)控制。例如，当tsg电压(施加到tsg的电压)大于顶部选择晶体管的阈值电压时，存储器单元串180中的顶部选择晶体管导通且存储器单元串180中的存储器单元耦合到位线(例如，存储器单元串的漏极耦合到位线)；且当tsg电压(施加到tsg的电压)小于顶部选择晶体管的阈值电压时，顶部选择晶体管截止且存储器单元串180中的存储器单元从位线去耦(例如，存储器单元串的漏极从位线去耦)。
119.类似地，底部选择晶体管由底部选择栅极(bsg)控制。例如，当bsg电压(施加到bsg的电压)大于存储器单元串180中的底部选择晶体管的阈值电压时，底部选择晶体管导通且存储器单元串180中的存储器单元耦合到acs(例如，存储器单元串180中的存储器单元串的源极耦合到acs)；且当bsg电压(施加到bsg的电压)小于底部选择晶体管的阈值电压时，底部选择晶体管截止且存储器单元与acs去耦(例如，存储器单元串180中的存储器单元串的源极与acs去耦)。
120.如图9所示，半导体层185在沟道孔中的上部部分对应于垂直存储器单元串180的源极侧，且上部部分标记为185(s)。在图9的示例中，公共源极层189形成为与垂直存储器单元串180的源极导电连接。公共源极层189类似地与半导体部分105中的其他垂直存储器单元串(未示出)的源极导电连接，并因此形成阵列公共源极(acs)。
121.在图9的示例中，在沟道结构181中，半导体层185从沟道结构181的源极侧垂直向下延伸，并且形成与垂直存储器单元串180的漏极侧相对应的底部部分。半导体层185的底部部分标记为185(d)。注意，漏极侧和源极侧是为了便于描述而命名的。漏极侧和源极侧可以与名称不同地起作用。
122.在s214a，可以基于平坦度预测模型来确定(或预测)(多个)制造步骤之后的第一晶圆的晶圆平坦度。
123.可以预测第一晶圆501在第二时间(例如，t2)的晶圆平坦度。参考图9，第二时间可以在(多个)制造步骤之后，例如，在形成垂直存储器单元串180和栅极层195之后。在示例中，第二部分包括垂直存储器单元串180和栅极层195。参考图11，在示例中，第二时间也在
形成触点结构170和字线连接结构(也称为字线触点)150之前。第二时间也可以在形成键合结构174和164之前。
124.通常，平坦度预测模型被配置为基于以下各项中的一个或多个来确定第一晶圆的晶圆平坦度：指示在第一时间(例如，t1)(例如，在光刻工艺处)的平坦度的至少一个膨胀，(ii)在第一时间(例如，t1)和第二时间(例如，t2)之间的至少一个等待时间，(iii)相应的(多个)制造步骤的一个或多个工艺参数(例如，工艺温度、工艺时间)，和/或类似的，例如在公式1-5中描述的。
125.因此，对平坦度预测模型的输入可以包括以下各项中的一个或多个：至少一个膨胀，(ii)第一时间与第二时间之间的至少一个等待时间，(iii)相应的(多个)制造步骤的一个或多个工艺参数，和/或类似的。平坦度预测模型的输出可以指示第一晶圆(例如，第一晶圆501)的晶圆平坦度，诸如弯曲。
126.在示例中，晶圆平坦度由第一晶圆的弯曲指示，并且平坦度预测模型是基于与上述平坦度预测模型的(多个)输入类似或相同的(多个)输入来预测第一晶圆的弯曲的弯曲预测模型。可以基于弯曲预测模型来确定第一晶圆的弯曲。
127.在示例中，平坦度预测模型基于机器学习算法，并且基于第三晶圆的测量晶圆平坦度和预测晶圆平坦度来更新。在用于在第三晶圆的正面上对结构进行图案化的光刻工艺期间，可以测量第三晶圆的至少一个晶圆膨胀。在示例中，在第三时间测量第三晶圆的至少一个晶圆膨胀。例如，在执行具有晶圆平坦度要求的制造步骤之前，可以使用平坦度预测模型来确定第三晶圆的晶圆平坦度。平坦度预测模型可以被配置为基于第三晶圆的至少一个晶圆膨胀来确定第三晶圆的晶圆平坦度。在示例中，预测第三晶圆在第四时间的晶圆平坦度。此外，在具有针对第三晶圆的晶圆平坦度要求的制造步骤之前，例如在第四时间，可以测量第三晶圆的实际晶圆平坦度。通常，第三晶圆的平坦度在实际测量和使用平坦度预测模型的确定之间具有最小的变化或没有变化。可以基于所测量的第三晶圆的晶圆平坦度和所预测的第三晶圆的晶圆平坦度来更新平坦度预测模型。
128.更新的平坦度预测模型可以被其他要预测平坦度的晶圆使用。在示例中，第四时间晚于第三时间。在示例中，第四时间是第三时间。
129.在示例中，第三晶圆不同于第一晶圆，并且在t2时，不对第一晶圆执行实际测量以确定第一晶圆的平坦度。更新的平坦度预测模型可用于预测第一晶圆在t2时的平坦度。
130.在示例中，第三晶圆是第一晶圆，并且可以调整以上描述。可以省略对第三晶圆的至少一个晶圆膨胀的测量以及使用平坦度预测模型对第三晶圆的平坦度的确定。
131.在s216a，可以在第一晶圆的背面上沉积具有基于所确定的第一晶圆的晶圆平坦度的厚度的层。在示例中，确定厚度以调整晶圆平坦度，从而满足晶圆平坦度要求。在示例中，在沉积层之后，第一晶圆的晶圆平坦度满足晶圆平坦度要求。在s216a描述的示例中，调整层的厚度以满足晶圆平坦度要求。通常，可以使用层的一个或多个属性，例如厚度、层的材料成分、层的位置、用于形成层的工艺、和/或类似的，以满足晶圆平坦度要求。
132.如上参考图1a-1b所述，通常，诸如第一晶圆501的第一晶圆的预测平坦度或弯曲可以指示第一晶圆501的应力(例如，拉伸应力或压缩应力)的性质。为了减小第一晶圆501的弯曲，可以基于预测弯曲的幅度来确定层的厚度。可以基于由预测的平坦度指示的应力(例如，拉伸应力或压缩应力)的性质和层将被沉积的位置(例如，第一晶圆的背面)来确定
材料。在示例中，产生拉伸应力的材料将沉积在第一晶圆的背面上，因此可以使用诸如氮化硅、多晶硅、钨等的材料。在示例中，该层可以包括氮化硅。参考图10，该层可以是在第一阵列501的背面上的氮化硅层199。
133.在s218a，例如，通过光学临界尺寸(ocd)测量，可以测量在沉积层之后第一晶圆的晶圆平坦度。在示例中，省略s218a，并且不测量在沉积所述层之后第一晶圆的晶圆平坦度。如果所测量的晶圆平坦度(例如，所测量的弯曲)满足晶圆平坦度要求，则过程200a进行到s220a。否则，过程200a可以进行到s299并且终止或返回s216a。
134.在s220a，第一晶圆和第二晶圆面对面地键合。图11示出了在第一晶圆501面对面地键合到第二晶圆502之后的半导体存储器装置100的截面图。半导体存储器装置100包括面对面键合的阵列管芯102和cmos管芯101。
135.在一些实施例中，阵列管芯102与其他阵列管芯一起制造在第一晶圆501上，且cmos管芯101与其他cmos管芯一起制造在第二晶圆502上。在一些示例中，第一晶圆501和第二晶圆502被分开制造。在第一晶圆501的正面上形成第一键合结构。类似地，使用在第二晶圆502的正面上操作的工艺在第二晶圆502上形成外围电路，并且在第二晶圆502的正面上形成第二键合结构。
136.在一些实施例中，第一晶圆501和第二晶圆502可以使用晶圆到晶圆键合技术面对面键合。第一晶圆501上的第一键合结构与第二晶圆502上的对应的第二键合结构键合，从而第一晶圆501上的阵列管芯分别与第二晶圆502上的cmos管芯键合。通常，可以对第二晶圆执行对第一晶圆501执行的任何合适的步骤，以在具有平坦度要求的稍后的制造步骤预测第二晶圆的晶圆平坦度(或晶圆弯曲)，并且随后补偿晶圆弯曲。例如，步骤s210a、s214a、s216a和s218a适于存储在光刻工艺中测量的至少一个晶圆膨胀，使用该至少一个晶圆膨胀来预测在稍后的制造步骤中第二晶圆的晶圆平坦度，在第二晶圆上方沉积层以满足平坦度要求，其中可以基于预测的晶圆平坦度来确定一个或多个属性(例如，层的厚度)。可选地，可以测量在沉积层之后的晶圆平坦度。
137.此外，可以在绝缘部分106中形成触点结构。cmos管芯101包括衬底104，且包括形成在衬底104上的外围电路。衬底104可与衬底103相似或相同，因此为了简洁起见，可省略详细描述。
138.在图11的示例中，存储器单元阵列形成在阵列管芯102的衬底103上，且外围电路形成在cmos管芯101的衬底104上。阵列管芯102和cmos管芯101面对面地设置(上面设置有电路的表面被称为正面，并且相反的表面被称为背面)，并且被键合在一起。
139.在图11的示例中，可以形成互连结构，诸如过孔162、金属导线163、键合结构164等，以将半导体层的底部部分185(d)电耦合到位线(bl)。
140.此外，在图11的示例中，阶梯区域116包括阶梯，其被形成以促进到晶体管(例如，存储器单元、(多个)顶部选择晶体管、(多个)底部选择晶体管等)的栅极的字线连接。例如，字线连接结构150包括导电地耦合在一起的字线触点插塞151、过孔结构152和金属导线153。字线连接结构150可将wl电耦合到存储器单元串180中的晶体管的栅极端子。
141.在图11的示例中，触点结构170形成在绝缘区域117中。在一些实施例中，触点结构170可以通过在阵列管芯102的正面上进行处理而与字线连接结构150同时形成。因此，在一些示例中，触点结构170具有与字线连接结构150类似的结构。具体而言，触点结构170可以
包括导电地耦合在一起的触点插塞171、过孔结构172和金属线173。
142.在一些示例中，可以使用包括用于触点插塞171和字线触点插塞151的图案的掩模。掩模用于形成用于触点插塞171和字线触点插塞151的触点孔。可以使用蚀刻工艺来形成触点孔。在示例中，用于字线触点插塞151的触点孔的蚀刻可以在栅极层195上停止，并且用于触点插塞171的触点孔的蚀刻可以在氧化物层112中停止。此外，触点孔可填充有合适的衬里层(例如，钛/氮化钛)和金属层(例如，钨)以形成触点插塞，例如触点插塞171和字线触点插塞151。进一步的后段制程(beol)工艺用于形成各种连接结构，例如过孔结构、金属线、键合结构等。
143.此外，在图11的示例中，键合结构分别形成在阵列管芯102和cmos管芯101的正面上。例如，键合结构174和164形成在阵列管芯102的正面上，且键合结构131和134形成在cmos管芯101的正面上。
144.在图11的示例中，包括阵列管芯102的第一晶圆501与包括cmos管芯101的第二晶圆502面对面(电路侧为正面，且衬底侧为背面)设置且键合在一起。因此，阵列管芯102和cmos管芯101面对面设置且键合在一起。第一晶圆501和第二晶圆502上的对应键合结构被对准并键合在一起，并形成导电地耦合两个晶圆上的合适部件的键合界面。例如，键合结构164与键合结构131键合在一起以将存储器单元串180的漏极侧与位线(bl)耦合。在另一示例中，键合结构174与键合结构134键合在一起以将阵列管芯102上的触点结构170与cmos管芯101上的i/o电路耦合。
145.参考图11，在示例中，第一晶圆是第一晶圆501，第二晶圆是第二晶圆502(例如，外围晶圆或cmos晶圆)。在示例中，在s216a之后，在第一晶圆上形成触点结构170、字线连接结构150以及键合结构174和164，其中第一晶圆501的平坦度(例如，弯曲)满足晶圆平坦度要求。第一晶圆(例如，第一晶圆501)上的第一半导体器件(例如，半导体存储器装置100)的键合结构(例如，164、174)可以与包括用于控制3d nand阵列的外围电路的外围晶圆的相应键合结构(例如，131、134)键合。
146.在各种示例中，诸如在3d nand存储器装置制造中，包括(多个)3d nand阵列并且不具有使用层199的弯曲补偿的阵列晶圆的弯曲显著大于将与阵列晶圆键合的外围晶圆的弯曲。因此，在键合步骤之前，测量或预测阵列晶圆(例如，第一晶圆501)的弯曲，然后通过层199来减小弯曲。在示例中，不测量或预测外围晶圆的弯曲，并且由于外围晶圆的弯曲相对较小而不用减小。在示例中，可以测量和/或预测外围晶圆的弯曲。可以类似于参考s216a所述的那样来减小外围晶圆的弯曲。
147.在s222a中，可从第一晶圆的背面去除第一晶圆的衬底。第一衬底的去除暴露第一管芯或第一晶圆的背面上的半导体部分和触点结构170。
148.在一些示例中，在晶圆到晶圆键合工艺之后，具有阵列管芯的第一晶圆501与具有cmos管芯的第二晶圆502键合。然后，从第一晶圆501的背面减薄第一衬底。在示例中，使用化学机械抛光(cmp)工艺或研磨工艺来去除第一晶圆501的块体部分111的大部分。此外，可以使用适当的蚀刻工艺从第一晶圆501的背面去除剩余的块体部分111、氧化硅层112和氮化硅层113。
149.在一些示例中，可以如下调整步骤s222a。可将经键合的第一晶圆501和第二晶圆502分割成多个经键合的阵列管芯102和cmos管芯101。随后，可以从阵列管芯102(例如，第
一管芯)的背面去除阵列管芯102的衬底。
150.图12示出了在从阵列管芯102或第一晶圆501去除第一衬底103之后的半导体存储器装置100的截面图。在图12的示例中，从阵列管芯102或第一晶圆501的背面去除块体部分111、氧化硅层112和氮化硅层113。块体部分111、氧化硅层112和氮化硅层113的去除可以露出从绝缘部分106突出的触点结构170的端部(如175所示)。块体部分111、氧化硅层112和氮化硅层113的去除也可以露出半导体部分105。
151.在s224a，可以在第一晶圆上的第一管芯的背面处形成用于第一半导体器件的焊盘结构和连接结构。在一些实施例中，焊盘结构包括与触点结构170导电连接的第一焊盘结构。连接结构与半导体部分150导电连接。
152.在一些实施例中，焊盘结构与连接结构主要由铝(al)形成。在一些实施例中，可以在铝和半导体部分105之间形成(多个)界面层。在一些示例中，金属硅化物薄膜可以用作(多个)界面层。在示例中，金属硅化物薄膜可以用于实现铝和半导体部分105之间的欧姆接触。在另一示例中，金属硅化物薄膜用于形成到半导体部分105的局部互连。在另一示例中，金属硅化物薄膜用作扩散阻挡层以防止铝扩散到半导体部分105中。
153.在一些示例中，钛被沉积在与第二晶圆面对面键合的第一晶圆的整个背面上，然后在氮气气氛中被加热。钛可与暴露的硅表面(例如半导体部分105)反应以形成硅化钛。钛的(例如，在绝缘部分上方、在触点结构170的端部上方等的)部分未反应以形成硅化物。
154.然后，可以在第一晶圆的背面的表面上形成(多个)金属膜。图13示出了在沉积(多个)金属膜之后的半导体存储器装置100的截面图。在图13的示例中，金属膜120沉积在第一晶圆的背面上。由于触点结构170的端部的突出，金属膜120可以具有不平坦的表面。在一些实施例中，金属膜120包括钛层126和铝层128。在实施例中，半导体部分105上的钛层126可以与硅表面反应以形成硅化钛127。例如，在氮气气氛中沉积并加热钛层126。然后沉积铝层128。
155.可以对金属膜120进行图案化以形成焊盘结构和连接结构。图5示出了在将金属膜120图案化为焊盘结构122-123和连接结构121之后的半导体存储器装置100的截面图。在图5的示例中，焊盘结构122-123分别连接触点结构170且设置在绝缘部分106上方；连接结构121连接到半导体部分105。在一些实施例中，根据掩模，使用光刻工艺将焊盘结构122-123和连接结构121的图案限定在光致抗蚀剂层中，然后使用蚀刻工艺将图案转移到金属膜120中，并形成焊盘结构122-123和连接结构121。
156.使用半导体存储器装置，例如半导体存储器装置100作为示例描述过程200a，并且形成例如图5所示的特定结构。包括使用平坦度预测模型预测晶圆的平坦度的过程200a可以适当地适于形成其他类型的半导体器件或具有不同和/或附加结构的相同类型的半导体器件。可以修改或省略过程200a中的一个或多个步骤。例如，可以省略s212a，因此可以基于在t1测量的至少一个晶圆膨胀，使用平坦度预测模型来预测在t1的晶圆平坦度。可以使用任何合适的顺序来执行过程200a。可以增加额外的(多个)步骤。晶圆制造过程可以继续进一步的工艺，例如钝化、测试、切割等。
157.图7示出了概述根据本公开内容的一些实施例的用于确定晶圆平坦度的过程200b的流程图。图6中所示的过程200a的一部分是图7中的过程200b的示例。过程200b开始于s201b，并且进行到s210b。
158.在s210b，存储第一晶圆的至少一个晶圆膨胀。可在用于第一半导体器件(例如，半导体存储器装置100)的光刻工艺期间收集或测量第一晶圆的至少一个晶圆膨胀。如上参考s210a所描述的，可以在用于第一半导体器件的光刻工艺期间测量第一晶圆的至少一个晶圆膨胀。第一半导体器件的第一部分可以设置在第一晶圆的正面上，例如，在工作表面上方。在s210a中参考图6和8描述了s210b的示例。在一些实施例中，第一半导体器件是半导体存储器装置100。第一晶圆是第一晶圆501。在一些实施例中，第一半导体器件包括不同于(多个)nand阵列的电路。
159.在光刻工艺期间，可以测量第一晶圆的至少一个晶圆膨胀，并且执行光刻工艺的时间被称为第一时间(例如，t1)。第一晶圆的至少一个晶圆膨胀可包括沿x-y平面内(例如，平行于第一晶圆的工作表面)的相应一个或多个方向的一个或多个晶圆膨胀，诸如沿x方向的x晶圆膨胀和/或沿y方向的y晶圆膨胀。在示例中，x方向垂直于y方向。
160.在s212b，在光刻工艺之后，可以对第一半导体器件执行(多个)制造步骤。在示例中，可在光刻工艺之后在第一晶圆上形成第一半导体器件的第二部分(例如，图9中的垂直存储器单元串180)。在示例中，从第一半导体器件去除某些结构和/或材料。
161.由于制造步骤包括(多次)蚀刻、不同材料的多次沉积等，第一晶圆可在(多次)蚀刻和多次沉积之间(多次)排队并等待处理。因此，如上所述，第一晶圆可在(多个)制造步骤中经历至少一个等待时间。在s212a中参考图6和图9描述了s212b的示例。
162.在s214b，可以基于平坦度预测模型来确定(或预测)(多个)制造步骤之后的第一晶圆的晶圆平坦度。
163.可预测第一晶圆在第二时间(例如t2)的晶圆平坦度。第二时间可以在(多个)制造步骤之后，如s214a中所述。
164.如上参考图6所述，平坦度预测模型被配置为基于以下各项中的一个或多个来确定第一晶圆的晶圆平坦度：指示在第一时间(例如，t1)(诸如在光刻工艺处)的平坦度的至少一个膨胀，(ii)第一时间(例如，t1)和第二时间(例如，t2)之间的至少一个等待时间，(iii)相应的(多个)制造步骤的一个或多个工艺参数(例如，工艺温度、工艺时间)，和/或类似的，诸如在公式1-5中所描述的。
165.在示例中，晶圆平坦度由第一晶圆的弯曲指示，并且平坦度预测模型是基于与上述对平坦度预测模型的(多个)输入类似或相同的(多个)输入来预测第一晶圆的弯曲的弯曲预测模型。可以基于弯曲预测模型来确定第一晶圆的弯曲。
166.在示例中，平坦度预测模型基于机器学习算法，并且基于第三晶圆的测量晶圆平坦度和预测晶圆平坦度来更新，如针对过程200a所描述的。
167.在示例中，第三晶圆不同于第一晶圆，并且在t2时，不对第一晶圆进行实际测量以确定第一晶圆的平坦度。更新的平坦度预测模型可用于预测第一晶圆在t2时的平坦度。
168.在示例中，第一晶圆是第三晶圆，并且可以调整以上描述。可以省略对第三晶圆的至少一个晶圆膨胀的测量以及使用平坦度预测模型对第三晶圆的平坦度的确定。在图6的s214a中描述了s214b的示例。
169.在s216b，可以在第一晶圆的背面上沉积具有基于所确定的第一晶圆的晶圆平坦度的厚度的层。在示例中，确定厚度以调整晶圆平坦度，从而满足晶圆平坦度要求。在示例中，在沉积层之后，第一晶圆的晶圆平坦度满足晶圆平坦度要求。在图6的s216a中描述了
s216b的示例。
170.在s218b，例如，通过ocd测量，可以测量在沉积层之后第一晶圆的晶圆平坦度。在图6的s218a中描述了s218b的示例。如果测量的晶圆平坦度(例如，测量的弯曲)满足晶圆平坦度要求，则过程200b进行到s299b并终止。否则，过程200b可以进行到s299b或返回s216b。
171.除了使用平坦度预测模型确定第一晶圆的平坦度并更新平坦度预测模型之外，过程200b可以包括附加的(多个)制造步骤以形成第一半导体器件，例如将第一晶圆面对面地键合到另一晶圆，如图6的过程200a中所描述的。可以调整或省略过程200b中的一个或多个步骤。例如，可以省略s212b，因此可以基于在t1测量的至少一个晶圆膨胀、并使用平坦度预测模型来预测在t1的晶圆平坦度。可以使用任何合适的顺序来执行过程200b。可以增加额外的(多个)步骤。晶圆制造过程可以继续进一步的工艺，例如钝化、测试、分割等。
172.在示例中，在执行具有晶圆平坦度要求的制造步骤之前需要多个晶圆的平坦度，并且可以在晶圆上沉积层以调整多个晶圆的平坦度。根据本公开内容的方面，可如下对多个晶圆执行过程200a和200b。可以对多个晶圆中的每一个晶圆执行虚拟平坦度测量，其中平坦度预测模型用于确定相应晶圆的平坦度。然而，仅对多个晶圆的子集执行实际的平坦度测量，例如，以更新平坦度预测模型。多个晶圆的子集是多个晶圆的小集合，例如10％。虚拟平坦度测量和实际平坦度测量都可以在层沉积之前执行。在示例中，每个晶圆的虚拟平坦度测量和实际平坦度测量的结果指示在t2的晶圆的平坦度，而虚拟平坦度测量的结果基于在t1测量的膨胀数据。
173.如上所述，选择哪个制造步骤作为测量晶圆膨胀的第一制造步骤可以基于器件制造过程和要求来确定。在示例中，将为在半导体器件(例如，半导体器件100)中形成触点结构(例如，图5中的触点结构170)之后的制造步骤确定晶圆平坦度(或晶圆弯曲)。因此，第一制造步骤可用于形成触点结构170。因此，使用光刻工艺测量半导体器件(例如，半导体器件100)中的第一晶圆(例如，第一晶圆501)的晶圆膨胀，该光刻工艺例如分别对用于触点结构170中的触点插塞171和字线连接结构150中的字线触点插塞151的触点孔进行图案化。
174.图14a-14d示出了根据本公开内容的实施例的在对应于第一制造步骤(或第一制造阶段)的第一时间测量的晶圆膨胀与在对应于第二制造步骤(或第二制造阶段)的第二时间测量的晶圆的相应晶圆平坦度之间的关系。第一制造步骤可以在第二制造步骤之前执行。
175.在图14a中，垂直轴对应于在第一时间测量的沿x方向的x晶圆膨胀，水平轴对应于在第二时间测量的晶圆的第一弯曲(或x弯曲)。在第二时间对晶圆的第一弯曲的测量在用以减小弯曲的层(例如，图10中的层199)的沉积之前。每个数据点表示晶圆的x晶圆膨胀和第一弯曲测量。原始数据(例如，数据点)和线性拟合示出了晶圆的x晶圆膨胀和测量的第一弯曲之间的线性关系。线性关系指示对应于不同制造步骤(和不同时间)的晶圆的x晶圆膨胀和弯曲可具有线性关系。因此，对应于一个制造步骤的x晶圆膨胀可用于预测对应于另一制造步骤的晶圆弯曲。
176.在图14b中，垂直轴对应于在第一时间测量的沿y方向的y晶圆膨胀，水平轴对应于在第二时间测量的晶圆的第二弯曲(或y弯曲)。每个数据点表示晶圆的y晶圆膨胀和第二弯曲测量。原始数据(例如，数据点)和线性拟合指示在第一制造步骤测量的y晶圆膨胀与在第二制造步骤测量的晶圆的第二弯曲之间的线性关系。类似于参考图14a所描述的，线性关系
指示对应于不同制造步骤的晶圆的y晶圆膨胀和弯曲可以具有线性关系。因此，对应于一个制造步骤的y晶圆膨胀可用于预测对应于另一制造步骤的晶圆弯曲。
177.在图14c中，垂直轴对应于与第一制造步骤相对应的x晶圆膨胀和y晶圆膨胀之和，水平轴对应于与第二制造步骤相对应地测量的晶圆的第一弯曲和第二弯曲之和(或(x y)弯曲)。原始数据(例如，数据点)和线性拟合指示在第一制造步骤测量的x晶圆膨胀和y晶圆膨胀之和与对应于第二制造步骤测量的晶圆的第一弯曲和第二弯曲之和之间的线性关系。
178.在图14d中，垂直轴对应于与第一制造步骤相对应的x晶圆膨胀和y晶圆膨胀之差，水平轴对应于与第二制造步骤相对应地测量的晶圆的第一弯曲和第二弯曲之差(或(x-y)弯曲)。原始数据(例如，数据点)和线性拟合指示在第一制造步骤测量的x晶圆膨胀和y晶圆膨胀之差与对应于第二制造步骤测量的晶圆的第一弯曲和第二弯曲之差之间的线性关系。
179.总之，图14a-14d表示在对应于第一制造阶段的晶圆膨胀和对应于第二制造阶段的弯曲之间的示例性线性关系。可以基于对应于第一制造阶段的晶圆膨胀来预测对应于第二制造阶段的弯曲。
180.另一方面，尽管图14a-14d指示了对应于第一制造阶段的晶圆膨胀和对应于第二制造阶段的弯曲之间的线性关系，但是来自各个线性拟合的原始数据的变化相对较大，这指示了(多个)其他变量可以影响对应于第一制造阶段的晶圆膨胀和对应于第二制造阶段的弯曲之间的关系。这样的变量可以包括(多个)排队时间、处理参数、和/或类似的。
181.图15a-15d示出了根据本公开内容的实施例，对应于第一制造阶段的晶圆膨胀和对应于第二制造阶段的弯曲之间的关系可以取决于排队时间。
182.图15a对应于图14a，其中图15a中的水平轴和垂直轴与图14a中的水平轴和垂直轴相同。图14a中的原始数据和线性拟合在图15a中使用亮圆绘出。
183.下面描述图15a和图14a之间的差异。通常，一个晶圆的排队时间可以与另一个晶圆的排队时间不同。在示例中，不同晶圆之间的排队时间的变化较大。排队时间的一个示例是当测量弯曲时cmp与第二制造步骤之间的排队时间(称为cmp排队时间)。在图14a中，cmp排队时间的范围(例如，全范围)可以相对较大(例如，从3至12小时的9小时的全范围)。然而，在图15a中，以暗圆示出的数据点(即，原始数据的子集)表示具有被限制在cmp排队时间的子范围(例如从4至5小时的1小时的子范围)内的cmp排队时间的晶圆子组。
184.比较图14a与图15a，通过减少排队时间(例如，cmp排队时间)的变化，图15a中的晶圆平坦度(例如，弯曲)与晶圆膨胀数据具有比图14a中更好的相关性(例如，更大的相关因子)。图15a中的亮圆中的原始数据与暗圆中的原始数据的子集的比较示出了在稍后的制造阶段(例如，第二制造阶段)的晶圆的平坦度(例如，晶圆的弯曲)除了取决于膨胀数据(例如，x膨胀、y膨胀、和/或类似的)之外还可以取决于排队时间。因此，通过并入一个或多个排队时间(例如cmp排队时间)可以使平坦度预测模型(例如弯曲预测模型)更准确。
185.图15b对应于图14b，其中图15b中的水平轴和垂直轴与图14b中的水平轴和垂直轴相同。图14b中的原始数据和线性拟合在图15b中使用亮圆示出。图15b和图14b之间的差异类似于图15a和图14a之间的差异，如上所述，因此为了简洁起见省略了详细描述。
186.图15d对应于图14d，其中图15d中的水平轴和垂直轴与图14d中的水平轴和垂直轴相同。图14d中的原始数据和线性拟合在图15d中使用亮圆示出。图15d和图14d之间的差异类似于图15a和图14a之间的差异，如上所述，因此为了简洁起见省略了详细描述。
187.因此，图14a和图15a、图14b和图15b以及图14d和图15d的比较示出了晶圆平坦度或晶圆弯曲取决于排队时间，因此通过并入(多个)排队时间(例如cmp排队时间)，平坦度预测模型(例如弯曲预测模型)可以更准确。
188.图15c示出了根据本公开内容的实施例的晶圆平坦度(例如，弯曲)与排队时间(例如，cmp排队时间)之间的关系。如此处所示，晶圆平坦度或晶圆弯曲(例如晶圆的第一弯曲和第二弯曲之和(或(x y)弯曲))取决于排队时间，因此通过并入(多个)排队时间(例如cmp排队时间)，平坦度预测模型(例如弯曲预测模型)可以更准确。
189.图14a-14d示出了对应于第一制造阶段的晶圆膨胀和对应于第二制造阶段的弯曲之间的示例性线性关系。通常，对应于第二制造阶段的晶圆平坦度(例如，弯曲)可以取决于一个或多个变量，诸如对应于第一制造阶段的晶圆膨胀和(多个)其他变量，诸如(多个)排队时间、处理参数、和/或类似的。对应于第二制造阶段的晶圆平坦度(例如，弯曲)可以与一个或多个变量中的每一个变量具有线性或非线性关系。平坦度预测模型(例如，弯曲预测模型)可以基于平坦度与一个或多个变量中的每一个变量之间的线性或非线性关系来预测对应于第二制造阶段的平坦度(例如，弯曲)。在示例中，例如参照图15a-15d所描述的，通过考虑(多个)其他变量(例如排队时间)，表征对应于第二制造阶段的平坦度(例如，弯曲)和对应于第一制造阶段的晶圆膨胀之间的关系(例如，线性关系)的参数可以更准确。
190.图16示出了根据本公开内容的实施例的实际测量的弯曲与预测的弯曲的比较。水平轴表示实际测量和预测其弯曲的晶圆。垂直轴表示实际测量的弯曲(正方形)和预测的弯曲(菱形)。在图17中示出了实际测量的弯曲与预测的弯曲的相关性，其中水平轴表示实际测量的弯曲，而垂直轴表示预测的弯曲。图17示出了相关因子r2为0.96的线性趋势，表明平坦度预测模型(例如，弯曲预测模型)是高度准确的。
191.可以基于(诸如图16-17所示的)测量的晶圆平坦度和预测的晶圆平坦度来更新平坦度预测模型。如上所述，平坦度预测模型可以指示平坦度变量fl和一个或多个输入变量之间的关系，所述输入变量诸如x膨胀变量ex、y膨胀变量ey、与t1和t2之间的(多个)制造步骤相关联的排队时间变量q
time1
至q
timei
、相应的(多个)制造步骤的工艺参数(例如，工艺温度、工艺时间、工艺类型)，和/或类似的。在示例中，当在平坦度预测模式中考虑更多的输入变量时，可以使平坦度预测模型更准确，如图15a-15d所示，其中除了膨胀变量之外还包括排队时间。使用与图15a-15d中描述的类似的方法，其中考虑了排队时间，平坦度预测模型可以进一步包括其他输入变量。通过包括被确定为具有相对较大影响的另一输入变量，可以使平坦度预测模型更准确。
192.在一些示例中，使用机器学习算法，并且通过在平坦度预测模型中包括除x膨胀变量ex、y膨胀变量ey和排队时间之外的更多输入变量来优化机器学习算法。
193.在一些示例中，获得平坦度变量fl和一个或多个输入变量之间的数学关系，诸如以公式1-5示出的，随后通过将测量的晶圆平坦度和预测的晶圆平坦度进行比较，可以使数学关系更准确。在示例中，当考虑相应的(多个)制造步骤的不同的附加输入变量(例如，排队时间变量、工艺参数(例如，工艺温度、工艺时间、工艺类型))时，获得平坦度变量fl和膨胀变量(例如，x膨胀变量ex和y膨胀变量ey)之间的数学关系。
194.上述方法可以使用计算机可读指令而被实现为计算机软件，并且被物理地存储在一个或多个计算机可读介质中，诸如非暂时性计算机可读存储介质。在示例中，计算机软件
可以嵌入在用于半导体制造设备的控制器或其他电路中。在示例中，一个或多个计算机可读介质可以由用于半导体制造设备的控制器、计算装置或计算机系统读取。例如，图18示出了适于实施本公开内容的某些实施例的计算机系统(1800)。计算机系统(1800)可以包括计算装置，并且计算机装置可以包括处理电路，其被配置为使用本公开内容中描述的方法中的一个或多个来确定晶圆平坦度。
195.计算机软件可以使用任何合适的机器代码或计算机语言来编码，其可以经受汇编、编译、链接等机制以创建包括指令的代码，所述指令可以由一个或多个计算机中央处理单元(cpu)、图形处理单元(gpu)等直接执行，或者通过解释、微代码执行等来执行。
196.指令可以在各种类型的计算机或其部件上执行，包括例如个人计算机、平板计算机、服务器、智能电话、游戏设备、物联网设备等。在示例中，指令可以在半导体制造过程中使用的计算装置中执行。
197.图18中所示的用于计算机系统(1800)的部件本质上是示例性的，并且不旨在对实施本公开内容的实施例的计算机软件的使用范围或功能提出任何限制。也不应该将部件的配置解释为对计算机系统(1800)的示例性实施例中示出的任一部件或其组合有任何依赖性或要求。
198.计算机系统(1800)可以包括某些人机接口输入设备。这样的人机接口输入设备可以响应于一个或多个人类用户通过例如触觉输入(诸如：键击、挥击、数据手套移动)、音频输入(诸如：语音、拍手)、视觉输入(诸如：手势)、嗅觉输入(未示出)的输入。人机接口设备还可以用于捕获不一定与人的有意识输入直接相关的某些介质，诸如音频(诸如：语音、音乐、环境声音)、图像(诸如：扫描图像、从静止图像相机获得的摄影图像)、视频(诸如二维视频、包括立体视频的三维视频)。
199.输入人机接口设备可以包括以下各项中的一个或多个(图中每者仅示出一个)：键盘(1801)、鼠标(1802)、轨迹板(1803)、触摸屏(1810)、数据手套(未示出)、操纵杆(1805)、麦克风(1806)、扫描仪(1807)、相机(1808)。
200.计算机系统(1800)还可以包括某些人机接口输出设备。这样的人机接口输出设备可以通过例如触觉输出、声音、光和气味/味道来刺激一个或多个人类用户的感官。这样的人机接口输出设备可以包括触觉输出设备(例如，通过触摸屏(1810)、数据手套(未示出)或操纵杆(1805)的触觉反馈，但是还可以存在不用作输入设备的触觉反馈设备)、音频输出设备(诸如：扬声器(1809)、耳机(未示出))、视觉输出设备(诸如屏幕(1810)，包括crt屏幕、lcd屏幕、等离子屏幕、oled屏幕，其各自具有或不具有触摸屏输入能力，各自具有或不具有触觉反馈能力—其中的一些能够通过诸如立体图形输出、虚拟现实眼镜(未示出)、全息显示器和烟箱(smoke tank)(未示出)的装置输出二维视觉输出或多于三维输出)以及打印机(未示出)。
201.计算机系统(1800)还可以包括人类可访问的存储设备和其相关联的介质，诸如包括具有cd/dvd等介质(1821)的cd/dvd rom/rw(1820)的光学介质、拇指驱动器(1822)、可移动硬盘驱动器或固态驱动器(1823)、诸如磁带和软盘的传统磁介质(未示出)、诸如安全软件狗(未示出)的基于专用rom/asic/pld的设备等。在示例中，计算机系统(1800)可以包括固态设备(ssd)驱动器。ssd驱动器可以使用3d nand半导体器件来实现。
202.本领域技术人员还应当理解，结合本公开内容所公开的主题使用的术语“计算机
可读介质”不包括传输介质、载波或其他瞬态信号。
203.计算机系统(1800)还可以包括到一个或多个通信网络(1855)的接口(1854)。网络可以是例如无线、有线、光学的。网络还可以是本地的、广域的、城市的、车载的和工业的、实时的、延迟容忍的，等等。网络的示例包括：局域网，诸如以太网，无线lan，包括gsm、3g、4g、5g、lte等的蜂窝网络，包括有线电视、卫星电视和地面广播电视的电视有线或无线广域数字网络，包括canbus的车辆和工业网络，等等。某些网络通常需要附接到某些通用数据端口或外围总线(1849)(例如，计算机系统(1800)的usb端口)的外部网络接口适配器；其他的通常通过如下所述的附接到系统总线(例如以太网接口附接到pc计算机系统或蜂窝网络接口附接到智能电话计算机系统)而集成到计算机系统(1800)的核心。使用这些网络中的任何一个，计算机系统(1800)可以与其他实体通信。这种通信可以是单向的、仅接收的(例如，广播电视)、单向仅发送的(例如，到某些canbus设备的canbus)、或双向的，例如到使用局域或广域数字网络的其他计算机系统。某些协议和协议栈可以用于如上所述的那些网络和网络接口中的每一个上。
204.上述人机接口设备、人类可访问的存储设备和网络接口可以附接到计算机系统(1800)的核心(1840)。
205.核心(1840)可以包括一个或多个中央处理单元(cpu)(1841)、图形处理单元(gpu)(1842)、现场可编程栅极区(fpga)形式的专用可编程处理单元(1843)、用于某些任务的硬件加速器(1844)、图形适配器(1850)等。这些设备，连同只读存储器(rom)(1845)、随机存取存储器(1846)、诸如内部非用户可访问硬盘驱动器的内部大容量存储装置、ssd等(1847)，可以通过系统总线(1848)连接。在一些计算机系统中，系统总线(1848)可以以一个或多个物理插头的形式访问，以使得能够通过附加的cpu、gpu等进行扩展。外围设备可以直接或通过外围总线(1849)附接到核心的系统总线(1848)。在示例中，屏幕(1810)可以连接到图形适配器(1850)。外围总线的架构包括pci、usb等。
206.cpu(1841)、gpu(1842)、fpga(1843)和加速器(1844)可以执行某些指令，这些指令组合起来可以构成上述计算机代码。包括本公开内容中公开的方法的计算机代码可以存储在rom(1845)或ram(1846)中。过渡数据也可存储在ram中(1846)，而永久数据可存储在例如内部大容量存储装置中(1847)。可通过使用高速缓冲存储器来实现对存储器装置中的任一个的快速存储和检索，所述高速缓冲存储器可与一个或多个cpu(1841)、gpu(1842)、大容量存储装置(1847)、rom(1845)、ram(1846)等紧密相关联。
207.计算机可读介质上可以具有用于执行各种计算机实施的操作的计算机代码。介质和计算机代码可以是为本公开内容的目的而专门设计和构造的介质和计算机代码，或者它们可以是计算机软件领域的技术人员公知和可用的类型。
208.作为示例而非限制，作为(多个)处理器(包括cpu、gpu、fpga、加速器等)执行包括在一个或多个有形计算机可读介质中的软件的结果，具有架构(1800)的计算机系统，尤其是核心(1840)可以提供功能。这样的计算机可读介质可以是与如上文介绍的用户可访问的大容量存储装置以及核心(1840)的具有非暂时性质的特定存储装置(诸如核心内部大容量存储装置(1847)或rom(1845))相关联的介质。实施本公开内容的各种实施例的软件可以存储在这样的设备中并且由核心(1840)执行。根据特定需要，计算机可读介质可以包括一个或多个存储器装置或芯片。软件可以使核心(1840)并且具体地使其中的处理器(包括cpu、
gpu、fpga等)执行本文描述的特定过程或特定过程的特定部分，包括定义存储在ram(1846)中的数据结构以及根据由软件定义的过程修改这样的数据结构。另外或作为替代，作为硬连线或以其他方式包括在电路(例如：加速器(1844))中的逻辑单元的结果，计算机系统可以提供的功能，其可以代替软件或与软件一起操作以执行本文描述的特定过程或特定过程的特定部分。在适当的情况下，对软件的引用可以包括逻辑单元，反之亦然。在适当的情况下，对计算机可读介质的引用可以包含存储用于执行的软件的电路(诸如集成电路(ic))、包含用于执行的逻辑单元的电路、或两者)。本公开内容包含硬件和软件的任何适当组合。
209.以上概述了若干实施例的特征，使得本领域技术人员可以更好地理解本公开内容的各方面。本领域技术人员应当理解，他们可以容易地使用本公开内容作为基础来设计或修改用于执行相同目的和/或实现本文介绍的实施例的相同优点的其他过程和结构。本领域技术人员还应当认识到，这种等同构造并不脱离本公开内容的精神和范围，并且在不脱离本公开内容的精神和范围的情况下，他们可以在此进行各种改变、替换和变更。