一种基于硅载板的芯片模块高密度互连方法与流程

1.本发明属于芯片封装技术领域，具体涉及一种基于硅载板的芯片模块高密度互连方法，该方法对设计需求进行分析整合，实现对两个dsp、一个fpga、两个sdram、两个flash、一个配置芯片，共五种、八颗裸芯片进行高密度集成，并通过硅载板实现信号转接和2.5d互连，从而提升系统芯片的可靠性。


背景技术：

2.芯片的系统级封装成本会随着芯片尺寸的减小而不断提高，因此考虑从划片之前的晶圆阶段，就着手跟进相关的封装工艺步骤，从而使得封装体的成本能够降到最低。封装技术的发展分为多个阶段，第一阶段为采用引线键合技术和芯片的倒装键合技术阶段，属于二维封装的范畴。而二维封装向三维封装的发展可分为第二阶段pop(package on package，封装体堆叠)，和正在进一步研发的基于硅通孔技术的第三阶段。由于晶圆的封装体的特征尺寸逐渐减小，微系统不同阶段的互连高度也从毫米尺度降到微米尺度，微系统的布线密度也随之增加；而且晶圆封装体需要考虑不同且更加复杂的加工设备和工艺方案，来应对不同层级的高密度互连。


技术实现要素：

3.(一)要解决的技术问题
4.本发明要解决的技术问题是：如何提供一种2.5d-mcm集成技术方案。
5.(二)技术方案
6.为解决上述技术问题，本发明提供一种基于硅载板的芯片模块高密度互连方法，所述方法采用硅载板进行集成，整体集成方案包括：两个dsp芯片、一个fpga芯片、两个sdram芯片、两个flash芯片、一个配置芯片，共五种、八颗裸芯片；
7.所述方法包括：
8.步骤1：分析芯片需求，各类芯片共需要三种电源电压信号：fpga核电电压1.5v、dsp核电电压1.2v、dsp的io电压3.3v；需要两类时钟信号：dsp时钟25mhz、总线协议处理模块时钟16mhz；
9.步骤2：确定芯片模块集成方案基板工艺采用6层有机基板、塑封bga 680pin的工艺方案；
10.步骤3：对芯片模块集成基板的设计方案进行规划，包括：电源地层的规划、信号层的规划、布线规划；
11.步骤4：对芯片模块设计面积进行初步评估；
12.步骤5：根据设计面积初步评估结果，确定芯片模块高密度互连设计方案，实现芯片模块高密度互连集成。
13.其中，所述步骤3中，对电源地层的规划具体为：
14.由于芯片模块架构中需要有多种电压信号包括：fpga核电压1.5v、dsp核电电压
1.2v、dsp的io电压3.3v，arm处理器还需要1v、1.3v的电压；因此，在电源地规划上为了避免各个电压信号之间的相互影响，考虑尽可能用量较多的电源电压一个电源层和地层，而相对电压应用较少或者专用的电源电压，合理分配在相应的电源层。因此，规划电源地层为2层。
15.其中，所述步骤3中，所述对信号层的规划具体为：
16.由于芯片模块集成方案中提出的模块复杂度较高、布线面积小，因此，确定规划4层信号布线层。
17.其中，所述步骤3中，所述布线规划具体为：采用盲埋孔技术进行布线。
18.其中，盲埋孔技术在目前pcb设计中较少用，但在模块的陶瓷基板设计中，由于基本是一层一层地制作，盲埋孔的制造容易，因此，成为本模块设计中主要的信号布线工艺技术。
19.其中，所述步骤4中，根据相关的裸芯片资料，可以对模块设计面积进行初步评估；各个裸芯片的面积具体如下：
20.dsp：6mm
×
6mm；
21.fpga：15mm
×
14mm；
22.flash：5mm
×
4.5mm；
23.fpga配置芯片：5.5mm
×
5.5mm；
24.sdram：4mm
×
8.5mm。
25.其中，所述步骤5中，根据所有裸芯片的尺寸以及数量，计算出所有裸芯片平铺在一个平面所需要的面积；
26.加上键合之后每个芯片要加入500μm～3000μm的键合长度，同时算上芯片之间的间距、走线、无源器件的布线，预估整个基板面积至少为746mm2，即边长27mm
×
27mm的sip腔体平面；
27.如果考虑芯片打线、间距和边沿间距的问题，sip的面积应该在35mm
×
35mm以内；
28.根据集成架构方案，并对裸芯片尺寸进行综合评估考虑，最终确定芯片模块高密度互连设计方案，采用fpga作为底层裸芯片，上层集成两颗flash芯片和fpga配置芯片，中间通过硅载板进行转接信号转接和三维互连。
29.其中，通过芯片模块高密度互连设计方案，可以实现四颗裸芯片的两层三维集成，和不通过硅载板集成直接将芯片二维平铺相比，大大减少了使用面积，增加了集成度。
30.其中，所述方法利用硅载板实现倒装与引线键合工艺方式的转化，对于存储器和fpga芯片，包括两种形式：金丝键合和倒装焊；
31.为实现这些芯片的三维集成，需要解决倒装与引线键合工艺方式的转化问题；
32.其中，对于两个倒装芯片的堆叠设计，上层倒装芯片要实现信号的引出，必须借助硅载板实现；将上层芯片倒装在硅载板上，利用硅载板上的引线层形成可以用于引线键合的引脚，实现倒装与引线键合工艺方式的转换。
33.其中，所述硅载板采用芯片工艺制作，实现与芯片布线相接近的工艺能力，对于批量化生产可以极大降低单个硅载板的成本，具体叠层设计为：
34.通过热氧在高阻si表面形成一层sio2，隔离层有利于提高衬底电阻，降低损耗；沉积m1,d1,m2,d2层，制备一层under bump metallurgy层,即ubm层，ubm层是指凸点下金属
层，其作用为粘附，并有扩散阻挡的功能；通过旋涂厚光刻胶，曝光显影，形成凸点图形开窗，ubm中心距为0.1600mm。
35.(三)有益效果
36.与现有技术相比较，本发明提供一种基于硅载板技术的2.5d-mcm集成技术方案，借助硅载板等先进三维堆叠的系统封装工艺，实现多个dsp、fpga与内嵌多种存储器间的高速封装内网络互连的高密度集成。
附图说明
37.图1为本发明集成方案中模块内部功能框图。
38.图2为芯片模块高密度互连设计方案的示意图。
39.图3为用硅载板实现倒装转引线键合的示意图。
40.图4为硅载板叠层结构图。
具体实施方式
41.为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
42.基于硅载板的高密度互连是实现垂直方向多芯片互连的一种封装技术，具有集成密度高、互连线短、功耗低等优点，是最有望实现“超越摩尔"(more than moore)战略的封装解决方案，也是先进封装领域的研究热点之一。在传统的二维封装中，需要通过导线架、打线键合甚至pcb布线等完成裸片与裸片之间的连接路径布线，导致裸片之间的布线路径距离很长。在基于硅载板的封装中，裸片与裸片之间的连接只要通过转接板上的rdl(redistribution layer，再布线)或者是上下层的tsv(through silicon via，穿透硅通孔)就能实现。基于硅载板的高密度互连突破了平面集成的局限，能够显著减少互连线上损耗的功率，大大缩短互连路径的长度，从而降低了信号的rc(resistor-capacitance circuit，电阻-电容电路)延时,降低了互连线上功耗的损失，能大幅提高微系统芯片的性能和集成度。
43.为解决现有技术问题，本发明提供一种基于硅载板的芯片模块高密度互连方法，所述方法采用设计开发的硅载板进行集成，整体集成方案包括：两个dsp芯片、一个fpga芯片、两个sdram芯片、两个flash芯片、一个配置芯片，共五种、八颗裸芯片；
44.所述方法包括：
45.步骤1：分析芯片需求，各类芯片共需要三种电源电压信号：fpga核电电压1.5v、dsp核电电压1.2v、dsp的io电压3.3v；需要两类时钟信号：dsp时钟25mhz、总线协议处理模块时钟16mhz；
46.步骤2：确定芯片模块集成方案基板工艺采用6层有机基板、塑封bga 680pin的成熟工艺方案；
47.步骤3：对芯片模块集成基板的设计方案进行规划，包括：电源地层的规划、信号层的规划、布线规划；
48.步骤4：对芯片模块设计面积进行初步评估；
49.步骤5：根据设计面积初步评估结果，确定芯片模块高密度互连设计方案，实现芯
片模块高密度互连集成。
50.其中，所述步骤3中，对电源地层的规划具体为：
51.由于芯片模块架构中需要有多种电压信号包括：fpga核电压1.5v、dsp核电电压1.2v、dsp的io电压3.3v，arm处理器还需要1v、1.3v的电压；因此，在电源地规划上为了避免各个电压信号之间的相互影响，考虑尽可能用量较多的电源电压一个电源层和地层，而相对电压应用较少或者专用的电源电压，合理分配在相应的电源层。因此，规划电源地层为2层。
52.其中，所述步骤3中，所述对信号层的规划具体为：
53.由于芯片模块集成方案中提出的模块复杂度较高、布线面积小，因此，确定规划4层信号布线层。
54.其中，所述步骤3中，所述布线规划具体为：采用盲埋孔技术进行布线。盲埋孔技术在目前pcb设计中较少用，但在模块的陶瓷基板设计中，由于基本是一层一层地制作，盲埋孔的制造容易，因此，成为本模块设计中主要的信号布线工艺技术。
55.其中，所述步骤4中，根据相关的裸芯片资料，可以对模块设计面积进行初步评估；各个裸芯片的面积具体如下：
56.dsp：6mm
×
6mm；
57.fpga：15mm
×
14mm；
58.flash：5mm
×
4.5mm；
59.fpga配置芯片：5.5mm
×
5.5mm；
60.sdram：4mm
×
8.5mm。
61.其中，所述步骤5中，根据所有裸芯片的尺寸以及数量，计算出所有裸芯片平铺在一个平面所需要的面积；
62.加上键合之后每个芯片要加入500μm～3000μm的键合长度，同时算上芯片之间的间距、走线、无源器件的布线，预估整个基板面积至少为746mm2，即边长27mm
×
27mm的sip腔体平面；
63.如果考虑芯片打线、间距和边沿间距的问题，sip的面积应该在35mm
×
35mm以内；
64.根据集成架构方案，并对裸芯片尺寸进行综合评估考虑，最终确定芯片模块高密度互连设计方案，采用fpga作为底层裸芯片，上层集成两颗flash芯片和fpga配置芯片，中间通过硅载板进行转接信号转接和三维互连，设计方案如图2所示。
65.通过芯片模块高密度互连设计方案，可以实现四颗裸芯片的两层三维集成，和不通过硅载板集成直接将芯片二维平铺相比，大大减少了使用面积，增加了集成度。
66.其中，所述方法利用硅载板实现倒装与引线键合工艺方式的转化，对于存储器和fpga芯片，包括两种形式：金丝键合和倒装焊；
67.为实现这些芯片的三维集成，需要解决倒装与引线键合工艺方式的转化问题；
68.其中，对于两个倒装芯片的堆叠设计，上层倒装芯片要实现信号的引出，必须借助硅载板实现，如图3所示；将上层芯片倒装在硅载板上，利用硅载板上的引线层形成可以用于引线键合的引脚，实现倒装与引线键合工艺方式的转换。
69.其中，所述硅载板采用芯片工艺制作，实现与芯片布线相接近的工艺能力，对于批量化生产可以极大降低单个硅载板的成本，具体叠层设计如图4所示为：
70.通过热氧在高阻si表面形成一层sio2，隔离层有利于提高衬底电阻，降低损耗；沉积m1,d1,m2,d2层，制备一层under bump metallurgy层,即ubm层，ubm层是指凸点下金属层，其作用为粘附，并有扩散阻挡的功能；通过旋涂厚光刻胶，曝光显影，形成凸点图形开窗，ubm中心距为0.1600mm。
71.硅转接板叠层结构相关的材料，厚度，容差的具体描述如表所示：
72.叠层截面结构
[0073][0074][0075]
所述硅转接板设计尺寸为13.3*15.6mm，切割道宽度为60μm，线宽线距为20/20μm，两层布线。
[0076]
硅转接板主要工艺流程为：投片，槽式清洗，pecvd(plasma enhanced chemical vapor deposition,等离子体增强化学气相沉积法)，m1pvd(physical vapor deposition,物理气相沉积法)，m1光刻，m1电镀，去胶，种子层etch，d1光刻，m2 pvd，m2光刻，m2电镀，去胶，种子层etch，d2光刻，ubm pvd，ubm光刻，ubm电镀，去胶，种子层etch，化镀，aoi(automated optical inspection,自动光学检测)，电测，出货。
[0077]
由此，本发明提供一种基于硅载板技术的2.5d-mcm集成技术方案，借助硅载板等先进三维堆叠的系统封装工艺，实现多个dsp、fpga与内嵌多种存储器间的高速封装内网络互连的高密度集成。
[0078]
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。