一种完全垂直型的MOSFET-LED单片集成器件及其制备方法与流程

一种完全垂直型的mosfet-led单片集成器件及其制备方法
技术领域
1.本发明涉及一种完全垂直型的mosfet-led单片集成器件及其制备方法。


背景技术：

2.目前，gan材料由于其宽带隙、高电子迁移率、高稳定性等优越的材料特性受到人们的广泛关注和研究，并广泛应用于微电子和光电子器件领域。gan材料主要应用于两个方面：1)用于制备场效应晶体管(fet)，如mosfet、hemt等，应用于5g通信、航空航天、汽车电子、电源管理等；2)用于制备发光二极管(led)，应用于固态照明，显示面板等领域。
3.由于两者材料基础一致，制备工艺兼容，将fet和led进行单片集成，fet-led器件应运而生。这种单片集成fet-led，通过内置fet作为led的控制器件，控制led的开关。与独立led器件相比，具有如下优点：1)减小面积：可简化外接控制模块，有效减小了产品面积；2)减小成本：两者工艺平台兼容；3)提升模块性能：减小了外接电路时的产生的寄生电容和寄生电阻；4)电压控制：fet作为压控器件，控制led，提升了独立led器件作为电流控器件的可靠性。5)系统化应用：作为集成模块，可直接应用于可见光通信、智能照明等领域。
4.fet-led的设计和制备方法在国内外相关研究领域已有报道，如：选区刻蚀法，在衬底上直接外延hemt led(或mosfet led)结构，通过选区刻蚀的方法，将hemt(或mosfet)区域上方的led外延层刻蚀掉，再分别制备电极，形成横向级联的hemt-led(或mosfet-led)；选区外延法，先在衬底上生长hemt外延层，再选定部分区域进行刻蚀，再在该区域内在进行led结构的外延生长，制备电极后，形成hemt-led。
5.以上两种方法都是基于横向结构设计的gan基fet-led器件，横向结构的器件由于其电流扩展的不均匀，会严重影响器件的工作性能，并导致一些可靠性问题。如何实现其电流分布的优化，改善其电流扩展，对于提高gan基fet-led器件性能具有重要意义。


技术实现要素：

6.为解决以上技术上的不足，本发明提供了一种完全垂直型mosfet-led单片集成器件，形成上下贯通的器件，有效改善了器件的电流拥挤问题，且减小了器件面积。
7.本发明是通过如下技术方案实现的：
8.一种完全垂直型mosfet-led单片集成器件，包括gan衬底，所述gan衬底下表面设置有led结构，led结构完全覆盖在gan衬底下表面，gan衬底上表面设置有mosfet结构，mosfet结构仅覆盖一部分gan衬底的上表面，未被mosfet结构覆盖的gan衬底上表面暴露在外，作为led结构的正面出光区域；所述mosfet结构包括由下向上依次叠加的n-‑
gan漂移区、p-gan沟道层、n
-gan电流扩展层，所述mosfet结构顶部嵌入有栅介质层、源极和栅极金属层，所述led结构包括由上往下依次叠加的ingan/gan层，p-algan电子阻挡层、p-gan空穴层。
9.根据本发明优选的，所述的gan衬底为低阻双抛gan衬底，电阻小于0.1ω
·
cm。
10.gan同质外延相比异质外延可显著减少外延层的位错密度，提高晶体质量；低阻
gan buffer有利于led阴极的电子注入。
11.根据本发明优选的，所述mosfet结构中，n-gan漂移区厚度为3-8μm，p-gan沟道层厚度为300-400nm，n
-gan电流扩展层厚度为200-280nm。
12.根据本发明优选的，mosfet结构顶部嵌入的栅介质层厚度为50-300nm，栅极金属层厚度为200-300nm。
13.根据本发明优选的，栅极金属层贯穿p-gan沟道层、n
-gan电流扩展层，底部部分位于n-‑
gan漂移区中，栅极金属层与各层之间有栅介质层。
14.本发明还提供一种完全垂直型mosfet-led单片集成器件的制备方法。
15.上述完全垂直型的mosfet/led单片集成器件的制备方法，包括以下步骤：
16.a.选用gan衬底，在gan衬底上表面外延生长mosfet结构，mosfet结构包括由下向上依次叠加的n-‑
gan漂移区，p-gan沟道层，n
-gan电流扩展层；
17.b.在gan衬底下表面外延生长led结构，led结构包括由上往下依次叠加的ingan/gan层，p-algan电子阻挡层，p-gan空穴层；
18.c.在led结构下表面蒸镀ni/ag/ni/au作为led阳极金属接触和背反射层；
19.d.用光刻胶做掩膜，在mosfet结构中刻蚀出栅极沟槽，然后在mosfet结构顶部表面以及栅极沟槽表面沉积栅介质层；
20.e.在沉积栅介质层顶部表面进行刻蚀开源极接触孔，在源极接触孔蒸镀源极，栅极沟槽中蒸镀栅极金属层，栅极金属层填充栅极沟槽；
21.f.用光刻胶掩膜，将mosfet结构一部分刻蚀去掉，漏出gan衬底上表面，带有栅极金属层的另一部分保留。
22.根据本发明优选的，在步骤b完成后，将得到的样品在n2氛围下，升温至800-900℃快速退火10-30分钟。
23.进一步优选的，步骤b完成后，将得到的样品在n2氛围下，升温至850℃快速退火20分钟。
24.根据本发明优选的，在步骤c完成后，将得到的样品在n2氛围下，升温至500-600℃快速退火3-7分钟。
25.进一步优选的，步骤c完成后，将得到的样品在n2氛围下，升温至550℃快速退火5分钟。
26.根据本发明优选的，步骤d中，采用icp(cl2/bcl3/ar)刻蚀得到栅极沟槽，栅极沟槽深度为1-3μm，采用ald或pecvd进行沉积栅介质层，栅介质层为sio2介质层或si3n4介质层。
27.根据本发明优选的，在步骤d中，栅极沟槽刻蚀后，将该器件用四甲基氢氧化铵溶液湿法处理。
28.根据本发明优选的，四甲基氢氧化铵溶液的浓度为5-25wt％，湿法处理温度为80-90℃，处理时间为60-120分钟。
29.根据本发明优选的，步骤e中，采用rie进行开源极接触孔。
30.根据本发明优选的，步骤e中，源极cr/au层，栅极金属层为cr/au层。
31.本发明的有益效果是：
32.1、本发明通过在低阻双抛gan衬底两面分别外延生长mosfet和led结构外延层，通过半导体工艺流程制备出完全垂直型的mosfet/led单片集成器件。该结构的vmosfet-led
通过gan导电衬底将mosfet漏极和led阴极相连，形成上下贯通完全垂直结构器件。该结构电流在纵向范围均匀分布，不仅从根本上解决了横向器件的电流拥挤问题，提高器件的可靠性，而且进一步减小了集成模块的面积和成本。
33.2、本发明的制备方法与选区外延法相比，不需要进行同面选区再生长，提高外延层晶体质量；与横向器件相比，面积进一步减小。提高反向击穿电压，提高led器件的可靠性。
附图说明
34.图1为本发明的结构示意图；
35.图2为低阻双抛gan衬底结构示意图；
36.图3在低阻双抛gan衬底上表面外延mosfet结构；
37.图4低阻双抛gan衬底下表面外延led结构；
38.图5在led结构下表面蒸镀led阳极金属接触和背反射；
39.图6mosfet结构顶部表面刻蚀出栅极沟槽；
40.图7在mosfet结构顶部表面沉积栅介质层；
41.图8在mosfet结构顶部表面开源极接触孔；
42.图9蒸镀源极和栅极金属层；
43.图10将mosfet结构一部分刻蚀至gan衬底上表面；
44.图11为完全垂直型mosfet-led单片集成器件的等效电路图。
45.其中：1、低阻双抛gan衬底，2、n-‑
gan漂移区，3、p-gan沟道层，4、n
-gan电流扩展层，5、ingan/gan层，6、p-algan电子阻挡层，7、p-gan空穴层，8、栅介质层，9、源极，10栅极金属层，11、led阳极金属接触和背反射层。
具体实施方式
46.下面结合附图对本发明做进一步详细的描述：
47.实施例1
48.如图1所示，一种完全垂直型mosfet-led单片集成器件，包括低阻双抛gan衬底1，低阻双抛gan衬底1下表面下方设置有led结构，led结构完全覆盖在低阻双抛gan衬底1下表面，低阻双抛gan衬底1上表面上方设置有mosfet结构，mosfet结构仅覆盖在一部分低阻双抛gan衬底1上表面，未被mosfet结构覆盖的低阻双抛gan衬底1上表面暴露在外，作为led结构的正面出光区域；mosfet结构包括由下向上依次叠加的n-‑
gan漂移区2、p-gan沟道层3、n
-gan电流扩展层4，mosfet结构顶部嵌入有栅介质层8、源极9和栅极金属层10，所述led结构包括由上往下依次叠加的ingan/gan层5，p-algan电子阻挡层6、p-gan空穴层7，mosfet结构中，n-‑
gan漂移区2厚度为4μm，p-gan沟道层3厚度为350nm，n
-gan电流扩展层4厚度为220nm，mosfet结构顶部嵌入的栅介质层8厚度为100nm，栅极金属层10厚度为200nm。
49.完全垂直型mosfet-led单片集成器件的制备方法，制备过程如图2-10所示，包括以下步骤：
50.a.选用低阻双抛gan衬底1，并在低阻双抛gan衬底1上表面外延mosfet结构，由下向上依次为n-‑
gan漂移区2，p-gan沟道层3，n
-gan电流扩展层4；
51.b.在低阻双抛gan衬底1下表面外延led结构，由上往下依次为ingan/gan层5，p-algan电子阻挡层6，p-gan空穴层7；将得到的样品在n2氛围下，升温至850℃快速退火20分钟；
52.c.在led结构下表面蒸镀ni/ag/ni/au作为led阳极金属接触和背反射层11。将得到的样品在n2氛围下，升温至550℃快速退火5分钟；
53.d.用光刻胶做掩膜，mosfet结构顶部表面用cl2/bcl3/ar icp刻蚀出栅极沟槽，栅极沟槽刻蚀后，将该器件用25wt％四甲基氢氧化铵溶液在85℃湿法处理60分钟，然后在mosfet结构顶部表面以及栅极沟槽表面用ald或pecvd沉积sio2作为栅介质层8；
54.e.在mosfet结构顶部表面用rie开源极9接触孔，蒸镀cr/au作为源极9和栅极金属层10，栅极金属层10填充在栅极沟槽；
55.f.用光刻胶掩膜，用cl2/bcl3/ar icp刻蚀将mosfet结构一部分刻蚀至gan衬底上表面，带有栅极金属层10的另一部分保留；
56.采用低阻gan双抛衬底，gan同质外延相比异质外延可显著减少外延层的位错密度，提高晶体质量；低阻gan buffer有利于led阴极的电子注入。用mocvd方法在gan衬底上下表面分别外延mosfet和led结构，与选区外延法相比，不需要进行同面选区再生长，提高外延层晶体质量；与横向器件相比，面积进一步减小；提高反向击穿电压，提高led器件的可靠性。在器件下表面蒸镀ni/ag/ni/au作为led阳极金属；该金属层同时作为led阳极接触层和背反射层。外延完成后，将样品在n2氛围和850℃条件下快速退火约20分钟；提高p-gan中空穴的激活率。栅极沟槽刻蚀后，将样品用5-25％tmah溶液进行85℃下湿法处理60分钟；减少干法刻蚀造成的栅极侧壁gan晶体损伤，提高沟道的载流子迁移率。用icp将选定区域刻蚀至gan衬底上表面(约4.6-5μm)；该被刻蚀区域作为mosfet间的电学隔离，且同时为led正面出光区域。
57.如图11所示，为gan基vmosfet-led的等效电路图，该期间工作原理为：mosfet漏极与led阴极相连，当栅极正偏，导电沟道开启时，电子通过漏极传输至led有源区，led发光；当栅极零偏或反偏，沟道夹断，led不发光。
58.实施例2
59.同实施例1所述的完全垂直型mosfet/led单片集成器件，不同之处在于：
60.mosfet结构中，n-‑
gan漂移区2厚度为3μm，p-gan沟道层3厚度为300nm，n
-gan电流扩展层4厚度为200nm。mosfet结构顶部嵌入的栅介质层8厚度为250nm，栅极金属层10厚度为300nm。
61.制备方法按实施例1的进行。
62.实施例3
63.同实施例1所述的完全垂直型mosfet/led单片集成器件，不同之处在于：
64.mosfet结构中，n-‑
gan漂移区2厚度为8μm，p-gan沟道层3厚度为400nm，n
-gan电流扩展层4厚度为280nm。mosfet结构顶部嵌入的栅介质层8厚度为280nm，栅极金属层10厚度为280nm。
65.制备方法按实施例1的进行。
66.实施例4
67.一种完全垂直型mosfet/led单片集成器件，结构同实施例1，不同之处在于：
68.完全垂直型mosfet-led单片集成器件的制备方法，步骤b中，将得到的样品在n2氛围下，升温至90℃快速退火10分钟。步骤d中，栅极沟槽刻蚀后，将该器件用20wt％四甲基氢氧化铵溶液在90℃湿法处理80分钟。
69.以上所述仅是本专利的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本专利技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本专利的保护范围。