集成SBD的碳化硅MOSFET器件及其制备方法与流程

集成sbd的碳化硅mosfet器件及其制备方法
技术领域
1.本发明属于半导体技术领域，具体涉及一种集成sbd的碳化硅mosfet器件及其制备方法。


背景技术：

2.碳化硅金属氧化物半导体场效应晶体管(sic mosfet)具有低导通电阻、开关速度快、耐高温等特点，在高压变频、新能源汽车、轨道交通等领域具有巨大的应用优势。为提高sic mosfet电流能力，常通过压缩元胞的尺寸来增大通流面积，提高通流能力。在不断地压缩元胞尺寸时，源极孔接触面积也随之减小，源极接触电阻将变的很大，不利于器件整体电阻的降低。
3.同时，在电机驱动、牵引逆变等应用场景中，传统的做法是在sic mosfet外部并联一个肖特基二极管，利用外部反并联二极管的低导通压降实现反向续流能力。但对于模块来说，增加了封装面积，降低了整体器件模组的通流能力。另一种做法是利用sic mosfet本身内部集成的体二极管，对反向导通时候进行续流功能。但由于体二极管是pin结构器件，会产生较高的开启压降和反向恢复损耗。同时sic双极器件的导通会诱发电子-空穴复合，使得体内堆叠层扩展，器件压降增大、反向偏置漏电流增大，不利于碳化硅器件的可靠性。
4.因此，如何实现在不改变元胞尺寸前提下增大源接触面积，降低源极接触电阻，提升碳化硅器件的通流能力，提高碳化硅器件的可靠性，是本领域技术人员亟待解决的技术问题。


技术实现要素：

5.本发明的主要目的是提供一种集成sbd的碳化硅mosfet器件及其制备方法，以实现在不改变元胞尺寸前提下增大源接触面积，降低源极接触电阻，提升碳化硅器件的通流能力，提高碳化硅器件的可靠性。
6.针对上述问题，本发明提供了一种集成sbd的碳化硅mosfet器件，包括若干个元胞结构，所述元胞结构包括衬底、形成于所述衬底上的n-外延层；位于所述n-外延层内的p阱区、结型场效应区的p 区、源极槽区的p 区和n 区；位于所述n-外延层上的第一欧姆接触金属层、第一肖特基接触金属层、第二欧姆接触金属层和第二肖特基接触金属层；
7.其中，所述p阱区和所述源极槽区的p 区相邻，所述n 区位于p阱区内，所述源极槽区的p 区与n 区相邻；
8.所述第一欧姆接触金属层的第一部分覆盖所述n 区背离所述n-外延层的一面的部分区域，所述第一欧姆接触金属层的第一部分覆盖所述n 区朝向所述源极槽区的p 区的一面的部分区域，所述第一欧姆接触金属层的第一部分覆盖所述源极槽区的p 区背离所述n-外延层的一面；
9.所述结型场效应区的p 区位于所述p阱区远离所述n 区的一侧；所述第二欧姆接触金属层覆盖所述结型场效应区的p 区背离所述n-外延层的一面；所述第一肖特基接触金
属层与所述第二欧姆接触金属层并排排列，且所述第一肖特基接触金属层位于所述第二欧姆接触金属层远离所述p阱区的一侧；所述第二肖特基接触金属层设置在所述第二欧姆接触金属层背离所述结型场效应区的p 区的一侧，且与所述结型场效应区的p 区平行。
10.进一步地，上述所述的集成sbd的碳化硅mosfet器件中，所述元胞结构还包括位于所述n-外延层上的栅氧化层；
11.所述栅氧化层位于所述第一欧姆接触金属层的第一部与所述第二肖特基接触金属层之间；
12.所述栅氧化层上形成有多晶硅栅电极，所述多晶硅栅电极的外周包覆有层间介质；
13.所述栅氧化层覆盖所述p阱区的表面，且所述栅氧化层的两侧分别覆盖所述n 区的部分表面和所述结型场效应区的部分表面。
14.进一步地，上述所述的集成sbd的碳化硅mosfet器件中，所述元胞结构还包括源极和漏极；
15.所述源极覆盖所述层间介质、所述第一欧姆接触金属层、所述第一肖特基接触金属层、所述第二欧姆接触金属层和所述第二肖特基接触金属层；
16.所述漏极位于所述衬底背离所述n-外延层的一侧。
17.进一步地，上述所述的集成sbd的碳化硅mosfet器件中，所述结型场效应区对应的结型场效应槽的槽深为0.25μm～0.35μm。
18.进一步地，上述所述的集成sbd的碳化硅mosfet器件中，所述源极槽区对应的源极槽的槽深为0.25μm～0.35μm。
19.进一步地，上述所述的集成sbd的碳化硅mosfet器件中，所述n 区的深度为0.3μm～0.4μm；
20.所述p阱区的深度为1.0μm～1.5μm。
21.进一步地，上述所述的集成sbd的碳化硅mosfet器件中，所述结型场效应区的p 区的深度为1.0μm～1.6μm。
22.进一步地，上述所述的集成sbd的碳化硅mosfet器件中，
23.所述源极槽区的p 区的深度为1.0μm～1.6μm。
24.本发明还提供了一种集成sbd的碳化硅mosfet器件的制备方法，包括：
25.在衬底上形成n-外延层；
26.在所述n-外延层远离所述衬底的一侧，淀积氧化层，通过光刻-刻蚀形成p阱注入窗口，利用所述氧化层作为离子注入掩膜，al离子注入形成p阱区；
27.在所述n-外延层远离所述衬底的一侧，再次沉积氧化层，反刻形成氧化层侧墙；利用所述氧化层侧墙作为离子注入掩膜，n离子注入形成n 区；
28.在所述n-外延层远离所述衬底的一侧，再次沉积氧化层，通过光刻-刻蚀形成源极槽及结型场效应槽的刻蚀窗口，利用所述氧化层作为阻挡层，进行sic介质刻蚀，在所述n-外延层表面形成所述源极槽和所述结型场效应槽；
29.对结型场效应槽进行氧化层沉积-光刻-刻蚀，结型场效应槽中间区域被氧化层所覆盖，形成注入阻挡层；在所述源极槽进行al离子注入，形成源极槽区的p 区，在所述结型场效应槽进行al离子注入，形成结型场效应区的p 区；
30.去除所述n-外延层上的所有氧化层，在第一预设温度下环境下进行激活退火工艺，激活注入的al离子和n离子；
31.在所述p阱区上形成栅氧化层，在所述栅氧化层上形成多晶硅栅电极，在所述多晶硅栅电极上沉积层间介质，并通过刻蚀形成露出所述结型场效应区的p 区、所述源极槽区的p 区和所述n 区的欧姆接触孔；
32.沉积氮化层，通过光刻-刻蚀对结型场效应槽中的非欧姆合金区域进行覆盖保护；
33.在所述n-外延层远离所述衬底的一侧淀积金属，在第二预设温度下，进行退火工艺，在所述源极槽区的p 区形成第一欧姆接触金属层，在所述结型场效应区的p 区形成第二欧姆接触金属层；
34.通过对氮化层进行腐蚀去除，再次淀积金属，在第三预设温度环境下，退火进行退火工艺，在所述结型场效应区的p 区形成第一肖特基接触金属层和第二肖特基接触金属层。
35.进一步地，上述所述的集成sbd的碳化硅mosfet器件的制备方法，还包括：
36.在所述n-外延层远离所述衬底的一侧沉积金属以形成源极，并在所述衬底远离所述n-外延层的一面沉积金属以形成漏极。
37.与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：
38.本发明的集成sbd的碳化硅mosfet器件及其制备方法，通过在sic mosfet元胞结构内集成sic sbd，利用sic sbd作为反偏时的续流二极管，抑制体二极管的开启，增加芯片长期工作的可靠性；当sbd结构集成于mosfet元胞结构时，sbd部分和mosfet部分可以共用部分有源区和终端区面积，大大提高了芯片整体功率密度，同时降低模块封装成本；利用槽型式的源极槽区的结构，在三维空间上增加了源孔的接触面积，降低了源接触电阻对器件整体电阻的影响，利于更大电流容量的输出。
39.本发明的其它特征和优点将在随后的说明书中阐述，并且部分地调节说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
40.附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：
41.图1为本发明的集成sbd的碳化硅mosfet器件的俯视图；
42.图2为图1中x-y方向的剖视图；
43.图3为本发明的集成sbd的碳化硅mosfet器件的制备方法实施例的流程图；
44.图4为经过步骤300和步骤301所形成第一状态图；
45.图5为经过步骤302所形成第二状态图；
46.图6为经过步骤303所形成第三状态图；
47.图7为经过步骤304所形成第四状态图；
48.图8为经过步骤305所形成第五状态图；
49.图9为经过步骤306所形成第六状态图；
50.图10为经过步骤307所形成第七状态图；
51.图11为经过步骤308和步骤309所形成第八状态图。
具体实施方式
52.以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
53.图1为本发明的集成sbd的碳化硅mosfet器件的俯视图，图2为图1中x-y方向的剖视图。如图1-图2所示，本实施例的集成sbd的碳化硅mosfet器件可以包括若干个元胞结构。所述元胞结构包括衬底10、形成于所述衬底10上的n-外延层11；位于所述n-外延层11内的p阱区12、结型场效应区(以下称为jfet区)的p 区13、源极槽区的p 区14和n 区15；位于所述n-外延层11上的第一欧姆接触金属层16、第一肖特基接触金属层17、第二欧姆接触金属层18和第二肖特基接触金属层19；
54.其中，所述p阱区12和所述源极槽区的p 区14相邻，所述n 区15位于p阱区12内，所述源极槽区的p 区14与n 区15相邻；
55.所述第一欧姆接触金属层16的第一部分覆盖所述n 区15背离所述n-外延层11的一面的部分区域，所述第一欧姆接触金属层16的第一部分覆盖所述n 区15朝向所述源极槽区的p 区14的一面的部分区域，所述第一欧姆接触金属层16的第一部分覆盖所述源极槽区的p 区14背离所述n-外延层11的一面；
56.所述jfet区的p 区13位于所述p阱区12远离所述n 区15的一侧；所述第二欧姆接触金属层18覆盖所述jfet区的p 区13背离所述n-外延层11的一面；所述第一肖特基接触金属层17与所述第二欧姆接触金属层18并排排列，且所述第一肖特基接触金属层17位于所述第二欧姆接触金属层18远离所述p阱区12的一侧；所述第二肖特基接触金属层19设置在所述第二欧姆接触金属层18背离所述jfet区的p 区13的一侧，且与所述jfet区的p 区13平行。
57.在一个具体实现过程中，集成的sic sbd在jfet区位置，有效了利用了jfet区面积，具有更高的元胞结构集成度，减小元胞结构的体积。
58.在一个具体实现过程中，集成的sic sbd为槽式结构，有效的保护对sic mosfet的jfet区电场及sic sbd肖特基接触电场进行保护，提升sic mosfet器件的阻断能力。且在槽式的jfet区部分，在侧壁上进行三维方向的集成(即第二肖特基接触金属层19)，扩大了肖特基接触的通流面积，降低了二极管的导通压降。
59.在一个具体实现过程中，sic mosfet源极22部位为槽型结构设计，利用源孔的槽型侧壁对源极22接触面进行增加(图1中第一欧姆接触金属层16的设计结构)，增大了电子进出源极22的通流路径，降低了源极22接触电阻，提升了碳化硅器件通流能力。
60.在一个具体实现过程中，利用槽型结构形成源极槽区的p 区14进行深阱注入，更好了实现了与n 区15的短接，增强了对寄生npn晶体管的抑制作用。
61.在一个具体实现过程中，jfet区的jfet槽、源极槽区的源极槽、各个p 深阱，采用同步工序形成，p 深阱的深度具备一致可调性，利于同时对内部体二极管电场和sbd电场进
行同步折中优化。
62.本实施例的的集成sbd的碳化硅mosfet器件，通过在sic mosfet元胞结构内集成sic sbd，利用sic sbd作为反偏时的续流二极管，抑制体二极管的开启，增加芯片长期工作的可靠性；当sbd结构集成于mosfet元胞结构时，sbd部分和mosfet部分可以共用部分有源区和终端区面积，大大提高了芯片整体功率密度，同时降低模块封装成本；利用槽型式的源极槽区的结构，在三维空间上增加了源孔的接触面积，降低了源接触电阻对器件整体电阻的影响，利于更大电流容量的输出。
63.如图1所示，所述元胞结构还包括位于所述n-外延层11上的栅氧化层(图中不再示出)；所述栅氧化层位于所述第一欧姆接触金属层16的第一部与所述第二肖特基接触金属层19之间；所述栅氧化层上形成有多晶硅栅电极20，所述多晶硅栅电极20的外周包覆有层间介质21；所述栅氧化层覆盖所述p阱区12的表面，且所述栅氧化层的两侧分别覆盖所述n 区15的部分表面和所述jfet区的部分表面。
64.在一个具体实现过程中，sic mosfet的多晶硅栅电极20采用分裂栅的结构模式，有效降低了栅电容和输入电容，改进器件开关特性。
65.如图2所示，所述元胞结构还包括源极22和漏极23；所述源极22覆盖所述层间介质21、所述第一欧姆接触金属层16、所述第一肖特基接触金属层17、所述第二欧姆接触金属层18和所述第二肖特基接触金属层19；所述漏极23位于所述衬底10背离所述n-外延层11的一侧。
66.在一个具体实现过程中，所述jfet区对应的结型场效应槽的槽深为0.25μm～0.35μm。所述源极槽区对应的源极槽的槽深为0.25μm～0.35μm。所述n 区15的深度为0.3μm～0.4μm；所述p阱区12的深度为1.0μm～1.5μm。所述jfet区的p 区13的深度为1.0μm～1.6μm。所述源极槽区的p 区14的深度为1.0μm～1.6μm。
67.图3为本发明的集成sbd的碳化硅mosfet器件的制备方法实施例的流程图，如图3所示，该方法可以包括如下步骤：
68.300、在衬底10上形成n-外延层11；
69.具体地，准备n-外延层11，n-外延层11包含掺杂浓度1e18cm-3
～1e19cm-3
的n 衬底10，在n 衬底10上方设有n-外延层11，该n-外延层11浓度约为1e14 cm-3
～5e16cm-3
，具体需要根据芯片耐压来优化。
70.301、在所述n-外延层11远离所述衬底10的一侧，淀积氧化层a，通过光刻-刻蚀形成p阱注入窗口，利用所述氧化层作为离子注入掩膜，al离子注入形成p阱区12；
71.具体地，该步骤中氧化层a的厚度可以为1.5μm～3.0μm，p阱区12的深度可以为1.0μm～1.5μm。
72.图4为经过步骤300和步骤301所形成第一状态图。如图4所示，该状态下的碳化硅mosfet器件可以包括衬底10、n-外延层11、氧化层a和p阱区12。
73.302、在所述n-外延层11远离所述衬底10的一侧，再次沉积氧化层a，反刻形成氧化层侧墙b；利用所述氧化层侧墙b作为离子注入掩膜，n离子注入形成n 区15；
74.在一个具体实现过程中，该n 区15的深度可以为0.3μm～0.4μm。该氧化层a与步骤1中的氧化层可以相同，也可以不同。例如，可以为氧化硅。
75.需要说明的是，可以利用氧化层侧墙b，根据实际需要，实现精确可控的0.25μm～
0.8μm自对准沟道，这样，极大的缩小了沟道长度，提高器件电流输出能力。
76.图5为经过步骤302所形成第二状态图。如图5所示，该状态下的碳化硅mosfet器件在图4所示基础上，增加了氧化层侧墙b和n 区15。
77.303、在所述n-外延层11远离所述衬底10的一侧，再次沉积氧化层a，通过光刻-刻蚀形成源极槽c及结型场效应槽d的刻蚀窗口，利用所述氧化层作为阻挡层，进行sic介质刻蚀，在所述n-外延层11表面形成所述源极槽c和所述结型场效应槽d；
78.在一个具体实现过程中，该步骤中的氧化层a厚度可以为1.0μm～2.0μm。所述jfet区对应的结型场效应槽d的槽深为0.25μm～0.35μm。所述源极槽区对应的源极槽c的槽深为0.25μm～0.35μm。
79.图6为经过步骤303所形成第三状态图。如图6所示，该状态下的碳化硅mosfet器件在图5所示基础上，增加了源极槽c和所述结型场效应槽d，减少了氧化层侧墙b，氧化层a的位置发生了变化。
80.304、对结型场效应槽d进行氧化层沉积-光刻-刻蚀，结型场效应槽d中间区域被氧化层a所覆盖，形成注入阻挡层；在所述源极槽进行al离子注入，形成源极槽区的p 区14，在所述结型场效应槽d进行al离子注入，形成jfet区的p 区13；
81.其中，所述jfet区的p 区13的深度为1.0μm～1.6μm。所述源极槽区的p 区14的深度为1.0μm～1.6μm。
82.图7为经过步骤304所形成第四状态图。如图7所示，该状态下的碳化硅mosfet器件在图6所示基础上，增加了部分氧化层a、源极槽区的p 区14和成jfet区的p 区13，增加的氧化层a与原有氧化层a的材料可以相同，也可以不同。
83.305、去除所述n-外延层11上的所有氧化层，在第一预设温度下环境下进行激活退火工艺，激活注入的al离子和n离子；
84.其中，第一预设温度可以为1700℃～1800℃。激活退火工艺的时间可以为10min～40min。
85.图8为经过步骤305所形成第五状态图。如图8所示，该状态下的碳化硅mosfet器件在图7所示基础上，将所有氧化层去除了。
86.306、在所述p阱区12上形成栅氧化层，在所述栅氧化层上形成多晶硅栅电极20，在所述多晶硅栅电极20上沉积层间介质21，并通过刻蚀形成露出所述jfet区的p 区13、所述源极槽区的p 区14和所述n 区15的欧姆接触孔；
87.图9为经过步骤306所形成第六状态图。如图9所示，该状态下的碳化硅mosfet器件在图8所示基础上，增加了栅氧化层(图中未示出)、多晶硅栅电极20和层间介质21。
88.307、沉积氮化层e，通过光刻-刻蚀对结型场效应槽中的非欧姆合金区域进行覆盖保护；
89.其中，该氮化层e的厚度可以为0.5μm～1.0μm，其可以为氮化硅。
90.图10为经过步骤307所形成第七状态图。如图10所示，该状态下的碳化硅mosfet器件在图9所示基础上，增加了氮化层e。
91.308、在所述n-外延层11远离所述衬底10的一侧淀积金属，在第二预设温度下，进行退火工艺，在所述源极槽区的p 区14形成第一欧姆接触金属层16，在所述jfet区的p 区13形成第二欧姆接触金属层18；
92.其中，第二预设温度可以为900℃～1000℃。该步骤的退火工艺时间可以为2min～5min。该步骤的金属可以为ni、ti、al等中的至少一种。
93.309、通过对氮化层进行腐蚀去除，再次淀积金属，在第三预设温度环境下，退火进行退火工艺，在所述jfet区的p 区13形成第一肖特基接触金属层17和第二肖特基接触金属层19；
94.其中，第三预设温度可以为400℃～600℃。该步骤的退火工艺时间可以为5min～10min。该步骤的金属可以为ti、mo等中的至少一种。
95.图11为经过步骤308和步骤309所形成第八状态图。如图11所示，该状态下的碳化硅mosfet器件在图10所示基础上，减少了氮化层。增加了第一肖特基接触金属层17、第二肖特基接触金属层19、第一欧姆接触金属层16和第二欧姆接触金属层18。
96.310、在所述n-外延层11远离所述衬底10的一侧沉积金属以形成源极22，并在所述衬底10远离所述n-外延层11的一面沉积金属以形成漏极23。
97.具体地，可以在所述n-外延层11远离所述衬底的一侧沉积al金属以形成源极，引出源极极结构电极和栅电极。可以在900℃～1000℃环境下，退火2min～5min，形成电极。详见图1。
98.可以理解的是，上述各实施例中相同或相似部分可以相互参考，在一些实施例中未详细说明的内容可以参见其他实施例中相同或相似的内容。
99.需要说明的是，在本发明的描述中，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是指至少两个。
100.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
101.在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
102.虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的保护范围，仍须以所附的权利要求书所界定的范围为准。