功率芯片的制作方法

1.本发明属于半导体功率器件技术领域，具体涉及一种功率芯片。


背景技术：

2.由于功率芯片需要工作在大电流工况下，所以通常需要并联使用。随着应用对功率芯片的功率容量的要求越来越高，并联支路数量或单条支路的电流能力需要不断提高，这对各并联支路间的均流能力提出了越来越高的要求。各并联支路间的不均流会导致某条支路承受过大的电流，有可能在短路、大电流关断等极限工况下，因为应力过大而发生不可逆的失效；或者在长期承受比其它支路更高应力的情况下而更快速的老化，造成参数漂移，进一步加剧上述不均流现象，最终导致失效。
3.从均流的影响范围来区别，可以分为模块级均流、衬板级均流、芯片级均流和元胞级均流。其中，元胞级均流是上述所有均流的基础。从均流的影响过程来区别，可以分为静态均流和动态均流。功率芯片开通时，栅极驱动信号首先施加到芯片的栅极焊盘上，然后通过栅极总线传递到芯片上的各个元胞。栅极总线有一定电阻，所以当栅极信号传递到离栅极焊盘远近不同的各元胞时，栅极电压会有不同程度的降低，这将导致不同元胞间的开通速度不一致，造成元胞不均流。对于大功率、大电流应用下的大面积芯片，这种不均流效应会更强，降低了功率芯片工作的可靠性。


技术实现要素：

4.本发明的主要目的是提供一种功率芯片，以解决现有技术中功率芯片的元胞不均流，导致功率芯片工作的可靠性降低的问题。
5.针对上述问题，本发明提供了一种功率芯片，包括：
6.芯片本体，包括由多个元胞组成的至少一个有源区；
7.与所述有源区对应设置的发射极焊盘；
8.栅极焊盘，设置在所述芯片本体上，且与所述发射极焊盘位于同侧；
9.环形的栅极总线，设置在所述有源区周围，且与所述发射极焊盘位于同侧；
10.片上栅极电阻，分别与所述环形的栅极总线以及所述栅极焊盘连接；
11.其中，所述环形的栅极总线的宽度与距离所述栅极焊盘的距离成反比。
12.进一步地，上述所述的功率芯片中，所述环形的栅极总线中至少部分栅极总线的宽度以阶梯状的方式逐渐进变小，和/或，以线性方式逐渐进变小。
13.进一步地，上述所述的功率芯片中，所述栅极焊盘的数目为1个；所述功率芯片的形状为四边形；
14.所述栅极焊盘位于所述功率芯片的任意一条边的中央位置，或者，位于所述功率芯片的任意两条相邻的边的交界处，或者，位于所述功率芯片的中央位置。
15.进一步地，上述所述的功率芯片中，所述栅极焊盘的数目为1个；所述功率芯片的形状为四边形；所述栅极焊盘位于所述功率芯片的任意一条边的中央位置；
16.所述有源区的数目为n；各边对应的栅极总线的宽度满足如下表达式：
17.w
bottom
》w
side_1
》w
side_2
》
…
》w
side_n-1
》w
middle_1
＝w
middle_2
＝
…
＝w
middle_n-1
》wside_n＝w
top
；
18.其中，w
bottom
表示位于所述功率芯片的第一边对应的栅极总线的宽度；所述功率芯片的第一边为所述栅极焊盘所在位置的边；w
side_n-1
表示第n-1个所述有源区外围位于所述第一边两端的两个所述功率芯片的第二边对应的栅极总线的宽度；w
middle_n-1
表示第n个所述有源区与第n-1个所述有源区之间的第三边所对应的栅极总线的宽度；所述w
side_n
表示第n个所述有源区外围位于所述第一边两端的两个所述功率芯片的第二边对应的栅极总线的宽度；所述w
top
表示第n个所述有源区外围远离所述第一边的第四边对应的栅极总线的宽度。
19.进一步地，上述所述的功率芯片中，所述栅极焊盘的数目为至少2个，且所述栅极焊盘在所述芯片本体上呈对称分布。
20.进一步地，上述所述的功率芯片中，所述功率芯片的形状为四边形；所述栅极焊盘的数目为2个；
21.2个所述栅极焊盘分别位于所述功率芯片的平行的两条边的中央位置。
22.进一步地，上述所述的功率芯片中，所述功率芯片的形状为四边形；所述栅极焊盘的数目为4个；
23.所述功率芯片的每条边的中央位置分别设置一个所述栅极焊盘。
24.进一步地，上述所述的功率芯片中，至少一个环形的栅极总线设置有缺口。
25.进一步地，上述所述的功率芯片中，所述环形的栅极总线的材质包括金属、金属硅化物和多晶硅的复合膜层材料的至少一种。
26.进一步地，上述所述的功率芯片，还包括：
27.终端区域，设置在环形的栅极总线的外围。
28.与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：
29.本发明的功率芯片，通过将环形的栅极总线的宽度与距离所述栅极焊盘的距离成反比设计，即：栅极总线离栅极焊盘越远，栅极总线的宽度越小。这样，改善了栅极信号在栅极总线上传输的一致性，从而提高了距离栅极焊盘远、近不同的元胞之间的开关一致性，进而改善了元胞均流，提高了功率芯片工作的鲁棒性与可靠性。同时，该功率芯片制造简单，与常规流程完全兼容，不增加任何工艺步骤，有利于功率芯片往更高功率容量或者更高电流容量发展。
30.本发明的其它特征和优点将在随后的说明书中阐述，并且部分地调节说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
31.附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：
32.图1为本发明的功率芯片一种实施例的结构示意图；
33.图2为阶梯状的栅极总线的结构示意图；
34.图3为线性状的栅极总线的结构示意图；
35.图4为本发明的功率芯片另一种实施例的结构示意图。
具体实施方式
36.以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
37.相关技术中，为了提高元胞开关一致性，提供了以下技术方案：
38.第一种技术方案：可以通过在功率芯片外围设置连续的低电阻率金属栅极总线、在栅极总线包围的发射极区域间隔设置金属栅极插指，并将栅极总线与栅极插指通过金属相连的方式，来减小靠近栅极焊盘与远离栅极焊盘的元胞之间开关速度的差异，从而提高元胞开关一致性。
39.第二种技术方案：可以在芯片外围设置连续的环状多晶硅栅极总线，在环状栅极总线包围的发射极区域设置一条或多条条状多晶硅栅极总线，并将环状栅极总线与条状栅极总线相连。同时，在环状栅极总线上设置金属栅极流道降低分布电阻，在发射极区域设置h型铜金属桥夹(clipbond)降低接触电阻，并改善导热能力和热应力，在最中间的条状多晶硅栅极总线上以及h型桥夹的两侧各设置一个栅极焊盘，通过双焊盘缩短各元胞到栅极焊盘的距离。最终，综合上述方式实现更好的元胞开关均匀性。
40.然而，以上两中技术方案，均未考虑到栅极信号在栅极总线各支路上的分流，导致对元胞均流的改善效果有限。
41.因此，为了解决相关技术中存在的上述技术问题，本发明实施例提供了一种功率芯片。
42.图1为本发明的功率芯片一种实施例的结构示意图，如图1所示，本实施例的功率芯片可以包括芯片本体、发射极焊盘11、栅极焊盘12、环形的栅极总线13和片上栅极电阻14。
43.在一个具体实现过程中，芯片本体包括由多个元胞组成的至少一个有源区10。每个有源区10均设置有对应的发射极焊盘11。栅极焊盘12设置在所述芯片本体上，且栅极焊盘12与所述发射极焊盘11位于同侧；环形的栅极总线13设置在所述有源区10周围，且环形的栅极总线13与所述发射极焊盘11位于同侧；片上栅极电阻14分别与所述环形的栅极总线13以及所述栅极焊盘12连接。即芯片本体包括由多个元胞组成的至少一个有源区10，每个有源区10上均一一对应设置有一个发射极焊盘11，有源区10周围设置有环形的栅极总线13，环形的栅极总线13通过片上栅极电阻14与栅极焊盘12连接。
44.在一有具体实现过程中，所述环形的栅极总线13的宽度与距离所述栅极焊盘12的距离成反比。也就是说，环形的栅极总线13的宽度随着离栅极焊盘12的距离变化而变化，环形的栅极总线13离栅极焊盘12越远，环形的栅极总线13的宽度越小。这样，无论是分支上的栅极总线还是主干上的栅极总线，栅极信号在栅极总线上传输基本一致，从而可以对元胞进行均流，提高了功率芯片工作的可靠性。
45.在一个具体实现过程中，所述栅极焊盘12的数目可以为1个；所述功率芯片的形状可以为四边形。所述栅极焊盘12位于所述功率芯片的任意一条边的中央位置，或者，位于所述功率芯片的任意两条相邻的边的交界处，或者，位于所述功率芯片的中央位置。
46.在一具体实现过程中，当所述栅极焊盘12的数目可以为1个；所述功率芯片的形状可以为四边形，且所述栅极焊盘12位于所述功率芯片的任意一条边的中央位置时，若所述有源区10的数目为n；各边对应的的宽度满足如下表达式：
47.w
bottom
》w
side_1
》w
side_2
》
…
》w
side_n-1
》w
middle_1
＝w
middle_2
＝
…
＝w
middle_n-1
》wside_n＝w
top
；
48.其中，w
bottom
表示位于所述功率芯片的第一边对应的栅极总线的宽度；所述功率芯片的第一边为所述栅极焊盘12所在位置的边；w
side_n-1
表示第n-1个所述有源区外围位于所述第一边两端的两个所述功率芯片的第二边对应的栅极总线的宽度；w
middle_n-1
表示第n个所述有源区10与第n-1个所述有源区10之间的第三边所对应的栅极总线的宽度；所述w
side_n
表示第n个所述有源区10外围位于所述第一边两端的两个所述功率芯片的第二边对应的栅极总线的宽度；所述w
top
表示第n个所述有源区10外围远离所述第一边的第四边对应的栅极总线的宽度。
49.其中，第一边为栅极焊盘12所在位置对应的边，在图1中为横方向的底边，第二边为有源区10中位于所述第一边两端的两个边，在图1中为竖直方向的边，第三边为任意两个相邻的有源区10之间的边，在图1中为横方向的中间边，第四边为第n个所述有源区10中远离所述第一边的边，在图1中为横方向的顶边。
50.在一个具体实现过程中，所述栅极焊盘12的数目为至少2个，且所述栅极焊盘12在所述芯片本体上呈对称分布。例如，所述功率芯片的形状为四边形；所述栅极焊盘12的数目为2个，2个所述栅极焊盘12分别位于所述功率芯片的平行的两条边的中央位置。所述功率芯片的形状为四边形；所述栅极焊盘12的数目为4个；所述功率芯片的每条边的中央位置分别设置一个所述栅极焊盘12。
51.图1以1个栅极焊盘12，四边形的功率芯片，栅极焊盘12位于功率芯片的下边的中央位置，包括2个有源区10为例，对本发明的技术方案进行说明。
52.具体地，可以由下往上堆叠2个发射极焊盘11，沟槽a的方向由下往上垂直排布，平行于发射极焊盘11堆叠的方向。可以在栅极焊盘12的左右各连接一个片上栅极电阻14，片上栅极电阻14结构对称且阻值相等；也可以在栅极焊盘12的上方或下方连接一个栅极片上电阻，图1以在栅极焊盘12的上方连接一个栅极片上电阻为例。
53.在制作环形的栅极总线13时，可以按照如下方式制作：栅极焊盘12通过片上栅极电阻14连接栅极总线，栅极总线从版图下边缘中央位置往左右两侧延伸，分别到达版图左下角和右下角后，沿着版图左边缘和右边缘从下往上延伸，并在每个发射极焊盘11的上方形成一个分支，从左右两侧往中央延伸直至栅极总线从四周将所有的发射极焊盘11包围，从而将各有源区10包围。
54.离栅极焊盘12越远，栅极总线的宽度越小。例如，栅极焊盘12所在的最下面一个发射极焊盘11下方的芯片底边处的横向栅极总线宽度w
bottom
最宽，最上面一个发射极焊盘11上方的芯片顶边的横向栅极总线宽度w
top
最窄，上述二者之间、且发射极焊盘11之间的由下往上的所有横向栅极总线的宽度w
middle_1
、w
middle_2
、
…wmiddle_n-1
相等且介于上述w
bottom
和w
top
的宽度之间，图1中有源区10的数目为2，这里只取w
middle_1
即可。发射极焊盘11左右两侧的由下往上的所有纵向栅极总线宽度w
side_1
、w
side_2
、
…wside_n
依次变窄，图1中有源区10的数目为2，这里只取w
side_1
、w
side_2
即可，且功率芯片最下方的发射极焊盘11左右两侧的纵向栅极总线宽度w
side_1
小于该发射极焊盘11下方的芯片底边处的横向栅极总线宽度w
bottom
，功率芯片最上方的发射极焊盘11左右两侧的纵向栅极总线宽度w
side_2
等于该发射极焊盘11上方的芯片顶边处的横向栅极总线宽度w
top
，且功率芯片最上方的发射极焊盘11左右两侧的纵向栅极总线宽度w
side_n
小于该发射极焊盘11与下方发射极焊盘11之间的横向栅极总线宽度w
middle_n-1
。图1中为w
side_2
＜w
middle_1
。次上方发射极焊盘11，即最上方往下一个的发射极焊盘11左右两侧的纵向栅极总线宽度w
side_n-1
大于上述w
middle_n-1
。图1中为w
side_1
》w
middle_1
。
55.针对图1中各边对应的栅极总线的宽度关系如下表达式所示：
56.w
bottom
》w
side
_1》wmiddle_1》wside_2＝w
top
。
57.在一个具体实现过程中，至少一个环形的栅极总线13设置有缺口，以便发射极走线。如图1，可以在第二个有源区10对应的环形的栅极总线13设置该缺口。
58.在一个具体实现过程中，所述环形的栅极总线13的材质包括金属、金属硅化物和多晶硅的复合膜层材料的至少一种。
59.在一个具体实现过程中，如图1所示，该功率芯片还可以包括终端区域。该终端区域设置在环形的栅极总线13的外围。
60.本实施例的功率芯片，通过将环形的栅极总线13的宽度与距离所述栅极焊盘12的距离成反比设计，即：栅极总线离栅极焊盘12越远，栅极总线的宽度越小。这样，改善了栅极信号在栅极总线13上传输的一致性，从而提高了距离栅极焊盘12远、近不同的元胞之间的开关一致性，进而改善了元胞均流，提高了功率芯片工作的鲁棒性与可靠性。。同时，该功率芯片制造简单，与常规流程完全兼容，不增加任何工艺步骤，有利于功率芯片往更高功率容量或者更高电流容量发展。
61.在一个具体实现过程中，所述环形的栅极总线13中至少部分栅极总线的宽度以阶梯状的方式逐渐进变小，和/或，以线性方式逐渐进变小。
62.图2为阶梯状的栅极总线的结构示意图，图3为线性状的栅极总线的结构示意图。
63.图4为本发明的功率芯片另一种实施例的结构示意图，如图4所示，本实施例的功率芯片与图1的区别在于，针对横向的环形总线的结构以线性状的栅极总线为例进行了改变。下面仅针对区别点进行描述，其他结构相关的描述，请参考上述相关记载，在此不再赘述。
64.具体地，第一边对应的栅极总线呈凸字形，该栅极总线的两个边缘部，由与所述第一边的中间部的交界处，向所述第二边方向延伸时，宽度以线性方式逐渐变小。第三边由所述第二边向两个所述第二边的中间部延伸时，宽度以线性方式逐渐变小。第四边由所述第二边向两个所述第二边的中间部延伸时，宽度以线性方式逐渐变小。
65.需要说明的是，本实施例中仅针对横方向的边对应的栅极总线的宽度以线性方式逐渐变小为例进行了说明，但本实施例并不限定该中方式，例如，竖方向的边对应的栅极总线的宽度也可以以线性方式逐渐变小。在此不再一一举例说明。
66.可以理解的是，上述各实施例中相同或相似部分可以相互参考，在一些实施例中未详细说明的内容可以参见其他实施例中相同或相似的内容。
67.需要说明的是，在本发明的描述中，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是指至少两个。
68.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
69.虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的保护范围，仍须以所附的权利要求书所界定的范围为准。