沟槽栅的制造方法与流程

技术特征：
1.一种沟槽栅的制造方法，其特征在于，包括如下步骤：步骤一、在半导体衬底表面形成沟槽；步骤二、在所述沟槽的底部表面和侧面以及所述沟槽外的表面形成第一氧化层；所述第一氧化层在所述沟槽的顶角处的生长速率大于在所述沟槽的侧面处的生长速率，所述第一氧化层形成后需要使所述沟槽的顶部保持为开口状态；步骤三、在所述第一氧化层表面沉积第二介质层；所述第二介质层在所述沟槽的顶角处的生长速率大于在所述沟槽的侧面处的生长速率，所述第二介质层形成后需要使所述沟槽的顶部开口封闭，所述第二介质层在所述沟槽内部形成一个被所述第二介质层所包围的空腔；步骤四、对所述第二介质层进行第一次回刻；所述第一次回刻将所述空腔外暴露的所述第二介质层去除且保证所述空腔顶部封口处的所述第二介质层保留，使所述空腔依然被所述第二介质层包围封闭；步骤五、对所述第一氧化层进行第二次刻蚀，所述第二刻蚀后所述第一氧化层仅保留于所述沟槽的底部表面以及侧面的底部区域上并形成栅极底部氧化层，所述第二次刻蚀以所述空腔周侧的所述第二介质层为掩膜实现对所述第一氧化层的从顶部到底部的刻蚀；步骤六、去除所述第二介质层；步骤七、进行栅氧化层的生长，所述栅氧化层位于所述栅极底部氧化层顶部的所述沟槽侧面，且所述栅氧化层的厚度小于所述栅极底部氧化层的厚度。2.如权利要求1所述的沟槽栅的制造方法，其特征在于，还包括如下步骤：步骤八、在所述沟槽中填充栅电极材料层。3.如权利要求2所述的沟槽栅的制造方法，其特征在于：所述栅电极材料层为多晶硅栅。4.如权利要求1所述的沟槽栅的制造方法，其特征在于：所述半导体衬底为硅衬底。5.如权利要求4所述的沟槽栅的制造方法，其特征在于：所述第一氧化层为氧化硅，所述栅氧化层为氧化硅。6.如权利要求5所述的沟槽栅的制造方法，其特征在于：步骤二形成所述第一氧化层的工艺采用热氧化工艺或者采用化学气相沉积工艺或者采用热氧化工艺加化学气相沉积工艺。7.如权利要求5所述的沟槽栅的制造方法，其特征在于：步骤七中采用热氧化工艺形成所述栅氧化层。8.如权利要求1所述的沟槽栅的制造方法，其特征在于：步骤二中，所述第一氧化层形成后，所述沟槽的顶部开口的宽度为9.如权利要求8所述的沟槽栅的制造方法，其特征在于：步骤三中沉积完成后，位于所述沟槽外的所述第一氧化层表面的所述第二介质层的厚度为10.如权利要求1所述的沟槽栅的制造方法，其特征在于：所述第二介质层的材料包括氮化硅。11.如权利要求10所述的沟槽栅的制造方法，其特征在于：步骤四中所述第一次回刻采用干法刻蚀。12.如权利要求10所述的沟槽栅的制造方法，其特征在于：步骤六中，采用湿法刻蚀去
除所述第二介质层。13.如权利要求1所述的沟槽栅的制造方法，其特征在于：步骤五中，所述第二次刻蚀采用湿法刻蚀。14.如权利要求2所述的沟槽栅的制造方法，其特征在于：沟槽栅为mos晶体管的栅极结构，还包括如下步骤：步骤九、形成沟道区，所述沟道区的深度小于所述栅氧化层的深度；所述栅电极材料层通过所述栅氧化层侧面覆盖所述沟道区，且被所述栅电极材料层侧面覆盖的所述沟道区的表面用于形成沟道；所述半导体衬底为第一导电类型掺杂，所述沟道区为第二导电类型掺杂；步骤十、在所述沟道区的表面形成第一导电类型重掺杂的源区；步骤十一、在所述半导体衬底背面形成第一导电类型重掺杂的漏区。15.如权利要求14所述的沟槽栅的制造方法，其特征在于：所述mos晶体管为nmos晶体管，第一导电类型为n型，第二导电类型为p型；所述mos晶体管为pmos晶体管，第一导电类型为p型，第二导电类型为n型。

技术总结
本发明公开了一种沟槽栅的制造方法，包括：步骤一、在半导体衬底表面形成沟槽。步骤二、形成第一氧化层，第一氧化层形成后需要使沟槽的顶部保持为开口状态。步骤三、沉积第二介质层，第二介质层形成后需要使沟槽的顶部开口封闭并在沟槽内部形成一个被第二介质层所包围的空腔。步骤四、对所述第二介质层进行第一次回刻将空腔外暴露的第二介质层去除且保证空腔顶部封口处的第二介质层保留。步骤五、以空腔周侧的第二介质层为掩膜对第一氧化层进行从顶部到底部的第二次刻蚀以形成栅极底部氧化层。步骤六、去除第二介质层。步骤七、进行栅氧化层的生长。本发明能简化BTO的形成工艺，从而能降低工艺成本。从而能降低工艺成本。从而能降低工艺成本。


技术研发人员：李昊
受保护的技术使用者：上海华虹宏力半导体制造有限公司
技术研发日：2021.12.13
技术公布日：2022/3/21