一种压接式功率器件内部结构及其制作方法与流程

1.本发明属功率半导体器件封装领域，具体涉及一种压接式功率器件内部结构及其制作方法。


背景技术：

2.绝缘栅双极晶体管(insulated gate bipolar transistor，igbt)自1986年开始正式生产并逐渐系列化以来，其封装质量及可靠性一直影响着其在工业控制，机车牵引，电力系统等大功率应用领域的使用及推广。
3.现有电力系统，机车牵引等领域的发展对igbt的器件功率提出了更高的要求。目前大功率igbt的封装通常有两种形式，一种是底板绝缘模块式封装，由芯片，底板，覆铜陶瓷基板，键合线，密封材料，绝缘外壳，功率端子等组成，模块内部通过灌注硅凝胶或环氧树脂等绝缘材料来隔离芯片与外界环境(水，气，灰尘)的接触，缩短器件的使用寿命。另外一种为类似晶闸管，平板压接式封装，由陶瓷管壳及铜电极组成，芯片与电极通过压力接触。全压接igbt封装由上下电极配合多层材料与硅片实现全压接式接触，消除了因焊接疲劳导致的器件失效。
4.现有技术中使用与外壳内的单个半导体单元平齐的导电体，层层叠压，通过压接的方式实现电流从集电极流向发射极的目的。使用加工精度非常高的部件(通常匹配到在5μm之内)，以确保部件厚度尽可能地匹配并且为终端用户提供这样的加压部件(如散热器等)，对于多芯片压力接触设备要求具有极其严格的平行度、平面度、粗糙度等公差。在物料种类繁多、要求精度高、加工量大的情况下，对供应商及厂商的加工能力、质量管控能力等提出了极大的挑战，在大面积的多芯片压力接触设备中也是同样的情况。夹持部件的严格的平行度、平面度公差公差在大的表面面积上同样变得更难实现。
5.或者使用与外壳内的单个半导体单元平齐的盘簧堆叠，以便减小力/位移比。这样，对于给定的半导体单元厚度差异或给定的平行度、平面度公差改变，接触压力的差异得以最小化。厂商abb的弹簧组件承受压力收缩，补偿加工精度带来的高度差，电流通过碟簧周边的桥臂进行联通，该方式有效克服方案1的压力分布不均问题和改善方案二横向导电板疲劳寿命较低的问题，但是单颗芯片上的导电通路能力有限，无法承受器件的短路同流，可能发生熔断带来器件爆炸的风险。


技术实现要素：

6.本发明的目的在于克服现有技术中的不足，提供一种压接式功率器件及其制作方法，针对刚性压接导通电路目前无法实现大面积大电流器件的限制，通过将凸台结构独立连接芯片，减少热应力，实现通过增大器件面积的方式增大电流；针对弹性压接电流通路在器件短路时单个短路芯片的上方的导电臂大电流通路能力有限的缺点，本发明结构属于刚性压接结构可以克服短路同流问题。
7.为解决现有技术问题，本发明公开了
8.一种压接式功率器件内部结构，包括：集电极电路板、发射极电路板和pcb栅极电路板，所述集电极板设有若干个芯片子单元；所述发射极电路板设有导电缓冲层，每个芯片子单元通过凸台连接导电缓冲层，所述pcb栅极电路板连接所述导电缓冲层。
9.进一步地，
10.所述个芯片子单元包括上钼片、igbt芯片和下钼片，所述igbt芯片一面连接所述上钼片，另一面连接所述下钼片。
11.进一步地，
12.所述栅极电路板设有栅极针，所述栅极电路板通过所述栅极针连接所述igbt芯片。
13.进一步地，
14.还包括绝缘限位框架，所述绝缘限位框架设有凸台导向孔和栅极针导向孔。
15.进一步地，
16.所述集电极电路板和/或发射极电路板材质为纯铜，表面镀有镍。
17.进一步地，
18.所述导电缓冲层材质为铝、锡或锌中的任意一种。
19.进一步地，
20.所述pcb栅极电路板中pcb板与栅极接触面镀有镍金。
21.进一步地，
22.所述绝缘限位框架材质为聚四氟乙烯或者pps。
23.进一步地，一种压接式功率器件内部结构的制作方法：
24.选择制作材料上钼片、下钼片、igbt芯片、陶瓷管壳e极铜板、导电缓冲层、绝缘限位框、pcb栅极电路板、陶瓷管壳c极铜板和栅极针；
25.陶瓷管壳e极铜板的表面设置凸台，凸台之间的高度差控制在10um以内，在陶瓷管壳e极铜板表面镀镍；
26.将导电缓冲层铺设在在陶瓷管壳e极铜板上，pcb栅极电路板连接导电缓冲层，pcb栅极电路板通过栅极针引出栅极；
27.绝缘限位框架设有凸台导向孔和栅极针导向孔，凸台插入凸台导向孔，栅极针插入栅极针导向孔；
28.通过银烧结工艺将上钼片和下钼片烧结在igbt芯片的两面形成芯片子单元；
29.上钼片连接凸台；
30.下钼片连接陶瓷管壳c极铜板。
31.本发明具有的有益效果：
32.有效提高刚性压接模块芯片的压应力均衡性，同时极大程度提高模块的通流能力。
附图说明
33.图1为本发明实施例的结构示意图；
34.图2为本发明实施例的结构示意图；
35.图3为本发明实施例的结构示意图；
36.图4为本发明实施例的芯片子单元结构示意图；
37.图5为本发明实施例的栅极电路板结构示意图；
38.图6为本发明实施例的栅极针结构示意图；
39.图7为本发明实施例的绝缘限位框架结构示意图；
40.图8为本发明实施例的凸台结构示意图；
41.图9为本发明实施例的导电缓冲层结构示意图。
42.附图标记
43.1：集电极电路板；2：发射极电路板；3：导电缓冲层；4：绝缘限位框架；5：栅极电路板；6：凸台；7：芯片子单元；8：栅极针；9：导电缓冲层。
具体实施方式
44.下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
45.如图1-3所示，本发明的一种压接式功率器件内部结构，包括：集电极电路板1、发射极电路板2和pcb栅极电路板5，所述集电极板1设有若干个芯片子单元7；所述发射极电路板2设有导电缓冲层3，每个芯片子单元7通过凸台6连接导电缓冲层3，所述pcb栅极电路板5连接所述导电缓冲层3。如图9所示，所述导电缓冲层3的作用在于应力缓冲和导电导热，所述导电缓冲层3材质为铝、锡或锌中的任意一种。所述集电极电路板1和/或发射极电路板2材质为纯铜，表面镀有镍。
46.如图4所示，所述个芯片子单元7包括上钼片7-1、igbt芯片7-2和下钼片7-3，所述igbt芯片7-2一面连接所述上钼片7-1，另一面连接所述下钼片7-3。通过上钼片7-1连接凸台6，如图8所示所述凸台6的形状与上钼片7-1形状相适应，通过下钼片7-3连接集电极板1。
47.如图5-6所示，所述栅极电路板5设有栅极针8，所述栅极电路板5通过所述栅极针8连接所述igbt芯片7-2。所述pcb栅极电路板5中pcb板与栅极接触面镀有镍金。
48.如图7所示，还包括绝缘限位框架4，所述绝缘限位框架4设有凸台导向孔4-2和栅极针导向孔4-1。所述绝缘限位框架4材质为聚四氟乙烯或者pps。
49.一种压接式功率器件内部结构的制作方法：
50.选择制作材料上钼片7-1、下钼片7-3、igbt芯片7-2、陶瓷管壳e极铜板(发射极电路板2)、导电缓冲层3、绝缘限位框4、pcb栅极电路板5、陶瓷管壳c极铜板(集电极电路板1)和栅极针8；
51.陶瓷管壳e极铜板的表面设置凸台6，凸台6之间的高度差控制在10um以内，在陶瓷管壳e极铜板表面镀镍；
52.将导电缓冲层3铺设在在陶瓷管壳e极铜板上，pcb栅极电路板5连接导电缓冲层3，pcb栅极电路板5通过栅极针8引出栅极；
53.绝缘限位框架4设有凸台导向孔4-2和栅极针导向孔4-1，凸台6插入凸台导向孔4-2，栅极针8插入栅极针导向孔4-1；
54.通过银烧结工艺将上钼片7-1和下钼片7-3烧结在igbt芯片7-2的两面形成芯片子单元7；上钼片7-1连接凸台6；
55.下钼片7-3连接陶瓷管壳c极铜板。
56.最后将压接式功率器件内部结构置于管壳中，用冷压焊工艺对管壳进行密封。
57.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。同时在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。且在本发明的附图中，填充图案只是为了区别图层，不做其他任何限定。
58.尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。