光电子器件及其制造方法与流程

1.本发明涉及光电子器件及其制造方法。


背景技术：

2.在光电子器件中，当标准单模光纤（在1.55μm的波长下具有10.6μm的典型模式尺寸）耦合到硅波导时，可能存在显著的光学损耗，该硅波导可能由于模式失配而具有范围从亚微米至3μm的模式尺寸（取决于所使用的绝缘体上硅（soi）平台）。
3.为了将耦合损耗最小化，已经使用了13μm
ꢀ×ꢀ
13μm硅波导，因为模式尺寸与标准单模光纤的模式尺寸相匹配。模式转换器或锥形物用于将模式从13μm
×
13μm波导绝热转变到soi平台中的较小的硅波导。然而，诸如双soi模式转换器之类的目前的解决方案具有导致高光学损耗和较低器件成品率的复杂的制造过程。
4.于是存在对于提供具有较低光学损耗并具有较高器件成品率的模式转换器的制造过程的期望。


技术实现要素：

5.因此，在第一方面中，本发明的实施例提供了一种制造包括模式转换器的光电子器件的方法，该方法具有以下步骤：在第一绝缘体上硅（soi）晶片上，制造光电子器件；以及要么：在第二soi晶片上，制造模式转换器，以及将模式转换器接合到第一soi晶片；要么将第二soi晶片接合到第一soi晶片以形成组合晶片；以及将模式转换器蚀刻到组合晶片中。
6.这样的方法产生更简单的制造过程，并因此产生更高的制造成品率。此外，这样制造的器件具有较低的光学损耗。
7.现在将阐述本发明的实施例的可选特征。这些可单独适用，或以与本发明的任何方面的任何组合的形式适用。
8.多个模式转换器可在第二soi晶片或组合晶片上制造。
9.在第二方面中，本发明的实施例提供了一种制造包括模式转换器的光电子器件的方法，该方法具有以下步骤：在第一soi晶片上，制造光电子器件；在第二soi晶片上，制造模式转换器；以及将模式转换器接合到第一soi晶片。
10.在第二soi晶片上制造模式转换器可包括以下步骤：将第一光刻胶设置在第二soi晶片的器件层的一部分上方；以及
蚀刻器件层的暴露区以形成模式转换器。
11.模式转换器可形成为锥形波导，其在宽度方面沿平行于波导的引导方向的方向减小。
12.在第二soi晶片上制造模式转换器可以包括为微转印印刷过程制备第二soi晶片的步骤。为微转印印刷过程制备第二soi晶片可包括以下步骤：将拴系件（tether）图案化到模式转换器上；以及去除模式转换器和第二soi晶片的硅衬底之间的绝缘体层，从而使模式转换器经由拴系件悬挂。
13.在第二soi晶片上制造模式转换器的步骤可以于在第一soi晶片上制造光电子器件的步骤之前或与之同时执行。
14.将模式转换器接合到第一晶片可经由微转印印刷过程执行。微转印印刷过程可包括等离子体处理步骤和退火步骤，以将模式转换器接合到第一晶片的接合区。
15.制造光电子器件可包括以下步骤：在第一soi晶片上制造输入波导和/或输出波导。
16.光电子器件可以是电光调制器、激光器、或检测器，并且制造光电子器件可以包括以下步骤：将器件腔蚀刻到第一soi晶片的器件层中；以及在器件腔中生长光学有源区。制造光电子器件还可包括以下步骤：在器件腔中蚀刻生长的光学有源区以形成光学有源波导。光电子器件可以是电光调制器或检测器，并且制造光电子器件还可以包括：掺杂光学有源波导的两个或更多个区；以及将电极设置成与光学有源波导的相应掺杂区电接触。光电子器件可称为光子集成电路（pic）。
17.制造光电子器件还包括在将第二晶片接合到第一晶片之前执行的以下步骤：在光电子器件上方设置覆盖层，使一个或多个用于将第一晶片接合到第二晶片的接合区暴露。
18.该方法还可包括以下步骤：在第二soi晶片或在另一soi晶片上制造另外的模式转换器，并将所述另外的模式转换器接合到第一soi晶片。
19.在第三方面中，本发明的实施例提供了一种制造包括模式转换器的光电子器件的方法，该方法具有以下步骤：在第一soi晶片上，制造光电子器件；将第二soi晶片接合到第一soi晶片以形成组合晶片；以及将模式转换器蚀刻到组合晶片中。
20.制造光电子器件可包括以下步骤：在第一soi晶片上制造输入波导和/或输出波导。
21.光电子器件可以是：电光调制器、激光器、检测器、阵列波导光栅、中阶梯光栅、马赫
‑
曾德尔干涉仪、环形谐振器、或其任何组合。
22.光电子器件可以是电光调制器、激光器、或检测器，并且制造光电子器件可以包括以下步骤：将器件腔蚀刻到第一soi晶片的器件层中；以及在器件腔中生长光学有源区。制造光电子器件还可包括以下步骤：在器件腔中蚀刻生长的光学有源区以形成光学有源波导。光电子器件可以是电光调制器、或检测器，并且制造光电子器件可以包括以下步骤：掺杂光学有源波导的两个或更多个区；以及将电极设置成与光学有源波导的相应掺杂区电接触。
23.制造光电子器件可包括在将第二晶片接合到第一晶片之前执行的以下步骤：将覆
盖层设置在光电子器件上方，使用于将第一晶片接合到第二晶片的一个或多个接合区暴露。
24.在将第二soi晶片接合到第一soi晶片之前，该方法可以包括以下步骤：将第二腔蚀刻到第二soi晶片的器件层中。将第二soi晶片接合到第一soi晶片可包括：倒置第二soi晶片，并将其设置在第一soi晶片的上表面上。
25.在另一步骤中，可在第二soi晶片接合到第一soi晶片之后去除第二soi晶片的硅衬底。
26.在另一步骤中，可在第二soi晶片接合到第一soi晶片之后去除第二soi晶片的埋置氧化层。
27.可经由晶片接合过程将第二soi晶片接合到第一soi晶片。晶片接合过程可以是等离子体辅助晶片接合过程。晶片接合过程可包括使第一soi晶片和第二soi晶片退火的步骤。退火可在至少250℃的温度下进行。
28.该方法可包括将多个模式转换器蚀刻到组合晶片中的步骤。
29.在第四方面中，本发明的实施例提供了一种光电子器件，其包括根据任何前述方面的方法制造的模式转换器。
30.本发明的其他方面提供：一种计算机程序，其包括当在计算机上运行时使计算机执行第一、第二、或第三方面的方法的代码；存储计算机程序的计算机可读介质，该计算机程序包括当在计算机上运行时使计算机执行第一、第二、或第三方面的方法的代码；以及被编程以执行第一、第二、或第三方面的方法的计算机系统。
附图说明
31.现在将参考附图通过示例的方式描述本发明的实施例，其中：图1a和1b示出了包括模式转换器的光电子器件的俯视图和横截面图；图2a和2b示出了包括模式转换器的变体光电子器件的俯视图和横截面图；图3a和3b示出了包括模式转换器的变体光电子器件的俯视图和横截面图；图4a和4b示出了包括模式转换器的变体光电子器件的俯视图和横截面图；图5（i）
–
5（xvi）（b）示出了包括图1a和1b的模式转换器的光电子器件的各个制造阶段；图6（i）
–
6（viii）（b）示出了制备光电子器件以供与模式转换器集成的各个制造阶段；图7（i）
–
7（v）（b）示出了制备模式转换器以供与光电子器件集成的各个制造阶段；以及图8（i）（a）
–
8（ii）（b）示出了模式转换器与光电子器件的集成过程。
具体实施方式
32.现在将参考附图讨论本发明的各方面和实施例。对于本领域技术人员而言，其他的方面和实施例将是显而易见的。
33.图1a和1b分别示出了光子器件100的俯视图和横截面图。大体上，器件100包括13μm至3μm锥形波导101a，其用作进入器件的光的模式转换器（在最左手侧边缘上）。光从输入
光纤（未示出）的光学模式转换为由3μm波导102b支持的3μm光学模式。然后，光进入包括3μm波导的光电子器件103。
34.然后，该过程被颠倒，并且当光离开光电子器件103时，它被耦合到3μm锥形波导102b中，该3μm锥形波导102b被耦合到3μm到13μm锥形波导101b。光从3μm模式转换为13μm模式，然后经由输出光纤（未示出）向前传输。
35.图1b是沿图1a的线a
‑
a'截取的横截面图。该视图更详细地示出了光子器件100的结构。如能够看出的，锥形波导101a和10b位于3μm硅板104的顶上。该板在下侧（锥形波导的远端）由埋置氧化层106界定。在该示例中，埋置氧化层由二氧化硅形成，并且用作3μm硅波导102a和102b的下包层。在埋置氧化层106与波导相对的一侧上是硅衬底107。
36.如前所述，光电子器件103可以是：电吸收调制器；激光器；检测器；阵列波导光栅；中阶梯光栅；马赫
‑
曾德尔干涉仪、环形谐振器、或其任何组合。此示例中的光电子器件为电吸收调制器。在部件为激光器的示例中，可能只有一个输出光纤，即只有连接到输出光纤的波导102b和101b。类似地，在部件为检测器的示例中，可能只有输入光纤，即只有波导101a和102a。
37.图2a和2b示出了变体光子器件200的俯视图和横截面图。在器件200与图1a和1b中所示的器件共享特征的情况下，相同的特征由相同的参考标号表示。与图1a和1b中所示的器件100相比之下，穿过器件200的光经历两阶段模式转换过程。
38.如前所述，光进入器件200到13μm至3μm锥形波导101a的左手侧中。该光经历模式转换，并被提供到3μm到1μm锥形波导201a中。在第二模式转换步骤中，然后将光转换为由1μm波导202a支持的模式，该波导202a光学地连接到基于1μm的光电子器件204。如前所述，该顺序随后颠倒，其中光从光电子器件204耦合到1μm波导202b，这是在首先耦合至1μm至3μm锥形波导201b并且随后耦合至3μm至13μm锥形波导101b之前。
39.图3a和3b示出了变体光子器件300的俯视图和横截面图。在器件300与图1a和1b中所示的器件共享特征的情况下，相同的特征由相同的参考标号表示。与图1a和1b中所示的器件100相比之下，穿过器件300的光经历两阶段模式转换过程。
40.如前所述，光进入器件300到13μm至3μm锥形波导101a的左手侧中。该光经历模式转换，并被提供到3μm到800nm的锥形波导301a中。在第二模式转换步骤中，然后将光转换为由800nm波导302a支持的模式，该波导302a光学地连接到基于800nm的光电子器件304。如前所述，该顺序随后颠倒，其中光从光电子器件304耦合到800nm波导302b，这是在首先耦合至800nm至3μm锥形波导201b并且随后耦合至3μm至13μm锥形波导101b之前。
41.图4a和4b示出了变体光子器件400的俯视图和横截面图。在器件400与图1a和1b中所示的器件共享特征的情况下，相同的特征由相同的参考标号表示。与图1a和1b中所示的器件400相比，穿过器件300的光经历三阶段模式转换过程。
42.如前所述，光进入器件400到13μm至3μm锥形波导101a的左手侧中。该光经历模式转换，并被提供到3μm至1.5μm锥形波导402a中。在第二模式转换步骤中，光被提供至1.5μm至220nm锥形波导403a。在第三模式转换步骤中，然后将光转换为由220nm波导204a支持的模式，该波导204a光学地连接到基于220nm的光电子器件405。如前所述，该顺序随后颠倒，其中光从光电子器件405耦合到220nm波导404b，这是在耦合到220nm至1.5μm锥形波导403b之前。接下来，将光耦合到1.5μm至3μm锥形波导402b，这是在提供给3μm至13μm锥形波导
101b之前。
43.图5（i）
–
5（xvi）（b）示出了图1a和1b的光子器件的各个制造阶段。在图5（i）中示出的第一步骤中，提供绝缘体上硅晶片。该晶片包括硅器件层501、埋置氧化层106、和硅衬底107。在该示例中，硅器件层约为3μm高，如从埋置氧化层的最上表面到硅器件层的最上表面测量的那样。
44.接下来，在图5（ii）中所示的步骤中，在器件层的上表面的一部分上方提供硬掩模502，并且通过硅器件层501以及还通过埋置氧化层106蚀刻腔503。该蚀刻可以两个步骤执行，第一步骤使用埋置氧化层作为蚀刻停止，以及第二步骤使用硅衬底作为蚀刻停止。在该蚀刻之后，从硅衬底外延生长硅包层505，并且在硅包层的顶部上外延生长硅锗堆叠504。这在图5（iii）中示出。硅包层具有成分，该成分使得其用作随后由硅锗堆叠504形成的波导的底部包层。例如，硅包层可以具有成分，该成分使得包层的折射率低于硅锗堆叠的折射率。
45.在提供硅锗堆叠504之后，经由化学机械平面化过程将其相对于周围表面平面化。其结果在图5（iv）中示出。接下来，蚀刻硅器件层和硅锗堆叠的一部分，以提供硅脊形波导102a和102b任一端，并将其耦合到硅锗脊形波导506中。这在图5（v）（a）和5（v）（b）中示出，其中图5（v）（a）是沿图5（b）中的线a
‑
a'截取的横截面。如在图5（v）（a）和5（v）（b）中能够看出的那样，保留了硅锗板507。
46.执行蚀刻使得提供从腔的侧壁到锥形区的开始到3μm波导的空间x。这允许下面详细讨论的接合步骤在对准方面更加灵活。器件上表面的部分由二氧化硅覆盖物508覆盖。
47.随后，在其结果于图5（vi）（a）和5（vi）（b）中示出的步骤中，将掺杂区添加到硅锗脊形波导506和板507中。图5（vi）（a）是沿图5（vi）（b）的线a
‑
a'截取的横截面。如能够看出的那样，硅锗脊形波导506的侧壁被掺杂。在一侧上，p型种类的掺杂剂用于提供沿侧壁向下延伸的p掺杂区509。在另一侧上，n型种类的掺杂剂用于提供沿侧壁向下延伸的n掺杂区511。由此提供垂直p
‑
i
‑
n结。板的一部分大量掺杂有p型种类的掺杂剂，以在板中提供p 掺杂区510。类似地，板的一部分大量掺杂有n型种类的掺杂剂，以在板中提供n 掺杂区513。
48.此后，在器件的暴露表面上设置二氧化硅层515，并且在p 掺杂区510和n 掺杂区512上方打开通孔。执行金属化步骤，以便提供分别电连接到p 掺杂区510和n 掺杂区512的p电极513和n电极514。其结果在图5（vii）（a）和（b）中所示出，图5（vii）（a）是图5（vii）（b）沿线a
‑
a'的横截面。接下来，在图5（viii）（a）和图5（viii）（b）所示的步骤中，设置氮化硅层516以覆盖电极513和514。如图5（viii）（b）中所示的那样，使位于器件的横向端处的接合区域517暴露。如前所述，图5（viii）（a）是沿图5（viii）（b）中的线a
‑
a'的横截面图。
49.接下来，在图5（ix）（a）中示出的步骤中，制备第二soi晶片。本示例中的第二soi晶片具有10μm器件层518，其位于由衬底520支撑的埋置氧化层519上方。蚀刻腔521，腔在位置和尺寸方面与先前蚀刻的腔503相对应。如前所述，图5（ix）（a）是沿图5（ix）（b）中所示的线a
‑
a'的横截面。
50.随后，将第二soi晶片接合到第一soi晶片的接合区域517。将第二soi晶片倒置，并且将10μm器件层518放置成与第一soi晶片的接合区域517接触。使用等离子体辅助接合过程，其中退火温度为至少300
°
c。结果在图5（x）中示出，其中10μm器件层517接合到第一soi晶片的硅器件层501。氮化硅516和10μm器件层518的侧壁之间的距离x可为1mm或高达约1cm，以促进接合对准。
51.在晶片接合步骤之后，通过化学机械平面化过程或干法蚀刻去除硅衬底520。其结果在图5（xi）中示出。随后，在其结果于图5（xii）中示出的步骤中，通过化学机械平面化过程或湿法蚀刻去除埋置氧化层519。然后，这允许在结构的上表面的一部分上方设置硬掩模522，以用于蚀刻步骤，该蚀刻步骤用于产生13μm至3μm锥形波导。图5（xiii）示出了在已经提供硬掩模522之后，通过先前讨论的线a
‑
a'的横截面。
52.然后对硬掩模522进行图案化，并蚀刻13μm至3μm锥形波导。这在图5（xiv）（a）和5（xiv）（b）中示出，其中5（xiv）（a）是沿5（xiv）（b）中的线a
‑
a’的横截面。然后去除硬掩模以及氮化硅层516，在此之后在至少波导的上表面上方沉积二氧化硅顶部包层523。这在图5（xv）（a）中示出，其是沿图5（xv）（b）的线a
‑
a'的横截面图。注意，为了清晰起见，图5（xv）（b）中省略了顶部包层。接下来，在图（xvi）（a）中所示的步骤中，去除p电极513和n电极514上方的二氧化硅顶部包层523，以允许电触点被连接到相应的电极。
53.图6（i）
–
6（viii）（b）示出了制备光电子器件以供与模式转换器集成的各个制造阶段。其对应于上述图5（i）至图5（vii）中所示的步骤。在图6（i）中所示的第一步骤中，提供绝缘体上硅（soi）晶片。soi晶片包括硅器件层501，其位于埋置氧化层106上方。埋置氧化层在硅器件层501和硅衬底107之间。
54.接下来，在图6（ii）中所示的步骤中，在上表面的一部分上方提供硬掩模502，并且通过硅器件层以及还通过埋置氧化层蚀刻腔503。该蚀刻可以以两个步骤执行，第一步骤使用埋置氧化层作为蚀刻停止，以及第二步骤使用硅衬底作为蚀刻停止。在该蚀刻之后，从硅衬底生长硅包层505，并且在硅包层的顶部上外延生长硅锗堆叠504。这在图6（iii）中示出。硅包层具有成分，该成分使得其用作随后由硅锗堆叠504形成的波导的底部包层。例如，硅包层可以具有成分，该成分使得包层的折射率低于硅锗堆叠的折射率。
55.在提供硅锗堆叠504之后，经由化学机械平面化过程将其相对于周围表面平面化。其结果在图6（iv）中示出。接下来，蚀刻硅器件层和硅锗堆叠的一部分，以提供硅脊形波导102a和102b任一端，并将其耦合到硅锗脊形波导506中。这在图6（v）（a）和6（v）（b）中示出，其中图6（v）（a）是沿图6（b）中的线a
‑
a’截取的横截面。如能够在图6（v）（a）和6（v）（b）中看出的那样，保留了硅锗板507。
56.执行蚀刻使得提供从腔的侧壁到锥形区的开始到3μm波导的空间x。这允许下面详细讨论的接合步骤在对准方面更加灵活。器件的上表面的部分由二氧化硅覆盖物508覆盖。
57.随后，在其结果于图6（vi）（a）和6（vi）（b）中示出的步骤中，将掺杂区添加到硅锗脊形波导506和板507。图6（vi）（a）是沿图6（vi）（b）的线a
‑
a’截取的横截面。如能够看出的那样，硅锗脊形波导506的侧壁被掺杂。在一侧上，p型种类的掺杂剂用于提供沿侧壁向下延伸的p掺杂区509。在另一侧上，n型种类的掺杂剂用于提供沿侧壁向下延伸的n掺杂区511。由此提供垂直p
‑
i
‑
n结。板的一部分大量掺杂有p型种类的掺杂剂，以在板中提供p 掺杂区510。类似地，板的一部分大量掺杂有n型种类的掺杂剂，以在板中提供n 掺杂区513。
58.此后，在器件的暴露表面上方设置二氧化硅层515，并且在p 掺杂区510和n 掺杂区512上方打开通孔。执行金属化步骤，以便提供分别电连接到p 掺杂区510和n 掺杂区512的p电极513和n电极514。其结果在图6（vii）（a）和（b）中示出，图6（vii）（a）是图6（vii）（b）沿线a
‑
a’的横截面。在已经提供了电极之后，如图6（viii）（b）中所示，打开器件的任一端处的接合区域517。然后，该结构准备好与参考图7（i）
‑
7（v）（b）制造的模式转换器集成。
59.图7（i）
–
7（v）（b）示出了制备模式转换器以供与光电子器件集成的各个制造阶段。在图7（i）中示出的第一步骤中，提供soi晶片，其包括：10μm硅器件层701、埋置氧化层702、和硅衬底703。接下来在图7（ii）（a）（横截面图）以及图7（ii）（b）（俯视图）中示出的步骤中，提供了二氧化硅硬掩模704，并且在硬掩模704的顶部上提供光刻胶705并对其进行图案化。光刻胶705具有三角形几何形状，以便定义从第一宽度逐渐变细到第二宽度的波导。
60.然后执行蚀刻，产生图7（iii）（a）和7（iii）（b）中所示的结构，其中图7（iii）（a）是通过图7（iii）（b）的结构的横截面图。示出了由蚀刻产生的锥形波导706。光刻胶已经被去除。进行进一步的蚀刻，以去除硬掩模以及还有埋置氧化层702的暴露区，即未夹在波导706和衬底703之间的埋置氧化层的那些部分。此后续蚀刻的结果在图7（iv）（a）和7（iv）（b）中示出，图7（iv）为通过7（iv）（b）的结构的横截面图。
61.接下来，在波导706的横向侧和上表面上设置光刻胶拴系件707。这促进进一步的蚀刻，其去除剩余的埋置氧化层，并使被拴系到硅衬底703的波导706仅为光刻胶拴系件707。然后可经由微转印印刷过程（例如，通过附接到弹性体印模）来印刷波导706。
62.图8（i）（a）
‑
8（ii）（b）示出了模式转换器与光电子器件的集成过程。波导706经由微转印印刷过程印刷到图6（viii）（b）中所示的结构的接合区域517。随后，在图8（ii）（a）和图8（ii）（b）中所示的步骤中，二氧化硅顶部包层515设置在结构的上表面上方，并且在p电极513和n电极514的包层中形成开口。
63.可以重复上述步骤，尤其是模式转换器的制造和与单独结构的接合，以提供多个模式转换步骤，诸如图2a
‑
4b中所示。可替代地，如关于图5（ix）（a）
‑
5（xii）所讨论的那样，也可以重复倒置的soi晶片到结构的粘附，以便提供多个模式转换器。在第一个之后的每个模式转换器被接合到先前接合的模式转换器。进一步替代地，单个板或模式转换器可接合到该结构，然后可执行多个蚀刻步骤以提供多个模式转换器。
64.虽然已经结合上述示例性实施例描述了本发明，但是当给出本公开时，许多等同的修改和变体对于本领域技术人员来说将是显而易见的。因此，以上阐述的本发明的示例性实施例被认为是说明性的，而不是限制性的。在不脱离本发明的精神和范围的情况下，可以对所描述的实施例进行各种改变。
65.特征列举100 光子器件101 13μm至3μm锥形波导102 3μm波导103 光电子器件104 3μm硅板105 3μm波导的硅板106 埋置氧化层107 硅衬底200 光子器件201 3μm至1μm锥形波导202 1μm波导203 1μm波导的硅板
204 光电子器件205 1μm硅板300 光子器件301 3μm至800nm锥形波导302 800nm波导302 800nm波导的硅板304 光电子器件305 800nm硅板400 光子器件402 3μm至1.5μm锥形波导403 1.5μm
‑
0.22μm锥形波导404 0.22μm锥形波导405 光电子器件406 0.22μm锥形波导的硅板407 0.22μm硅板501 硅器件层502 硬掩模503 腔504 外延生长的硅锗505 外延生长的硅包层506 硅锗脊形波导507 硅锗板508 二氧化硅覆盖物509 p掺杂侧壁510 p 掺杂板511 n掺杂侧壁512 n 掺杂板513 p电极514 n电极515 二氧化硅层516 氮化硅层517 接合区域518 10μm绝缘体上硅层519 埋置氧化层520 硅衬底521 腔522 硬掩模523 二氧化硅包层701 10μm硅器件层
702 埋置氧化层703 硅衬底704 二氧化硅硬掩模705 光刻胶706 锥形波导707 光刻胶拴系件