显示面板及显示装置的制作方法

1.本发明涉及显示技术领域，具体涉及显示面板及显示装置。


背景技术：

2.低温多晶氧化物背板相较于低温多晶硅背板因具有电荷迁移率高、稳定性好等优势被应用于显示面板中，但低温多晶氧化物背板中存在一些自由电荷，当晶体管工作时，在电场的作用下会形成背栅结构，影响晶体管的阈值电压、亚阈值摆幅及偏置温度应力等，从而影响显示面板的显示效果，导致显示面板出现残影等问题。


技术实现要素：

3.本发明实施例提供显示面板及显示装置，可以改善自由电荷对晶体管电学性能的影响。
4.本发明实施例提供显示面板，所述显示面板包括基板、驱动阵列以及屏蔽层。所述驱动阵列包括位于所述基板上的第一有源层、第二有源层、位于所述第一有源层上的第一金属层以及位于所述第一金属层上的第二金属层。所述第一有源层包括硅半导体材料，所述第二有源层包括氧化物半导体材料。所述驱动阵列包括多个像素驱动电路，至少一所述像素驱动电路包括第一晶体管和第二晶体管。其中所述第一有源层包括所述第一晶体管的有源图案，所述第二有源层包括所述第二晶体管的有源图案，所述第一金属层包括所述第一晶体管的栅极。所述屏蔽层包括位于所述第一晶体管的所述有源图案和所述基板之间的第一屏蔽部，所述第一屏蔽部通过所述第二金属层与预设稳定电压电性连接。
5.在本发明的实施例提供的显示面板及显示装置中，所述显示面板包括基板、驱动阵列以及屏蔽层，屏蔽层位于驱动阵列与基板之间，屏蔽层与驱动阵列中的第二金属层电性连接，以通过屏蔽层将自由电荷阻挡在屏蔽层下方。当驱动阵列中包括的晶体管工作时，在电场的作用下通过背沟道效应实现自由电荷的快速移动和消失，从而改善自由电荷对晶体管的电学性能的影响。
附图说明
6.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
7.图1是本发明实施例提供的显示面板的结构示意图；
8.图2a至图2b是本发明实施例提供的显示面板的截面结构示意图；
9.图3是本发明实施例提供的像素驱动电路的结构示意图；
10.图4a至图4d是显示面板采用图3所示的像素驱动电路的俯视结构示意图；
11.图5a至图5c是本发明的实施例提供的显示面板的制备过程示意图。
具体实施方式
12.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本技术，并不用于限制本技术。在本技术中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
13.具体地，图1是本发明实施例提供的显示面板的结构示意图。可选地，本发明实施例提供的所述显示面板可以为但不限于被动式发光显示面板、自发光显示面板、量子点显示面板等。进一步地，被动式发光显示面板包括液晶显示面板，自发光显示面板包括具有发光器件的显示面板。
14.所述显示面板包括显示区和位于所述显示区外围的非显示区，所述显示区用于使所述显示面板实现显示功能，所述显示面板在所述非显示区内无显示功能。
15.可选地，所述显示面板还包括感应区，所述感应区位于所述非显示区内、所述显示区内、所述显示区与所述非显示区的交界处三者中的至少一者；所述感应区可兼顾显示功能或感测功能，也可仅具有感测功能。进一步地，所述显示面板包括设于所述感应区的传感器。可选地，所述传感器可以包括摄像头、指纹传感器、距离传感器、声音传感器、环境光传感器等。
16.请继续参阅图1，所述显示面板包括多个子像素100、多条数据线dl及多条扫描线scanl，多个所述子像素100位于所述显示区内，每一所述子像素100与对应的所述数据线dl和所述扫描线scanl电性连接。可选地，多个所述子像素100的发光颜色可以包括红色、绿色、蓝色、白色、黄色等，所述数据线dl与所述扫描线scanl交叉设置。
17.进一步地，当所述显示面板为液晶显示面板时，每一所述子像素100通过像素电极与公共电极之间形成的电场促使液晶分子发生偏转，通过彩膜单元配合液晶分子实现所述子像素100的显示。其中，所述像素电极形成于阵列基板侧，所述公共电极形成于彩膜基板侧，或所述像素电极和所述公共电极共同形成于阵列基板侧；所述液晶分子位于所述阵列基板和所述彩膜基板之间；彩膜单元可形成于所述阵列基板侧，也可形成于所述彩膜基板侧。
18.进一步地，当所述显示面板为自发光显示面板时，每一所述子像素100可由发光器件形成。其中，所述发光器件包括有机发光二极管、次毫米发光二极管或微型发光二极管等。
19.如图2a至图2b是本发明实施例提供的显示面板的截面结构示意图，如图3是本发明实施例提供的像素驱动电路的结构示意图，以所述显示面板为自发光显示面板为例，对所述显示面板的结构及工作原理等内容进行说明。
20.所述显示面板包括基板1011、驱动阵列102、屏蔽层103及发光器件。
21.所述基板1011为柔性基板。具体地，所述基板1011的制备材料包括聚酰亚胺。
22.所述驱动阵列102位于所述基板1011上，所述驱动阵列102包括多个所述像素驱动电路，每一所述像素驱动电路与对应的至少一所述子像素100电性连接。可选地，在所述显
示区内，一所述像素驱动电路与一所述子像素100电性连接，以使一像素驱动电路驱动一所述子像素100发光；在所述感测区可实现所述显示面板的显示功能时，一所述像素驱动电路与位于所述感测区内的多个所述子像素100电性连接，以通过一所述像素驱动电路驱动多个所述子像素100发光。其中，所述子像素100由所述发光器件形成。所述发光器件包括阳极1041、阴极1042及位于所述阳极1041和所述阴极1042之间的发光层1043。可选地，所述发光层1043包括荧光材料、量子点材料或钙钛矿材料。
23.请继续参阅图2a至图2b，在所述显示面板的纵截面视角下，所述驱动阵列102包括位于所述基板1011上的第一有源层1021、位于所述第一有源层1021上的第一金属层1022、位于所述第一金属层1022上的第二金属层1023、位于所述第二金属层1023上的第二有源层1024、位于所述第二有源层1024上的第三金属层1025及位于所述第三金属层1025上的第四金属层1026。
24.其中，所述第一有源层1021包括硅半导体材料，所述第二有源层1024包括氧化物半导体材料。可选地，所述硅半导体材料包括单晶硅、多晶硅或非晶硅等；所述氧化物半导体材料包括锌、铟、镓、锡或钛的金属的氧化物中的至少一种；进一步地，所述氧化物半导体材料包括氧化锌、氧化锌锡、氧化锌铟、氧化铟、氧化钛、氧化铟镓锌或氧化铟锌锡等。
25.进一步地，请继续参阅图2a至图2b、图3，至少一所述像素驱动电路包括第一晶体管t1和第二晶体管t2。其中，所述第一有源层1021包括所述第一晶体管t1的有源图案，所述第二有源层1024包括所述第二晶体管t2的有源图案，所述第一金属层1022包括所述第一晶体管t1的栅极，所述第二金属层1023包括位于所述第一晶体管t1的所述栅极的上方的金属板。
26.所述屏蔽层103位于所述基板1011与所述驱动阵列102之间，以利用所述屏蔽层103将所述基板1011中的自由电荷屏蔽在所述基板1011下，从而在所述像素驱动电路工作时，在电场的作用下，通过背沟道效应实现自由电荷的快速移动和消失，以改善自由电荷对所述第一晶体管t1的阈值电压、亚阈值摆幅、偏置温度应力等电学性能的影响，从而改善显示面板的显示效果，降低所述显示面板出现残影等问题的几率。
27.可选地，所述屏蔽层103的制备材料包括半导体材料或金属材料。进一步地，所述屏蔽层103的制备材料包括非晶硅或钼、铝、金、银中的至少一种。
28.可选地，所述屏蔽层103的厚度大于或等于15埃米且小于或等于50埃米，以避免在制备过程时，因所述屏蔽层103的厚度太薄，致使制备的所述屏蔽层103无法连续成膜，膜厚均一性较差的问题，同时也可改善因所述屏蔽层103的厚度太厚对所述显示面板的厚度、整体透过率等参数造成的影响。具体地，所述屏蔽层103的厚度可以为15埃米、16埃米、19埃米、20埃米、25埃米、28埃米、30埃米、31埃米、35埃米、40埃米、42埃米、45埃米、48埃米或50埃米。
29.进一步地，请继续参阅图2a至图2b，所述显示面板还包括自所述基板1011向所述驱动阵列102方向依次层叠的阻挡层1012、第二衬底1013、第一缓冲层1014及第二缓冲层1015。
30.所述第二衬底1013包括柔性衬底。可选地，所述第二衬底1013的制备材料包括聚酰亚胺。
31.所述第二缓冲层1015可采用单膜层设计，也可采用多膜层叠构设计。进一步地，所
述第二缓冲层1015采用氮化硅、氧化硅和非晶硅的多膜层叠构设计。
32.可选地，所述屏蔽层103可位于所述基板1011与所述阻挡层1012之间，以将所述基板1011中具有的自由电荷屏蔽在所述屏蔽层103下，从而降低所述基板1011中自由电荷对所述第一晶体管t1的电学性能的影响。
33.可选地，所述屏蔽层103可位于所述阻挡层1012与所述第二衬底1013之间，以将所述基板1011中具有的自由电荷及所述基板1011与所述阻挡层1012的交界处存在的自由电荷屏蔽在所述屏蔽层103下，从而降低所述基板1011中的自由电荷及所述基板1011与所述阻挡层1012的交界处存在的自由电荷对所述第一晶体管t1的电学性能的影响。
34.可选地，所述屏蔽层103可位于所述第二衬底1013与所述第一缓冲层1014之间，以将所述基板1011中具有的自由电荷、所述基板1011与所述阻挡层1012的交界处存在的自由电荷及所述第二衬底1013具有的自由电荷屏蔽在所述屏蔽层103下，从而降低所述基板1011中的自由电荷、所述基板1011与所述阻挡层1012的交界处存在的自由电荷及所述第二衬底1013中的自由电荷对所述第一晶体管t1的电学性能的影响。
35.可选地，所述屏蔽层103还可位于所述第一缓冲层1014与所述第二缓冲层1015之间，此时所述屏蔽层103与所述驱动阵列102之间的距离较近，可在降低所述基板1011中的自由电荷、所述基板1011与所述阻挡层1012的交界处存在的自由电荷及所述第二衬底1013中的自由电荷对所述第一晶体管t1的电学性能的影响的同时，起到较好的均化电场的作用。
36.可选地，所述显示面板在所述驱动阵列102与所述基板1011之间可包括多个所述屏蔽层103，也可仅包括单个所述屏蔽层103。如在一些实施例中，所述显示面板包括位于所述基板1011与所述阻挡层1012之间的第一屏蔽层、位于所述阻挡层1012与所述第二衬底1013之间的第二屏蔽层、位于所述第二衬底1013与所述第一缓冲层1014之间的第三屏蔽层、位于所述第一缓冲层1014与所述第二缓冲层1015之间的第四屏蔽层四者中的至少一者。进一步地，第四屏蔽层采用图案化设计。可选地，在俯视视角下，所述第四屏蔽层对应于所述第一有源层1021和所述第二有源层1024设置，以在所述像素驱动电路包括的各晶体管分别形成导电沟道时，降低所述基板1011中的自由电荷、所述基板1011与所述阻挡层1012的交界处存在的自由电荷及所述第二衬底1013中的自由电荷对各所述晶体管的工作性能的影响。
37.可选地，所述屏蔽层103与所述第一金属层1022、或所述第二金属层1023或所述第三金属层1025、或所述阳极1041、或所述阴极1042电性连接，以使所述屏蔽层103具有一个稳定的电位，从而在所述像素驱动电路工作时，进一步减小所述第一晶体管t1的栅极电压对自由电荷的吸附量，进而改善自由电荷对所述第一晶体管t1的电学性能的影响。
38.进一步地，如图3所示，所述第二金属层1023包括第一信号线vi1，所述屏蔽层103与所述第一信号线vi1电性连接，以便通过所述第一信号线vi1使所述屏蔽层103根据不同的需求具有不同的电位。相较于所述屏蔽层103与所述第一金属层1022、或所述第三金属层1025、或所述阳极1041、或所述阴极1042电性连接的设计，所述屏蔽层103与所述第一信号线vi1电性连接的设计，因所述第一信号线vi1可使所述屏蔽层103根据不同的需求具有不同的电位，所以在实现调整所述像素驱动电路中各所述晶体管的电学特性方面的难度较低。
39.请继续参阅图3，所述第一晶体管t1的栅极与所述第一信号线vi1电性连接，以通过所述第一信号线vi1传输的第一信号对所述第一晶体管t1的栅极进行复位。
40.进一步地，所述第二晶体管t2电性连接于所述第一晶体管t1的所述栅极和所述第一信号线vi1之间，所述第二晶体管t2用于使所述第一信号传输至所述第一晶体管t1的栅极。具体地，请继续参阅图2a至图2b、图3，所述第二金属层1023还包括所述第二晶体管t2的底栅，所述第二有源层位于所述第二金属层1023上，所述第二晶体管t2的所述有源图案位于所述第二晶体管t2的所述底栅上方；所述第三金属层1025包括所述第二晶体管t2的顶栅；所述第四金属层1026包括所述第一晶体管t1的源极和漏极，所述第一晶体管t1的源极和漏极与所述第一晶体管t1的有源图案电性连接；所述第四金属层1026还包括所述第二晶体管t2的源极和漏极，所述第二晶体管t2的源极和漏极与所述第二晶体管t2的有源图案电性连接。所述第二晶体管t2的源极和漏极中的一个与所述第一信号线vi1电性连接，所述第二晶体管t2的源极和漏极中的另一个与所述第一晶体管t1的栅极电性连接。
41.请继续图2a至图2b、图3，至少一所述像素驱动电路还包括电性连接于所述第一晶体管t1的所述栅极与所述第一晶体管t1的源极和漏极中的一个之间的第三晶体管t3，所述第三晶体管t3用于将具有补偿所述第一晶体管t1的阈值电压作用的数据信号传输至所述第一晶体管t1的栅极。具体地，所述第二有源层1024还包括所述第三晶体管t3的有源图案；所述第二金属层1023还包括所述第三晶体管t3的底栅，所述第三晶体管t3的所述有源图案位于所述第三晶体管t3的所述底栅上方；所述第三金属层1025还包括所述第三晶体管t3的顶栅，所述第四金属层1026还包括所述第三晶体管t3的源极和漏极，所述第三晶体管t3的源极和漏极与所述第三晶体管t3的有源图案电性连接。所述第三晶体管t3的源极和漏极中的一个与所述第一晶体管t1的栅极电性连接，所述第三晶体管t3的源极和漏极中的另一个与所述第一晶体管t1的源极和漏极中的一个电性连接。
42.请继续图2a至图2b、图3，至少一所述像素驱动电路还包括第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7及第一电容c1。所述第二金属层1023还包括第二信号线vi2；所述第三金属层1025包括第三信号线nscan(n
‑
1)及第四信号线nscan(n)；所述第四金属层1026还包括第五信号线data和第九信号线elvdd。所述第一金属层1022还包括第六信号线pscan(n
‑
1)、第七信号线pscan(n)及第八信号线em。其中，所述扫描信号线scanl包括所述第三信号线nscan(n
‑
1)、所述第四信号线nscan(n)、所述第六信号线pscan(n
‑
1)及所述第七信号线pscan(n)；所述数据线dl包括所述第五信号线data。
43.所述第四晶体管t4电性连接于所述第五信号线data与所述第一晶体管t1的源极和漏极中的一个之间，所述第四晶体管t4用于将所述第五信号线data传输的数据信号传输至所述第一晶体管t1的源极和漏极中的一个。具体地，所述第一有源层1021还包括所述第四晶体管t4的有源图案，所述第一金属层1022还包括所述第四晶体管t4的栅极，所述第四金属层1026还包括所述第四晶体管t4的源极和漏极，所述第四晶体管t4的源极和漏极与所述第四晶体管t4的有源图案电性连接。所述第四晶体管t4的源极和漏极中的一个与所述第五信号线data电性连接，所述第四晶体管t4的源极和漏极中的另一个与所述第一晶体管t1的源极和漏极中的一个电性连接，所述第四晶体管t4的栅极与所述第七信号线pscan(n)电性连接。
44.所述第五晶体管t5电性连接于所述第九信号线elvdd与所述第一晶体管t1的源极
和漏极中的一个之间，所述第六晶体管t6电性连接于所述第一晶体管t1的源极和漏极中的另一个与所述发光器件之间，所述第五晶体管t5和所述第六晶体管t6用于根据所述第八信号线em载入的发光控制信号控制所述第一晶体管t1产生驱动所述发光器件发光的驱动电流。具体地，所述第一有源层1021还包括所述第五晶体管t5的有源图案和所述第六晶体管t6的有源图案，所述第一金属层1022还包括所述第五晶体管t5的栅极和所述第六晶体管t6的栅极，所述第四金属层1026还包括所述第五晶体管t5的源极和漏极以及所述第六晶体管t6的源极和漏极，所述第五晶体管t5的源极和漏极与所述第五晶体管t5的有源图案电性连接，所述第六晶体管t6的源极和漏极与所述第六晶体管t6的有源图案电性连接。所述第五晶体管t5的源极和漏极中的一个与所述第九信号线elvdd电性连接，所述第五晶体管t5的源极和漏极中的另一个与所述第一晶体管t1的源极和漏极中的一个电性连接。所述第六晶体管t6的源极和漏极中的一个与发光器件的阳极1041电性连接，所述第六晶体管t6的源极和漏极中的另一个与所述第一晶体管t1的源极和漏极中的另一个电性连接；所述第五晶体管t5的栅极和所述第六晶体管t6的栅极与所述第八信号线em电性连接。
45.所述第七晶体管t7电性连接于所述第二信号线vi2与所述发光器件的阳极1041之间，所述第七晶体管t7用于将所述第二信号线vi2传输的第二信号传输至所述发光器件的阳极1041，以对所述发光器件的阳极电压进行复位。具体地，所述第一有源层1021还包括所述第七晶体管t7的有源图案，所述第一金属层1022还包括所述第七晶体管t7的栅极，所述第四金属层1026还包括所述第七晶体管t7的源极和漏极，所述第七晶体管t7的源极和漏极与所述第七晶体管t7的有源图案电性连接。所述第七晶体管t7的源极和漏极中的一个与所述第二信号线vi2电性连接，所述第七晶体管t7的源极和漏极中的另一个与所述发光器件的阳极1041电性连接，所述第七晶体管t7的栅极与所述第六信号线pscan(n
‑
1)电性连接。
46.所述第一电容c1串联在所述第一晶体管t1的所述栅极与所述第九信号线elvdd之间。其中，所述像素驱动电路还包括：储存电容，所述储存电容包括第一电容电极和第二电容电极，所述第一金属层1022包括与所述第一晶体管t1的栅极电连接的所述第一电容电极，所述第二金属层1023包括与所述第一电容电极相对设置的所述第二电容电极。其中，所述第一电容c1即可以为所述存储电容，进一步的，所述第一晶体管t1的所述栅极与所述第二金属层1023中位于所述第一晶体管t1的所述栅极的上方的所述金属板分别形成所述第一电容c1的下极板和上极板，即所述第一电容c1的下极板可以配置为所述第一电容电极，所述第一电容c1的上极板可以配置为所述第二电容电极。
47.所述第三信号线nscan(n
‑
1)与所述第二晶体管t2的栅极电性连接；所述第四信号线nscan(n)与所述第三晶体管t3的栅极电性连接。
48.可选地，所述第二晶体管t2及所述第三晶体管t3为n型晶体管，所述第一晶体管t1及所述第四晶体管t4至所述第七晶体管t7为p型晶体管。可选地，所述第一晶体管t1至所述第七晶体管t7包括场效应管；进一步地，所述第二晶体管t2及所述第三晶体管t3为金属氧化物半导体场效应晶体管，所述第一晶体管t1及所述第四晶体管t4至所述第七晶体管t7为薄膜晶体管。
49.可选地，所述第一信号线vi1传输的第一信号可为直流信号或交流信号，所述第二信号线vi2传输的第二信号为直流信号。进一步地，所述第一信号为可正或可负的直流信号，所述第一信号可大于或小于所述第二信号，也可与所述第二信号相等。进一步地，所述
第一信号为交流信号；具体地，在所述第二晶体管t2导通时，所述第一信号与所述第二信号相等；在所述第二晶体管t2截止时，所述第一信号与所述第九信号线elvdd中传输的信号相等。
50.可以理解的，在实际应用中，每一所述像素驱动电路的结构不限于如图3所示的7t1c的结构形式，还可为7t2c等形式。
51.可选地，所述屏蔽层103可呈整面设计，也可采用图案化设计。
52.进一步地，所述屏蔽层103采用图案化设计。具体地，请参阅图4a～图4d，以所述显示面板采用图3所示的像素驱动电路为例，对所述屏蔽层103采用图案化的设计进行说明。
53.请继续参阅图2b、图3、图4a至图4d，所述屏蔽层103包括位于所述第一晶体管t1的所述有源图案和所述基板1011之间的第一屏蔽部1031，所述第一屏蔽部1031通过所述第二金属层1023与预设稳定电压电性连接，具体的，所述第一屏蔽部1031与所述第二金属层1023电性连接以具有所述预设稳定电压。
54.具体地，所述驱动阵列还包括位于所述第一有源层1021及所述第二缓冲层1015上的第一绝缘层1051，位于所述第一绝缘层1051及所述第一金属层1022上的第二绝缘层1052，位于所述第二金属层1023及所述第二绝缘层1052上的第一介电层1053，位于所述第一介电层1053及所述第二有源层1024上的第三绝缘层1054，位于所述第三绝缘层1054及所述第三金属层1025上的第二介电层1055，位于所述第四金属层1026及所述第二介电层1055上的保护层1056，以及位于所述保护层1056上的平坦层1057。具体的，所述第二金属层1023可以具有预设稳定电压，所述第一屏蔽部1031位于所述第一缓冲层1014与所述第二缓冲层1015之间，所述第一屏蔽部1031通过贯穿所述第二缓冲层1015、所述第一绝缘层1051及所述第二绝缘层1052的第一过孔100a与所述第二金属层1023电性连接，即所述第一屏蔽部1031的电位可以与所述第二金属层1023的电位相同，均等于所述预设稳定电压。
55.可选地，在俯视视角下，所述第一晶体管t1在所述基板1011上的正投影位于所述第一屏蔽部1031在所述基板1011上的正投影内。进一步地，在俯视视角下，所述第一晶体管t1的所述栅极在所述基板1011上的正投影位于所述第一屏蔽部1031在所述基板1011上的正投影内，以利用所述第一屏蔽部1031将自由电荷屏蔽在所述第一屏蔽部1031下，降低自由电荷对所述第一晶体管t1的电学性能的影响。
56.进一步地，所述第一屏蔽部1031与所述第一信号线vi1电性连接。
57.具体的，所述第一屏蔽部1031与所述第一电容电极相对设置。可以理解的，在所述第一电容电极和所述第二电容电极相对设置以形成所述储存电容的基础上，将所述第一屏蔽部1031与所述第一电容电极相对设置可以形成与所述储存电容并联的辅助电容。同理，当所述存储电容为所述第一电容c1时，即第一电容电极为所述第一晶体管t1的所述栅极时，由于所述第一屏蔽部1031对应所述第一晶体管t1的有源图案，所述第一晶体管t1的栅极也对应所述第一晶体管t1的有源图案，因此，所述第一屏蔽部1031与所述第一晶体管t1的栅极可形成第二电容cl作为所述辅助电容。进一步地，若在所述第二晶体管t2导通时，所述第一信号与所述第二信号相等；在所述第二晶体管t2截止时，所述第一信号与所述第九信号线elvdd中传输的信号相等，所述第一屏蔽部1031与所述第一信号线vi1电性连接，则在所述第二晶体管t2导通时，所述第二电容cl因两端电位相等被短路，所述第一信号对所述第一晶体管t1的栅极进行复位；在所述第二晶体管t2截止时，所述第二电容cl与所述第
一电容c1并联，增大了所述像素驱动电路中的电容量，更利于所述第五信号线data载入的数据信号的充分写入。
58.进一步地，请继续参阅图4c至图4d，所述屏蔽层103还包括第二屏蔽线1032，所述第二屏蔽线1032位于所述第二晶体管t2的有源图案和所述基板1011之间，所述第二屏蔽线1032与所述第一屏蔽部1031电性连接。
59.由于所述第一信号线vi1传输的第一信号可不同于所述第二信号线vi2传输的第二信号，因此，在俯视视角下，所述第一信号线vi1和所述第二信号线vi2间隔设置。此外，由于在俯视视角下，所述第一信号线vi1靠近所述第二屏蔽线1032，因此，所述第一屏蔽部1031可通过所述第二屏蔽线1032实现与所述第一信号线vi1的电性连接。
60.进一步地，所述屏蔽层103还包括第三屏蔽线1033，所述第三屏蔽线1033位于所述第三晶体管t3的有源图案和所述基板1011之间，所述第三屏蔽线1033与所述第二屏蔽线1032、所述第一屏蔽部1031电性连接，即所述第一屏蔽部1031可通过所述第三屏蔽线1033、所述第二屏蔽线1032实现与所述第一信号线vi1的电性连接。
61.进一步地，所述屏蔽层103还包括位于所述第四晶体管t4的所述有源图案和所述基板1011之间的第四屏蔽线1034，如图4b和图4d所示；所述屏蔽层103还包括位于所述第五晶体管t5的所述有源图案和所述基板1011之间的第五屏蔽线1035，位于所述第六晶体管t6的所述有源图案和所述基板1011之间的第六屏蔽线1036，以及，位于所述第七晶体管t7的所述有源图案和所述基板1011之间的第七屏蔽线1037，如图4d所示。
62.可选地，所述第四屏蔽线1034、所述第五屏蔽线1035、所述第六屏蔽线1036及所述第七屏蔽线1037之间相互间隔设置，或互相接触。所述第四屏蔽线1034、所述第五屏蔽线1035、所述第六屏蔽线1036或所述第七屏蔽线1037可与所述第二金属层1023电性连接，也可不与所述第二金属层1023电性连接。
63.可选地，所述第一屏蔽部1031、所述第二屏蔽线1032、所述第三屏蔽线1033、所述第四屏蔽线1034、所述第五屏蔽线1035、所述第六屏蔽线1036及所述第七屏蔽线1037可同层设置，也可分别位于不同层。
64.可选地，在俯视视角下，所述第二晶体管t2在所述基板1011上的正投影位于所述第二屏蔽线1032在所述基板1011上的正投影内；所述第三晶体管t3在所述基板1011上的正投影位于所述第三屏蔽线1033在所述基板1011上的正投影内；所述第四晶体管t4在所述基板1011上的正投影位于所述第四屏蔽线1034在所述基板1011上的正投影内；所述第五晶体管t5在所述基板1011上的正投影位于所述第五屏蔽线1035在所述基板1011上的正投影内；所述第六晶体管t6在所述基板1011上的正投影位于所述第六屏蔽线1036在所述基板1011上的正投影内；所述第七晶体管t7在所述基板1011上的正投影位于所述第七屏蔽线1037在所述基板1011上的正投影内，以降低自由电荷对所述第二晶体管t2至所述第七晶体管t7的电学性能的影响。
65.所述屏蔽层103呈整面设计虽然可节省制备光罩和产能，但所用的材料会较多，所实现的均化电场的效果较差，易产生串扰。所述屏蔽层103采用图案化设计虽然会增加制程工序及产能，但均化电场的效果较好，且不利于形成寄生电容，可降低串扰问题产生的几率，还可降低材料用量。
66.所述第二晶体管t2的源极和漏极通过贯穿所述第三绝缘层1054及所述第二介电
层1055的第二过孔100b与所述第二晶体管t2的有源图案电性连接；与之相似的，所述第三晶体管t3的源极和漏极通过所述第二过孔100b与所述第三晶体管t3的有源图案电性连接。所述第四晶体管t4的源极和漏极通过贯穿所述第一绝缘层1051、所述第二绝缘层1052、所述第一介电层1053、所述第三绝缘层1054及所述第二介电层1055的第三过孔100c与所述第四晶体管t4的有源图案电性连接。与之相似的，所述第五晶体管t5的源极和漏极通过所述第三过孔100c与所述第五晶体管t5的有源图案电性连接，所述第六晶体管t6的源极和漏极通过所述第三过孔100c与所述第六晶体管t6的有源图案电性连接。所述第七晶体管t7的源极和漏极通过所述第三过孔100c与所述第七晶体管t7的有源图案电性连接。
67.请继续参阅图2a至图2b，所述显示面板还包括像素定义层106及封装层107，所述发光层1043位于所述像素定义层106的像素定义区内，所述封装层107位于所述发光器件上。可以理解的，所述显示面板还包括偏光片、触控电极等未示出部分。
68.如图5a至图5c是本发明的实施例提供的显示面板的制备方法的制备过程示意图。本发明的实施例还提供一种显示面板的制备方法，用于制备任一上述的显示面板。具体地，所述制备方法包括以下步骤：
69.步骤s10：提供所述基板1011；
70.步骤s20：在所述基板1011上制备所述屏蔽层103，如图5a所示；
71.步骤s30：在所述屏蔽层103上制备所述驱动阵列102，如图5b所示。
72.进一步地，在步骤s30后还包括：在所述驱动阵列102上制备所述子像素100及封装层107，如图5c所示。具体地，在所述驱动阵列102上依次制备阳极1041、像素定义层106、发光层1043及阴极1042，所述封装层107位于所述阴极1042上，所述发光层1043位于所述像素定义层106的像素定义区内。
73.其中，在所述步骤s10中还包括：在所述基板1011上依次制备阻挡层1012、第二衬底1013、第一缓冲层1014，所述屏蔽层103位于所述第一缓冲层1014上。在所述步骤s20中还包括：在所述屏蔽层103上制备第二缓冲层1015。
74.进一步地，在所述步骤s20中还包括对所述屏蔽层103进行图案化处理。
75.在所述步骤s30中还包括：在所述第二缓冲层1015上依次制备第一有源层1021、第一绝缘层1051、图案化的第一金属层1022、第二绝缘层1052、图案化的第二金属层1023、第一介电层1053、第二有源层1024、第三绝缘层1054、图案化的第三金属层1025、第二介电层1055、图案化的第四金属层1026、保护层1056及平坦层1057。其中，所述屏蔽层103通过贯穿所述第二缓冲层1015、所述第一绝缘层1051及所述第二绝缘层1052的第一过孔与所述第二金属层1023电性连接。
76.本发明实施例还提供一种显示装置，包括任一上述的显示面板。
77.所述显示装置包括固定终端(如电视、台式电脑等)，移动终端(如手机、笔记本电脑等)，以及可穿戴设备(如手环、虚拟显示设备、增强显示设备等)等。
78.以上对本技术实施例进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的方法及其核心思想；同时，对于本领域的技术人员，依据本技术的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本技术的限制。