一种晶圆级芯片封装方法与流程

1.本发明涉及半导体技术领域，具体而言涉及一种晶圆级芯片封装方法。


背景技术：

2.随着科学技术的不断发展，越来越多的电子设备被广泛的应用于人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。
3.电子设备实现预设功能的主要部件是芯片，随着集成电路技术的不断进步，芯片的集成度越来越高，芯片的功能越来越强大，而芯片的尺寸越来越小，故芯片需要通过封装，形成封装结构，以便于芯片与外部电路电连接。
4.芯片也可以将多个不同功能的逻辑元件、模拟元件、有源元件，以及无源元件、微机电系统(mems)、光学元件等其他元件，组合到一个单元中，形成一个可提供多种功能的系统或子系统，不同ic集成，可以实现更复杂的系统，使相同功能下的芯片尺寸更小，设计周期、市场周期更短，成本较低。
5.晶圆级系统封装(wafer level package,简称wlp)是在衬底上完成封装集成制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。
6.传统的晶圆级封装方法通常包括：提供基底，在基底上形成介电层，然后再在基底上通过黏合层来将一个或多个第一芯片附着至介电层，之后，再在基底上形成另一介电层，再在介电层中形成导电层，随后在第一芯片上堆叠第二芯片，接着，在介电层上形成成型材料以围绕第二芯片。
7.然而上述方法过程复杂、稳定性差，在外力或者热冲击之下，封装结构可能会发生变形，塑封体内部，基板与芯片之间都可能产生较大的应力，严重时可能会导致芯片封装结构失效。


技术实现要素：

8.本发明的目的在于针对现有芯片封装方法的缺陷和不足，提供一种结构简单，设计合理、采用连接柱进行连接、支撑、以及缓冲的方式，使芯片封装结构在外力或者热冲击之下减少发生变形的几率，降低塑封体内部的基板与芯片之间的较大应力。
9.为实现上述目的，本发明采用的技术方案是：一种晶圆级芯片封装方法，包括第一芯片、导电柱、衬底、第二芯片、塑封体、连接柱、外封装体、导电凸块、第二焊盘、介电层、钝化层、第二开口、焊盘、第一焊盘、金属凸块、胶层、第一开口、模具；进一步地，提供一个或多个第一芯片，利用半导体工艺设置在衬底上。
10.进一步地，所述衬底中具有与所述第一芯片电连接的导电柱，所述导电柱贯穿第一芯片且位于第一芯片上方。
11.进一步地，所述导电柱与设置在第一芯片表面的第一焊盘以及第二焊盘电连接，
所述导电柱向衬底背面延伸并埋在所述衬底内。
12.进一步地，提供一个或多个第二芯片，将所述第二芯片设置在所述衬底上，使至少其中一个第二芯片与至少其中一个所述第一芯片通过导电凸块电连接。
13.进一步地，将塑封材料覆盖所述第二芯片和所述衬底。
14.进一步地，所述衬底中设置有所述连接柱，以连接、支撑和缓冲所述第一芯片和所述第二芯片。
15.进一步地，所述介电层设置有第一芯片和第二芯片的电连接，封装方法包括有：在所述第一芯片的表面形成钝化层；在所述钝化层表面设置有第二开口，并在第二开口制作所述导电凸块；将所述第二芯片放置在所述导电凸块上，所述第一芯片和第二芯片通过所述导电凸块电连接。
16.进一步地，设置有ubm金属层。
17.示例性地，ubm金属层是由粘附层、阻挡层、和种子或润湿层的多层金属堆叠，ubm金属层有助于防止导电凸块和多芯片集成电路之间的扩散，同时有助于低阻电连接。
18.进一步地，所述导电凸块设置在所述第一芯片的表面上，通过植球工艺，使所述第一芯片与所述导电凸块电连接。
19.进一步地，所述第二芯片放置在所述导电凸块上，通过回流焊的方式，使所述第二芯片与所述导电凸块电连接。
20.进一步地，所述第一焊盘的封装方法，还包括：提供支撑结构和模具，并将所述衬底的背面设置在支撑结构和所述模具上；在所述衬底的正面放置所述第二芯片，并通过所述连接柱，以固定所述第一芯片和所述第二芯片；去除支撑结构和所述模具；对所述衬底的背面进行减薄，直至露出所述导电柱；在所述导电柱外露出部分表面上设置有第一焊盘。
21.进一步地，所述金属凸块的封装方法，还包括：制作第一焊盘后，形成钝化层，以覆盖所述第一焊盘以及所述衬底；在所述第一焊盘上方的所述钝化层中设置有第一开口，所述第一开口露出所述第一焊盘的至少部分表面；在所述第一焊盘的外露表面上设置有金属凸块，以用于与第一芯片进行电连接。
22.进一步地，所述塑封体和所述外封装体的封装方法，还包括：提供模具，将所述衬底放置于所述模具中；所述的第二芯片设置在衬底之上；在所述模具中注入熔融状态的塑封料；使所述塑封料凝固，进行固化处理，以形成塑封体；二次处理，形成外封装体；进行脱模。
23.进一步地，所述钝化层设置有所述第二开口，以及所述第二焊盘的封装方法，还包括：
将液态钝化层均匀涂布在钝化层上；经由热盘进
行
软烤定型成膜；通过曝光机，用光罩将钝化层预定第二焊盘开孔的位置遮住而未曝到光；通过显影方式利用显影液以喷洒的方式来进
行
去除第二焊盘的区域，形成了钝化层的第二开口，该开口暴露出第二焊盘；加热将钝化层加速固化至完全熟化的稳定状态；清除钝化层表面的有机污染物以及第二开口内的残留物。
24.进一步地，所述连接柱的材料设置有聚乙烯、聚丙烯、环氧树脂或者酚醛树脂的至少一种。
25.进一步地，所述第一芯片或所述第二芯片设置为任意至少一种半导体集成电路或基板。
26.进一步地，半导体集成电路包括但不限于逻辑电路、模拟电路、时钟电路、存储器、功率器件、双极器件、晶体管、微机电系统mems、uart、io、i2c、spi、adc、can、pwm等至少一种半导体集成电路。
27.进一步地，基板包括但不限于pcb板、有机基板、玻璃基板等任意一种基板。
28.本发明的基本工作原理：获取一个或多个第一芯片，第一芯片的第二面设置有金属垫片，利用半导体工艺，将第一芯片第一面设置在模具上;其次，用塑封体包裹第一芯片的第一面和侧面，露出金属垫片;其次，在塑封体上开设连接孔，填充导电材料以形成第一芯片的第一面与第二面之间的导电柱;其次，在第一芯片和第二芯片之间的塑封体之间开设连接孔，在所述连接孔填充连接柱;其次，获取一个或多个第二芯片，将第二芯片设置在所述衬底上，第一芯片和第二芯片通过导电凸块连接;最后，第一芯片的第一面设置有金属垫片，设置钝化层，并开通开口后，制作金属凸块。
29.采用上述芯片封装方法后，本发明有益效果为：1．降低外力或者热冲击，从铝垫到金属凸块之间有更多的缓冲余地，不容易导致断裂而失效；2.在塑封体内设置了连接柱，连接柱能够在封装结构发生变形时优先变形，能够有效地改善塑封体内部的应力问题；3．使晶圆级芯片封装与系统集成方法相结合，同时实现了多种芯片的集成和在衬底上完成封装制造优势，能够大幅减小形成的封装结构的面积、降低制造成本、优化封装结构的电性能、批次制造，并明显的降低工作量与设备的需求，从而最终提高了晶圆级系统封装方法的良率。
附图说明
30.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
31.图1是本发明的封装结构示意图。
32.图2是本发明的封装方法流程图。
33.图3至图14是本发明一实施例的晶圆级芯片封装方法的剖面结构示意图。
34.图15是本发明的系统封装结构示意图。
35.附图标记说明：第一芯片1，导电柱11，衬底12，第二芯片2，塑封体21，连接柱3，外封装体4，导电凸块5，第二焊盘51，介电层52，钝化层521，第二开口522，焊盘53，第一焊盘61，金属凸块62，胶层63，第一开口64，模具7。
具体实施方式
36.下面结合附图对本发明作进一步的说明。
37.参看如图1
‑
图15所示，本具体实施方式采用的技术方案是：一种晶圆级芯片封装方法，包括第一芯片1、导电柱11、衬底12、第二芯片2、塑封体21、连接柱3、外封装体4、导电凸块5、第二焊盘51、介电层52、钝化层521、第二开口522、焊盘53、第一焊盘61、金属凸块62、胶层63、第一开口64、模具7。
38.进一步地，提供一个或多个第一芯片1，利用半导体工艺设置在衬底12上。
39.进一步地，所述衬底12中具有与所述第一芯片1电连接的导电柱11，所述导电柱11贯穿第一芯片且位于第一芯片上方。
40.进一步地，所述导电柱11与设置在第一芯片1表面的第一焊盘61以及第二焊盘51电连接，所述导电柱11向衬底12背面延伸并埋在所述衬底12内。
41.进一步地，提供一个或多个第二芯片2，将所述第二芯片2设置在所述衬底12上，使至少其中一个第二芯片2与至少其中一个所述第一芯片1通过导电凸块5电连接。
42.进一步地，将塑封材料覆盖所述第二芯片2和所述衬底12。
43.进一步地，所述衬底12中设置有所述连接柱3，以连接、支撑和缓冲所述第一芯片1和所述第二芯片2。
44.进一步地，所述介电层52设置有第一芯片1和第二芯片2的电连接，封装方法包括有：在所述第一芯片1的表面形成钝化层521；在所述钝化层521表面设置有第二开口522，并在第二开口522制作所述导电凸块5；将所述第二芯片2放置在所述导电凸块5上，所述第一芯片1和第二芯片2通过所述导电凸块5电连接。
45.进一步地，设置有ubm金属层。
46.示例性地，ubm金属层是由粘附层、阻挡层、和种子或润湿层的多层金属堆叠，ubm金属层有助于防止导电凸块5和多芯片集成电路之间的扩散，同时有助于低阻电连接。
47.进一步地，所述导电凸块5设置在所述第一芯片1的表面上，通过植球工艺，使所述第一芯片1与所述导电凸块电5连接。
48.进一步地，所述第二芯片2放置在所述导电凸块5上，通过回流焊的方式，使所述第二芯片2与所述导电凸块电5连接。
49.进一步地，所述第一焊盘61的封装方法，还包括：提供支撑结构和模具7，并将所述衬底12的背面设置在支撑结构和所述模具7上。
50.在所述衬底12的正面放置所述第二芯片2，并通过所述连接柱3，以固定所述第一芯片1和所述第二芯片2；去除支撑结构和所述模具7；对所述衬底12的背面进行减薄，直至露出所述导电柱11；在所述导电柱11外露出部分表面上设置有第一焊盘61。
51.进一步地，所述金属凸块62的封装方法，还包括：制作第一焊盘61后，形成钝化层，以覆盖所述第一焊盘61以及所述衬底12；在所述第一焊盘61上方的所述钝化层中设置有第一开口64，所述第一开口64露出所述第一焊盘61的至少部分表面；在所述第一焊盘61的外露表面上设置有金属凸块62，以用于与第一芯片1进行电连接。
52.进一步地，所述塑封体21和所述外封装体4的封装方法，还包括：提供模具7，将所述衬底12放置于所述模具中；所述的第二芯片2设置在衬底12之上；在所述模具7中注入熔融状态的塑封料；使所述塑封料凝固，进行固化处理，以形成塑封体21；二次处理，形成外封装体4；进行脱模。
53.进一步地，所述钝化层521设置有所述第二开口522，以及所述第二焊盘51的封装方法，还包括：将液态钝化层均匀涂布在钝化层521上；经由热盘进
行
软烤定型成膜；通过曝光机，用光罩将钝化层521预定第二焊盘51开孔的位置遮住而未曝到光；通过显影方式利用显影液以喷洒的方式来进
行
去除第二焊盘51的区域，形成了钝化层521的第二开口522，该开口暴露出第二焊盘51；加热将钝化层521加速固化至完全熟化的稳定状态；清除钝化层521表面的有机污染物以及第二开口522内的残留物。
54.进一步地，所述连接柱3的材料设置有聚乙烯、聚丙烯、环氧树脂或者酚醛树脂的至少一种。
55.进一步地，所述第一芯片1或所述第二芯片2设置为任意至少一种半导体集成电路或基板。
56.进一步地，半导体集成电路包括但不限于逻辑电路、模拟电路、时钟电路、存储器、功率器件、双极器件、晶体管、微机电系统mems、uart、io、i2c、spi、adc、can、pwm等至少一种半导体集成电路。
57.进一步地，基板包括但不限于pcb板、有机基板、玻璃基板等任意一种基板。
58.本发明所涉及的介电层52的材料可以是本领域技术人员熟知的任何一种介电材料，包括二氧化硅sio2、碳氟化合物cf、掺碳氧化硅sioc或碳氮化硅sicn等至少一种介电材料。
59.本发明所述导电凸块5的形状结构可以为锡球、铜柱、金属凸点、或合金凸块，也可
以为其他适合导电的凸块结构。
60.本发明所涉及的导电凸块5的材料可以是任意至少一种金属或合金材料，包括但不限于锡、铜、镍、银锡铜合金或者锡基合金等。
61.本发明所涉及的第一焊盘61、第二焊盘51、或焊盘53的材料可以是银ag、金au、铜cu、钯pd、铬cr、钼mo、钛ti、钽ta、锡sn、钨w和铝al等任何一种金属材料。
62.本发明所涉及的钝化层521的材料可以是氧化硅、氮化硅、氮氧化硅、聚硅氨烷、聚乙烯苯酚、聚酰亚胺、或硅氧烷等绝缘层的至少一种，硅氧烷可以为二氧化硅玻璃、烷基硅氧烷聚合物、烷基倍半硅氧烷聚合物、倍半硅氧烷氢化物聚合物、或者烷基倍半硅氧烷氢化物聚合物的任何其中一种。
63.本发明所涉及的钝化层521的制作工艺可以通过化学气相沉积、物理气相沉积、原子层沉积等沉积方法沉积形成，或者通过微滴排放法、印刷术或旋涂法形成，也可以通过叠加这些膜以形成钝化层。
64.本发明所涉及的塑封体21的材料可以为硅胶、酚醛树脂、脲醛树脂、三聚氰胺－甲醛树脂、环氧树脂、不饱和树脂、聚氨酯、聚酰亚胺等热固性树脂中的至少一种，热固性树脂在成型过程中能软化或流动，具有可塑性，可制成一定形状，同时又发生化学反应而交联固化。
65.本发明所述塑封体21可以设置有固化剂、改性剂、脱模剂、热色剂、阻燃剂等一种或多种添加剂。
66.本发明所涉及的外封装体4的材料可以为环氧基树脂(epoxy
‑
based resin)、硅基树脂(silicone
‑
based resin)中至少一种，并可以添加至少一种高导热材料，包括但不限制于氧化铝导热粉、纳米氧化铝等至少一种高导热材料，来实现产品高导热。
67.本发明所述的衬底12设置有半导体材料，包括但不限于硅si、锗ge、硅锗sige、碳化硅sic、硅锗碳sigec、砷化铟inas、砷化镓gaas、磷化铟inp、铟镓砷ingaas、绝缘体上硅soi、绝缘体上层叠硅ssoi、绝缘体上层叠锗化硅s
‑
sigeoi、绝缘体上锗化硅sigeoi以及绝缘体上锗geoi等至少一种半导体材料。
68.本发明所涉及的导电柱11可以为本领域技术人员熟知的任何一种金属导电柱或者硅导电柱，金属导电柱的材料包括但不限于银ag、金au、铜cu、钯pd、铬cr、钼mo、钛ti、钽ta、锡sn、钨w和铝al中的至少一种金属，硅导电柱的材料包括掺杂的多晶硅或者未掺杂的多晶硅等至少一种硅材料。
69.本发明所涉及的胶层63可以为本领域技术人员熟知的uv胶层、粘合胶、、环氧树脂(epoxy)、聚酰亚胺(pi)等至少一种，在本实施例中，通过触媒体如紫外光照射能够使模具7与其上设置的结构分离。
70.本发明所涉及的模具7的材质可以为本领域技术人员熟知的玻璃、氧化硅、或者金属，在本实施例中，所述模具7设置有能消除芯片制作过程中翘尾问题的装置。
71.本发明所述的第二焊盘51的制作工艺，根据图3
‑
图10，具体的可以利用涂布机以旋转涂布的方式将液态钝化层(passivation）均匀涂布在塑封体21上再经由热盘（hot plate）进
行
软烤（soft bake）定型成膜，通过曝光机，以近接式（proximity）的方法利用光罩将钝化层521预定开孔的位置遮住而未曝到光，再次通过显影方式利用显影液以喷洒的方式来进
行
去除未曝光的区域，形成了钝化层521的第二开口522，该开口暴露出第二焊盘
51。再次使用烤箱(oven）加热将钝化层521加速固化至完全熟化的稳定状态，再次利用使用电浆去残胶机（descum）来清除钝化层521表面的有机污染物以及第二开口522内的残留物。在本实施例中，所述的钝化层521材料可以为高分子介电材料所构成，例如环氧化物、聚亚酰胺苯环丁烯等。
72.本发明所述的金属凸块62的制作工艺，根据图11
‑
图14，具体的可以利用涂布机以旋转涂布光刻胶均匀涂布在胶层63的钝化层上，再经由热盘进
行
软烤定型成膜，通过曝光
‑
显影方式，利用显影液以去除未曝光的区域，暴露第一焊盘61。然后可以通过物理气相沉积工艺（pvd）、化学气相沉积工艺（cvd)、溅射、电镀、化学镀、或者植球工艺中的至少一种制备得到金属凸块62。然后再次利用使用电浆去残胶机来清除金属凸块62表面的有机污染物。
73.需要说明，若本发明实施例中有方向性指示(诸如上、下、左、右、前、后......)，则其仅用于解释在某一特定姿态下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
74.应当明白，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例，相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员，在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大，自始至终相同附图标记表示相同的元件。
75.应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制，这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分，因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
76.空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。
77.应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向，例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”，因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向，器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
78.在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制，在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式，还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
79.这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化，因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
80.以上所述，仅用以说明本发明的技术方案而非限制，本领域技术人员对本发明的技术方案所做的其它修改或者等同替换，只要不脱离本发明技术方案的精神和范围，均应涵盖在本发明的权利要求范围当中。