脉冲调制控制系统、装置及方法与流程

1.本技术涉及脉冲调制领域，特别涉及一种脉冲调制控制系统、装置及方法。


背景技术：

2.脉冲宽度调制pwm(pulse width modulation，pwm)是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术，广泛应用在从测量、通信到功率控制与变换的许多领域中。
3.然而，传统的脉冲宽度调制控制系统采用的微处理器多为x86与arm架构，这两种架构作为通用型的架构，没有专门用于pwm的指令，控制效率较低下，往往需要多条指令才能完成一次pwm输出操作。
4.并且，作为商用的架构的x86与arm架构在其使用与发展过程中，为了能够保持架构的向后兼容性，其不得不保留许多过时的定义，导致其指令数目多，指令冗余严重，用它们设计新的处理器，面积和功耗不可避免地比较大，除此之外，使用商用的架构还存在着高昂的专利和授权费用问题。


技术实现要素：

5.基于此，有必要针对上述背景技术中的问题，提供一种脉冲调制控制系统、装置及方法，基于risc
‑
v开源指令集架构使得用户可以自定义操作，提高脉冲调制过程的效率和灵活度，同时实现功耗优化。
6.本技术的一方面提供一种脉冲调制控制系统，包括处理器及脉冲调制接口模块，其中，所述处理器基于risc
‑
v开源指令集架构，用于接收用户操作指令，并基于所述操作指令生成数据信号；所述脉冲调制接口模块与所述处理器连接，用于接收所述数据信号，并基于所述数据信号输出预设波形。
7.上述实施例中的脉冲调制控制系统中，通过设置基于risc
‑
v开源指令集架构的处理器接收用户操作指令，并基于操作指令生成数据信号，从而控制脉冲调制接口模块输出预设波形。基于risc
‑
v开源指令集架构使得用户可以自定义操作，提高脉冲调制过程的效率和灵活度，同时实现功耗优化。
8.在其中一个实施例中，所述处理器包括基础指令子模块及扩展指令子模块，其中，基础指令子模块用于实现risc
‑
v标准定义的标准指令集；扩展指令子模块用于实现用户定义的自定制指令集。
9.在其中一个实施例中，所述自定制指令包括脉冲调制控制指令，所述脉冲调制控制指令用于生成控制脉冲调制参数的参数数据信号。
10.在其中一个实施例中，所述脉冲调制接口模块包括十六条脉冲调制通道，任一条所述脉冲调制通道包括寄存器组、计数器及方向控制器，其中，寄存器组与所述处理器连接，所述寄存器组用于接收并存放所述参数数据信号；计数器与所述寄存器组连接，用于获取开始信号及所述数据信号，基于所述开始信号及所述数据信号开始计数，并生成阶段信
号；方向控制器与所述寄存器组及所述计数器均连接，用于获取所述数据信号及所述阶段信号，基于所述数据信号及所述阶段信号，输出所述预设波形。
11.在其中一个实施例中，所述参数数据信号包括第一参数数据信号、第二参数数据信号、第三参数数据信号及第四参数数据信号；所述寄存器组包括脉冲波形控制位、起始相位控制位、占空比控制位及波形周期控制位，其中，所述脉冲波形控制位占1比特，用于存放所述第一参数数据信号；所述起始相位控制位占1个字节，用于存放所述第二参数数据信号；所述占空比控制位占1个字节，用于存放所述第三参数数据信号；所述波形周期控制位占2个字节，用于存放所述第四参数数据信号。
12.所述阶段信号包括触发信号、第一阶段控制信号及第二阶段控制信号，所述计数器包括第一计数器、第二计数器及第三计数器，其中，第一计数器与所述起始相位控制位及所述方向控制器均连接，用于获取开始信号及所述第二参数数据信号数值，基于所述开始信号及所述第二参数数据信号数值开始计数，并生成所述触发信号及所述第一阶段控制信号；第二计数器与所述占空比控制位及所述第一计数器均连接，用于获取触发信号及所述第三参数数据信号数值，基于所述触发信号及所述第三参数数据信号数值开始计数，并输出所述第二阶段控制信号；第三计数器与所述脉冲波形控制位连接，用于获取所述第一参数数据信号数值，基于所述第一参数数据信号数值开始计时，并控制所述脉冲调制控制系统停止。
13.在其中一个实施例中，所述预设波形包括凸波形及凹波形，所述方向控制器被配置为：
14.获取所述第一参数数据信号及所述第一阶段控制信号，基于所述第一参数数据信号及所述第一阶段控制信号生成所述凸波形或所述凹波形；
15.获取所述第一参数数据信号及所述第二阶段控制信号，基于所述第一参数数据信号及所述第二阶段控制信号生成所述凹波形或所述凸波形。
16.在其中一个实施例中，脉冲调制控制系统还包括接口控制器及第一接口模块，其中，接口控制器与所述基础指令子模块连接，用于执行所述标准指令集；第一接口模块与所述接口控制器连接，用于实现数据的传输及外接设备的控制。
17.在其中一个实施例中，所述第一接口模块包括uart接口、qspi接口、i2s接口、i2c接口、gpio接口及jtag接口中至少一种。
18.本技术的另一方面提供一种脉冲调制控制装置，包括任一本技术实施例中所述的脉冲调制控制系统。
19.上述实施例中的脉冲调制控制装置，通过设置基于risc
‑
v开源指令集架构的处理器接收用户操作指令，并基于所述操作指令生成数据信号，从而控制脉冲调制接口模块输出预设波形。基于risc
‑
v开源指令集架构使得用户可以自定义操作，提高脉冲调制过程的效率和灵活度，同时实现功耗优化。
20.本技术的又一方面提供一种脉冲调制控制方法，包括如下步骤：
21.获取用户操作指令；
22.基于risc
‑
v开源指令集架构的处理器基于所述用户操作指令生成数据信号；
23.基于脉冲调制接口模块接收所述数据信号，根据所述数据信号输出预设波形。
24.本技术中的脉冲调制控制方法，利用risc
‑
v内核可自定义指令集的特点，设计了
一组专门用于pwm控制的指令，该指令可单条指令实现pwm波形的生成。比传统x86和arm架构多指令操作效率要高出很多，而且risc
‑
v架构的控制器更加的轻盈、低功耗。
附图说明
25.为了更清楚地说明本技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
26.图1为本技术第一实施例中提供的一种脉冲调制控制系统结构示意图；
27.图2为本技术第二实施例中提供的种脉冲调制控制系统结构示意图；
28.图3为本技术第三实施例中提供的一种脉冲调制控制系统结构示意图；
29.图4为本技术第四实施例中提供的一种脉冲调制通道结构示意图；
30.图5为本技术第五实施例中提供的一种脉冲调制控制指令参数示意图；
31.图6为本技术第六实施例中提供的一种脉冲调制通道结构示意图；
32.图7为本技术第七实施例中提供的一种脉冲调制控制系统结构示意图；
33.图8为本技术第八实施例中提供的一种脉冲调制控制系统结构示意图；
34.图9为本技术一实施例中提供的一种脉冲调制控制方法流程示意图；
35.图10为本技术另一实施例中提供的一种脉冲调制控制方法流程示意图。
具体实施方式
36.为了便于理解本技术，下面将参照相关附图对本技术进行更全面的描述。附图中给出了本技术的较佳的实施例。但是，本技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本技术的公开内容的理解更加透彻全面。
37.除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的技术领域的技术人员通常理解的含义相同。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
38.在使用本文中描述的“包括”、“具有”、和“包含”的情况下，除非使用了明确的限定用语，例如“仅”、“由
……
组成”等，否则还可以添加另一部件。除非相反地提及，否则单数形式的术语可以包括复数形式，并不能理解为其数量为一个。
39.应当理解，尽管本文可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件和另一个元件区分开。例如，在不脱离本技术的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。
40.在本技术中，除非另有明确的规定和限定，术语“相连”、“连接”等术语应做广义理解，例如，可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本技术中的具体含义。
41.在处理器领域，目前主流的架构为x86与arm架构，经过几十年的发展，现代的x86与arm架构的架构文档长达几百数千页，且版本众多，一个主要的原因是因为其架构的发展的过程也伴随了现代处理器架构技术的不断发展成熟，并且作为商用的架构，为了能够保持架构的向后兼容性，其不得不保留许多过时的定义，或者在定义新的架构部分时为了能够将就已经存在的技术部分，久而久之就变得极为冗长。然而，risc
‑
v作为一种指令集，与大多数指令集相比，risc
‑
v指令集可以自由地用于任何目的，允许任何人设计、制造和销售risc
‑
v芯片和软件。它同时兼顾数据的传输量和传输速度，是异构iot时代绝佳的架构，由其衍化而来的一系列生态日趋完善。risc
‑
v优势还在于：开源，cpu设计成本低，通过协作在硬件中产生的任何创新都将创造巨大的经济效益；简单，基础指令集仅40多条，满足嵌入式及物联网对代码体积的高要求；灵活，预留大量的编码空间和4条用户指令，可用于扩展指令集。虽然risc
‑
v不是第一个开源指令集，但它具有重要意义，因为其设计使其适用于现代计算设备。设计者考虑到了这些用途中的性能与功率效率。该指令集还具有众多支持的软件，这解决了新指令集通常的弱点。
42.本技术的一个实施例中，如图1所示，提供了一种脉冲调制控制系统100，包括处理器10及脉冲调制接口模块20，其中，所述处理器10基于risc
‑
v开源指令集架构，用于接收用户操作指令，并基于所述操作指令生成数据信号；所述脉冲调制接口模块20与所述处理器10连接，用于接收所述数据信号，并基于所述数据信号输出预设波形。
43.上述实施例中的脉冲调制控制系统100中，通过设置基于risc
‑
v开源指令集架构的处理器10接收用户操作指令，并基于所述操作指令生成数据信号，从而控制脉冲调制接口模块20输出预设波形。基于risc
‑
v开源指令集架构使得用户可以自定义操作，提高脉冲调制过程的效率和灵活度，同时实现功耗优化。
44.在其中一个实施例中，如图2所示，所述处理器10包括基础指令子模块11及扩展指令子模块12，其中，基础指令子模块11用于实现risc
‑
v标准定义的标准指令集；扩展指令子模块12用于实现用户定义的自定制指令集。
45.具体地，risc
‑
v架构相比其他成熟的商业架构的最大一个不同还在于它是一个模块化的架构，在本技术中符合risc
‑
v isa标准的cpu包括基础指令子模块11，该模块用于实现risc
‑
v标准定义的标准指令集，所述标准指令集包括rv32i、rv32e、rv64i及rv128i，其中，rv32i为32位整数指令集，rv32e为rv32i的子集，用于小型的嵌入式场景，rv64i为64位整数指令集，兼容rv32i,rv128i为128位整数指令集，兼容rv64i和rv32i；符合risc
‑
v isa标准的cpu还包括扩展指令子模块12，用于实现用户定义的自定制指令集。risc
‑
v架构不仅短小精悍，而且其不同的部分还能以模块化的方式组织在一起，从而试图通过一套统一的架构满足各种不同的应用，这种模块化是x86与arm架构所不具备的。risc
‑
v isa开源意味着针对不同的应用场景，均可创造相应的芯片架构，借助相应的定制化指令工具可以使应用加速更有效率，多核异构的特点也促进功耗优化。
46.在其中一个实施例中，所述自定制指令包括脉冲调制控制指令，所述脉冲调制控制指令用于生成控制脉冲调制参数的参数数据信号。
47.具体地，基于risc
‑
v开源指令集架构中扩展指令集，用户可以自定制指令，应用在脉冲调制技术中，用户可以根据需求，指定脉冲调制控制指令，所述脉冲调制控制指令用于生成控制脉冲调制参数的参数数据信号，所述脉冲调制参数包括脉冲长度、占空比、开始相
位、波形等。
48.在其中一个实施例中，如图3和图4所示，所述脉冲调制接口模块20包括十六条脉冲调制通道，任一条所述脉冲调制通道包括寄存器组、计数器及方向控制器，其中，寄存器组与所述处理器连接，所述寄存器组用于接收并存放所述参数数据信号；计数器与所述寄存器组连接，用于获取开始信号及所述数据信号，基于所述开始信号及所述数据信号开始计数，并生成阶段信号；方向控制器与所述寄存器组及所述计数器均连接，用于获取所述数据信号及所述阶段信号，基于所述数据信号及所述阶段信号，输出所述预设波形。
49.具体地，所述脉冲调制接口模块20包括十六条脉冲调制通道pwm0、pwm1、pwm2
……
pwm15，每一条pwm通道包括寄存器组、计数器及方向控制器。通过寄存器组与处理器连接，用于接收脉冲调制控制指令并存放所述参数数据信号，经由所述计数器及方向控制器处理后，输出预设波形。
50.在其中一个实施例中，所述参数数据信号包括第一参数数据信号、第二参数数据信号、第三参数数据信号及第四参数数据信号；所述寄存器组包括脉冲波形控制位、起始相位控制位、占空比控制位及波形周期控制位，其中，所述脉冲波形控制位占1比特，用于存放所述第一参数数据信号；所述起始相位控制位占1个字节，用于存放所述第二参数数据信号；所述占空比控制位占1个字节，用于存放所述第三参数数据信号；所述波形周期控制位占2个字节，用于存放所述第四参数数据信号。
51.其中，所述阶段信号包括触发信号、第一阶段控制信号及第二阶段控制信号，所述计数器包括第一计数器、第二计数器及第三计数器，其中，第一计数器与所述起始相位控制位及所述方向控制器均连接，用于获取开始信号及所述第二参数数据信号数值，基于所述开始信号及所述第二参数数据信号数值开始计数，并生成所述触发信号及所述第一阶段控制信号；第二计数器与所述占空比控制位及所述第一计数器均连接，用于获取触发信号及所述第三参数数据信号数值，基于所述触发信号及所述第三参数数据信号数值开始计数，并输出所述第二阶段控制信号；第三计数器与所述脉冲波形控制位连接，用于获取所述第一参数数据信号数值，基于所述第一参数数据信号数值开始计时，并控制所述脉冲调制控制系统停止。
52.作为示例，如图5所示，通过risc
‑
v自定义指令集，定义一组脉冲调制控制指令setpwmn(s,a,b,c)，其中s,a,b,c为脉冲调制控制指令用于生成控制脉冲调制参数的参数数据信号。a对应第一参数数据信号用于控制预设波形的起始位置，b对应第二参数数据信号用于控制预设波形的占空比，c对应第三参数数据信号用于控制预设波形的波长，s对应第四参数数据信号用于控制预设波形，具体地，s为0时，生成上凸波形，s为1时，生成为下凹波形。通过设定指令参数s,a,b及c，即可生成对应参数数据的预设波形。而传统x86和arm架构多指令实现脉冲调制，完成一个脉冲的输出需要5到10条指令，还需要占用处理器的进程。本发明使用自定义指令，配合pwm控制器，只需要一条指令即可完成一个脉冲生成，且不占用处理器进程。
53.作为示例，如图6所示，寄存器包括脉冲波形控制位、起始相位控制位、占空比控制位及波形周期控制位，所述寄存器用于存放参数数据信号，其中，脉冲波形控制位占1比特(1bit)，用于存放所述第一参数数据信号a；所述起始相位控制位占1个字节(8bit)，用于存放所述第二参数数据信号b；所述占空比控制位占1个字节(8bit)，用于存放所述第三参数
数据信号c；所述波形周期控制位占2个字节(16bit)，用于存放所述第四参数数据信号s。计数器包括第一计数器、第二计数器及第三计数器。
54.具体地，当用户下达操作指令setpwmn(s,a,b,c)后，寄存器组读取数据参数a,b,c,s参数，并分别传给第一计数器、第二计数器、第三计数器及方向控制器，同时一个开始信号被发给第一计数器，第一计数器和第三计数器同时开始计数，第一计数器的计数阶段输出第一阶段控制信号，控制方向控制器输出与s相同的逻辑电平，即s＝0时，输出0，s＝1时输出1。第一计数器计到a后，结束计数并输出触发信号，第二计数器开始计数。第二计数器的计数阶段输出第二阶段控制信号，控制方向控制器输出与s相反的逻辑电平，即s＝0时，输出1，s＝1时输出0。第二计数器计到b结束，方向控制器输出s相同的逻辑电平。第三计数器计到c计数整个计数周期，输出一个结束标志，表示完成操作指令setpwmn(s,a,b,c)，并输出预设的波形。
55.在其中一个实施例中，所述预设波形包括凸波形及凹波形，所述方向控制器被配置为：
56.获取所述第一参数数据信号及所述第一阶段控制信号，基于所述第一参数数据信号及所述第一阶段控制信号生成所述凸波形或所述凹波形；
57.获取所述第一参数数据信号及所述第二阶段控制信号，基于所述第一参数数据信号及所述第二阶段控制信号生成所述凹波形或所述凸波形。
58.具体地，方向控制器基于第一参数数据信号及阶段控制信号控制输出脉冲的波形，其中，第一参数数据信号s存储在寄存器组的脉冲波形控制位中,阶段信号由计数器控制发出，作为示例，当第一参数数据信号s＝0，且方向控制器获取到第一阶段信号时，方向控制器输出上凸波形；当第一参数数据信号s＝0，且方向控制器获取到第二阶段信号时，方向控制器输出下凹波形；当第一参数数据信号s＝1，且方向控制器获取到第一阶段信号时，方向控制器输出下凹波形；当第一参数数据信号s＝1，且方向控制器获取到第二阶段信号时，方向控制器输出上凸波形。本技术通过设置一条基于risc
‑
v的参数指令，即可进行脉冲宽度调制控制，大大简化了脉冲宽度调制控制过程，且降低了成本。
59.在其中一个实施例中，如图7所示，脉冲调制控制系统100还包括接口控制器30及第一接口模块40，其中，接口控制器30与所述基础指令子模块11连接，用于执行所述标准指令集；第一接口模块40与所述接口控制器30连接，用于实现数据的传输及外接设备的控制。
60.具体地，第一接口模块可以为处理器常用的接口，用于执行除了脉冲调制控制之外的其他功能，接口控制器可以为i/o控制器。
61.在其中一个实施例中，如图8所示，所述第一接口模块包括uart接口、qspi接口、i2s接口、i2c接口、gpio接口及jtag接口中至少一种。
62.具体地，uart为通用异步收发传输接口，qspi为六线串行外设接口，i2s为集成电路内置音频总线，i2c为二线制同步串行总线，gpio为通用型输入输出接口，jtag为联合测试总线。它们通过一个i/o控制器，由risc
‑
v内核的普通指令集操作。而pwm接口组则由扩展指令集x配合实现波形发生器的操作。
63.本技术的另一方面提供一种脉冲调制控制装置，包括任一本技术实施例中所述的脉冲调制控制系统。
64.上述实施例中的脉冲调制控制装置，通过设置基于risc
‑
v开源指令集架构的处理
器接收用户操作指令，并基于所述操作指令生成数据信号，从而控制脉冲调制接口模块输出预设波形。基于risc
‑
v开源指令集架构使得用户可以自定义操作，提高脉冲调制过程的效率和灵活度，同时实现功耗优化。
65.本技术的又一方面提供一种脉冲调制控制方法，如图9所示，所述方法包括：
66.步骤202：获取用户操作指令；
67.步骤204：基于risc
‑
v开源指令集架构的处理器基于所述用户操作指令生成数据信号；
68.步骤206：基于脉冲调制接口模块接收所述数据信号，根据所述数据信号输出预设波形。
69.本技术中的脉冲调制控制方法利用risc
‑
v内核可自定义指令集的特点，设计了一组专门用于pwm控制的指令，该指令可单条指令实现pwm波形的生成。相比传统x86和arm架构多指令操作效率要高出很多，而且risc
‑
v架构的控制器更加的轻盈、低功耗。
70.作为示例，利用risc
‑
v内核可自定义指令集的特点，设计了一组专门用于pwm控制的指令setpwmn(s,a,b,c)，其中s,a,b,c为脉冲调制控制指令用于生成控制脉冲调制参数的参数数据信号。a对应第一参数数据信号用于控制预设波形的起始位置，b对应第二参数数据信号用于控制预设波形的占空比，c对应第三参数数据信号用于控制预设波形的波长，s对应第四参数数据信号用于控制预设波形，具体地，s为0时，生成上凸波形，s为1时，生成为下凹波形。具体地，操作指令控制pwm生成的过程如图10所示，控制器执行setpwmn(s,a,b,c)指令，将s,a,b,c参数数据信号送至寄存组，经由所述计数器及方向控制器处理后，输出预设波形。
71.本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本技术所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(read
‑
only memory，rom)、磁带、软盘、闪存或光存储器等。易失性存储器可包括随机存取存储器(random access memory，ram)或外部高速缓冲存储器。作为说明而非局限，ram可以是多种形式，比如静态随机存取存储器(static random access memory，sram)或动态随机存取存储器(dynamic random access memory，dram)等。
72.请注意，上述实施例仅出于说明性目的而不意味对本发明的限制。
73.以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
74.以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。