存储结构、存储器装置及其制造方法与流程

1.本揭露实施例是有关于一种存储结构、存储器装置及其制造方法。


背景技术：

2.存储装置是形成作为贯穿堆叠在半导体基板上方的多层的存储器元件的阵列。存储器元件的堆叠形成高集成密度的三维(three
‑
dimensional，3d)非易失性存储器装置，其用于各种电子装置例如存储器芯片、固态硬盘、或用于各种计算应用的存储装置。


技术实现要素：

3.本揭露实施例提供一种存储器装置包括晶体管结构及存储器弧形壁结构。存储器弧形壁结构嵌置在晶体管结构中。晶体管结构包括介电柱、源极电极及漏极电极、闸极电极层及沟道壁结构。源极电极与漏极电极位于介电柱的相对的侧边上。闸极电极层围绕介电柱、源极电极及漏极电极。沟道壁结构从源极电极延伸到漏极电极且环绕介电柱。沟道壁结构设置在闸极电极层与源极电极之间、闸极电极层与漏极电极之间以及闸极电极层与介电柱之间。存储器弧形壁结构在所述沟道壁结构上延伸并贯穿所述沟道壁结构。
4.本揭露实施例提供一种存储结构包括绝缘层与闸极电极层的堆叠、第一介电柱、源极电极及漏极电极、第二介电柱、存储器弧形壁结构、及沟道壁结构。绝缘层与闸极电极层交替地堆叠。第一介电柱贯穿所述堆叠。源极电极与漏极电极设置在第一介电柱的相对的侧上。第二介电柱贯穿所述堆叠。第二介电柱设置在第一介电柱旁边以及源极电极与漏极电极之间。存储器弧形壁结构围绕第二介电柱设置且从源极电极延伸到漏极电极。沟道壁结构贯穿堆叠。沟道壁结构被存储器弧形壁结构环绕且设置在存储器弧形壁结构与源极电极及漏极电极之间。沟道壁结构连接源极电极与漏极电极。存储器弧形壁结构夹置在闸极电极层与沟道壁结构之间。第二介电柱具有半圆柱形状，且第二介电柱的侧表面、源极电极的侧表面及漏极电极的侧表面分别从堆叠的侧边暴露出。
5.本揭露实施例提供一种存储器的制造方法包括形成基板及形成多个绝缘层、多个闸极电极层、多个垂直沟槽、存储器弧形壁结构、沟道壁结构、介电柱、位线电极、及源极线电极。绝缘层与闸极电极层交替地形成且堆叠在基板上方。垂直沟槽在垂直方向上贯穿绝缘层及闸极电极层。存储器弧形壁结构在垂直方向上遍及绝缘层及闸极电极层延伸到所述基板。此外，沟道壁结构形成在存储器弧形壁结构上，且在垂直方向上贯穿绝缘层及闸极电极层延伸到所述基板。介电柱沿沟道壁结构在垂直方向上延伸。位线电极及源极线电极沿沟道壁结构在垂直方向上延伸且在外围被介电柱环绕。沟道壁结构沿垂直沟槽中的每一者在垂直方向上延伸。位线电极及源极线电极分别与沟道壁结构连接。
附图说明
6.结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减
小各种特征的尺寸。
7.图1a是示出根据本公开一些实施例的存储器装置的示意性三维(3d)图。
8.图1b是示出根据本公开一些实施例的存储单元的示意性三维(3d)图。
9.图1c是示出根据本公开一些实施例的存储器装置的示意性俯视图。
10.图2a是示出根据本公开一些实施例的存储器装置在其制造步骤中的示意性俯视图。
11.图2b是示出根据本公开一些实施例的存储器装置在其制造步骤中沿图2a中的aa’线的示意性剖视图。
12.图2c是示出根据本公开一些实施例的存储器装置在其制造步骤中沿图2a中的aa’线的示意性剖视图。
13.图3a是示出根据本公开一些实施例的存储器装置在其制造步骤中的示意性俯视图。
14.图3b是示出根据本公开一些实施例的存储器装置在其制造步骤中沿图3a中的aa’线的示意性剖视图。
15.图4a是示出根据本公开一些实施例的存储器装置的示意性俯视图。
16.图4b是示出根据本公开一些实施例的存储器装置在其制造步骤中沿图4a中的aa’线的示意性剖视图。
17.图5a是示出根据本公开一些实施例的存储器装置在其制造步骤中的示意性俯视图。
18.图5b是示出根据本公开一些实施例的存储器装置在其制造步骤中沿图5a中的aa’线的示意性剖视图。
19.图6a是示出根据本公开一些实施例的存储器装置在其制造步骤中的示意性俯视图。
20.图6b是示出根据本公开一些实施例的存储器装置在其制造步骤中沿图6a中的aa’线的示意性剖视图。
21.图7a是示出根据本公开一些实施例的存储阵列的制造步骤的示意性俯视图。
22.图7b是沿图7a中所示的a
‑
a’线示出根据本公开一些实施例的存储阵列的制造步骤的示意性剖视图。
23.图8a是示出根据本公开一些实施例的存储阵列的制造步骤的示意性俯视图。
24.图8b是沿图8a中所示的a
‑
a’线示出根据本公开一些实施例的存储阵列的制造步骤的示意性剖视图。
25.图9a是示出根据本公开一些实施例的存储阵列的制造步骤的示意性俯视图。
26.图9b是沿图9a中所示的a
‑
a’线示出根据本公开一些实施例的存储阵列的制造步骤的示意性剖视图。
27.图10a是示出根据本公开一些实施例的存储阵列的制造步骤的示意性三维(3d)图。
28.图10b是示出根据本公开一些实施例的存储阵列的制造步骤的示意性俯视图。
29.图10c是沿图10b中所示的a
‑
a’线示出根据本公开一些实施例的存储阵列的制造步骤的示意性剖视图。
30.图11a是示出根据本公开一些实施例的存储器装置的制造步骤的示意性三维(3d)图。
31.图11b是示出根据本公开一些实施例的存储器装置的制造步骤的示意性俯视图。
32.图11c是沿图11b中所示的a
‑
a’线示出根据本公开一些实施例的存储器装置的制造步骤的示意性剖视图。
33.图12a是示出根据本公开一些实施例的存储器装置的示意性俯视图。
34.图12b是沿图12a中的a
‑
a’线示出根据本公开一些实施例的存储器装置的示意性剖视图。
35.图13是示出根据本公开一些实施例的存储阵列的示意性俯视图。
36.图14a是示出根据本公开一些实施例的存储阵列的示意性俯视图。
37.图14b是示出根据本公开一些实施例的存储阵列的示意性俯视图。
具体实施方式
38.以下公开提供用于实施所提供主题的不同特征的许多不同实施例或实例。以下阐述组件、值、操作、材料、排列等的具体实例以简化本公开。当然，这些仅为实例且不旨在进行限制。也设想存在其他组件、值、操作、材料、排列等。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征从而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号和/或字母。此种重复使用是出于简洁及清晰的目的，而不是自身指示所论述的各种实施例和/或配置之间的关系。
39.此外，为易于说明，本文中可能使用例如“在
…
之下(beneath)”、“在
…
下方(below)”、“下部的(lower)”、“在
…
上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括器件在使用或操作中的不同取向。装置可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。
40.另外，为易于说明，本文中可使用例如“第一”、“第二”、“第三”、“第四”等用语来阐述图中所例示的相似或不同的元件或特征，且上述用语可根据出现的次序或说明的上下文而互换使用。
41.可通过任何适合的方法图案化闸极全环绕(gate all around，gaa)晶体管结构。举例来说，可使用一个或多个光刻工艺(包括双重图案化工艺或多重图案化工艺)图案化所述结构。一般来说，双重图案化工艺或多重图案化工艺将光刻工艺与自对齐工艺加以组合，从而使得能够形成具有例如比使用单一直接光刻工艺所可获得的节距(pitch)小的节距的图案。举例来说，在一个实施例中，在基板之上形成牺牲层且使用光刻工艺来图案化牺牲层。使用自对齐工艺在经图案化的牺牲层旁边形成间隔件。然后移除牺牲层，且然后可使用其余的间隔件来图案化gaa结构。
42.图1a是示出根据本公开一些实施例的存储器装置10的示意性三维(3d)图。图1b是示出根据本公开一些实施例的存储单元200的示意性三维(3d)图。参考图1a及图1b，在一些
实施例中，存储器装置10包括多个存储单元200，所述多个存储单元200具有其中分别嵌置多个存储器弧形壁结构210的晶体管结构。晶体管结构200中的每一者可包括介电柱，其具有第一介电柱231及第二介电柱232、漏极电极dn、源极电极se、闸极电极层130及沟道壁结构220。如图1b中所示，第一介电柱231、第二介电柱232、漏极电极dn、源极电极se及沟道壁结构220被存储器弧形壁结构210环绕。
43.如图1b中所示，漏极电极dn与源极电极se分别位于第二介电柱232的相对的侧上。此外，在晶体管结构200中，闸极电极层130围绕第一介电柱231、第二介电柱232、漏极电极dn及源极电极se设置。另外，参考图1b，沟道壁结构220设置在闸极电极层130与第一介电柱231之间。沟道壁结构220从源极电极se延伸到漏极电极dn且环绕第一介电柱231及第二介电柱232。
44.参考图1a及图1b，在一些实施例中，晶体管结构200中的每一者中的源极电极se为部分的源极线电极260。源极线电极260沿第一介电柱231及第二介电柱232在垂直方向上延伸。另外，晶体管结构200中的每一者的漏极电极dn为部分的位线电极250。位线电极250沿第一介电柱231及第二介电柱232在垂直方向上延伸且与源极线电极260平行延伸。在本实施例中，具有晶体管结构200的存储单元可重复且垂直地沿绝缘层120及闸极电极层130的堆叠方向设置以形成多个由存储单元200构成的串列。
45.在一些实施例中，再次参考图1b，沟道壁结构220设置在闸极电极层130与源极电极se之间、闸极电极层130与漏极电极dn之间、以及闸极电极层130与第一介电柱231之间。在一些实施例中，存储器弧形壁结构210延伸且贯穿绝缘层120与闸极电极层130的堆叠，且存储器弧形壁结构210夹置在闸极电极层130与沟道壁结构220之间。
46.参考图1a及图1b，在存储器弧形壁结构210与闸极电极层130的交叠区内分别形成多个存储单元200。由存储单元200构成的串列垂直地沿绝缘层120及闸极电极层130的堆叠方向形成。在一些实施例中，沿堆叠方向设置的两个相邻存储单元200被设置在其间的绝缘层120隔离而彼此分隔。
47.在一些实施例中，参考图1a及图1b，存储单元200可形成包括交替堆叠的绝缘层120与闸极电极层130的存储结构。存储结构包括前述的第一介电柱231及第二介电柱232。此外，存储结构包括分别设置在第二介电柱232的相对的侧边上的源极电极se与漏极电极dn。此外，存储结构还包括存储器弧形壁结构210及沟道壁结构220。穿过绝缘层120与闸极电极层130的堆叠的第二介电柱232是沿着第一介电柱231、位线电极250及源极线电极260配置。第一介电柱231环绕第二介电柱232、位线电极250及源极线电极260。如图1a及图1b中所示，存储器弧形壁结构210环绕第一介电柱231且从位线电极250延伸到源极线电极260。
48.重新参考图1a及图1b，在一些实施例中，沟道壁结构220贯穿过绝缘层120与闸极电极层130的堆叠且被存储器弧形壁结构210环绕。沟道壁结构220设置于存储器弧形壁结构210与第二介电柱232之间。此外，存储器弧形壁结构210夹置在闸极电极层130与沟道壁结构220之间。
49.在一些实施例中，基板110为例如硅、磷化铟(inp)、锗(ge)、砷化镓(gaas)、磷砷化镓(gaasp)或硅锗(sige)基板等的半导体基板。
50.在一些实施例中，绝缘层120为设置在每两个相邻的闸极电极层130之间的隔离层。在一些实施例中，绝缘层120可包含例如是氮化硅(sin
x
)、氧化硅(sio
x
)、氮氧化硅
(sio
x
n
y
)、mgo、氧化铝(al2o3)、碳化硅或其组合等的介电材料，所述介电材料适于使相邻的闸极电极层130电性隔离。在一些其他实施例中，绝缘层120可包含例如掺杂碳的氧化硅或多孔氧化硅等低介电常数(low
‑
k)介电材料。在一些实施例中，绝缘层120还可包括用于绝缘的气隙(airgap)。
51.在一些实施例中，闸极电极层130为包含一种或多种导电材料的导电层，所述一种或多种导电材料含有例如多晶硅材料等的半导体材料或金属材料。在一些实施例中，用于闸极电极层130的金属材料可选自包括cu、al、ti、w、ni、au、co、ta、mo、pd、pt、ru、ir、tin、tan、tac、nbn、ruta等的群组。在一些实施例中，由以上金属材料制成的闸极电极层130可比由半导体材料形成的相似结构在电阻率方面具有优势。在本实施例中，闸极电极层130在存储器器件10中形成多个字线(word line)。
52.具体来说，在本实施例中，与掺杂半导体材料(例如，掺杂多晶硅)相比，所述金属材料具有更低的电阻率。另外，由金属材料形成的闸极电极层130相较于掺杂多晶硅可提供更低的电阻率，且不需要温度的激活，闸极。因此，包含金属材料的闸极电极层130在对存储单元的闸极电容进行充电及放电上具有优势，进而提供更快的存储器装置。使用用于形成闸极电极层130的金属材料会移除通常出现于例如半导体材料(例如多晶硅)中的载流子耗尽效应(carrier depletion effect)。载流子耗尽效应还被称为多晶硅耗尽效应(poly depletion effect)。闸极电极层130中多晶硅耗尽效应的下降有利于改善存储器器件10中的数据保持能力(data retention)。
53.如图1b中所示，包括第一介电柱231及第二介电柱232的介电柱具有半圆柱形状。第二介电柱232的侧表面、源极电极se的侧表面及漏极电极dn的侧表面分别从闸极电极层130的侧缘暴露出。
54.在一些实施例中，存储器弧形壁结构210可包括存储材料层，例如，用于以非易失性方式存储电荷的氧化物/氮化物/氧化物(oxide/nitride/oxide，ono)(如，sio2/sin/sio2)存储材料层。如图1a中所示，存储器弧形壁结构210与绝缘层120及闸极电极层130中的每一者接触。
55.在一些实施例中，沟道壁结构220包含导电半导体材料(例如，多晶硅)。在一些其他实施例中，沟道壁结构220还可包含其他半导体材料，例如氧化铟镓锌(igzo)、氧化锌(zno)、氧化锡(sno2)等。
56.参考图1a，在沟道壁结构220上可沉积介电材料以形成介电柱，所述介电柱可包括第一介电柱231及与第一介电柱231一起沿垂直方向延伸的第二介电柱232。
57.在一些其他实施例中，第一介电柱231与第二介电柱232可分别由不同的材料形成以实现刻蚀选择性。第一介电柱231可由例如氧化铝(例如，al2o3)、氧化铪(例如，hfo2)等高介电常数(high
‑
k)介电材料形成。在一些实施例中，第一介电柱231的厚度可介于约20纳米(nm)至约200纳米(nm)的范围内。
58.在一些实施例中，第二介电柱232可包含例如聚硅氧碳(polysilocarb)(例如，sioc)、碳化硅(例如，sic)或氮氧化硅(sion)等低介电材料。在一些实施例中，第二介电柱232优选的厚度为介于约20纳米(nm)至约200纳米(nm)的范围内。在本发明实施例中，当想要在第一介电柱231上选择性地形成凹陷或沟槽时，由于第一介电柱231与第二介电柱232分别由不同的介电材料形成，因此第一介电柱231可被选择性地刻蚀。
59.图1c是示出根据本公开一些实施例的存储器装置10的示意性俯视图。参考图1c，具有晶体管结构的存储单元200沿隔离沟槽140排列，隔离沟槽140为用于对相对设置的存储单元200进行绝缘的绝缘部分。即，如图1c中所示，在本发明实施例中，具有半圆柱形状的存储单元200可通过其间的隔离沟槽140分隔及绝缘。因此，在本发明实施例中，圆柱形垂直存储结构可通过包括隔离沟槽140的隔离部分被分隔及绝缘成两个存储单元200。因此，存储器器件10的每一单位面积中可容纳更多的存储单元200，以提高存储单元200的分布密度。
60.图2a是示出根据本公开一些实施例的存储器装置10在其制造步骤中的示意性俯视图。图2b是示出根据本公开一些实施例的存储器装置10在其制造步骤中沿图2a中的aa’线的示意性剖视图。参考图2a及图2b，在一些实施例中，存储器装置10的制造工艺包括首先形成基板110。在一些实施例中，可通过例如半导体基板形成基板110。在一些实施例中，基板110可为晶圆(例如毯覆式晶圆(blanket wafer))或施加到另一基材(base material)的材料层，其例如是生长于下部层上的外延层(epitaxial layer)。随后，在基板110上方沿与基板110的上表面111垂直的方向交替地沉积绝缘层120与闸极电极层130，以形成包括交替的绝缘层120与闸极电极层130的堆叠。
61.在一些实施例中，可通过使用例如原子层沉积(atomic layer deposition，ald)、物理气相沉积(physical vapor deposition，pvd)、化学气相沉积(chemical vapor phase deposition，cvd)等适合的沉积技术形成绝缘层120与闸极电极层130的堆叠。在一些实施例中，可通过低压cvd(low pressure cvd，lpcvd)或替代性的等离子体增强型cvd(plasma enhanced cvd，pecvd)形成堆叠10。在闸极电极层130包含金属材料的实施例中，可通过例如金属蒸镀、溅镀、化学气相沉积(cvd)、原子层沉积(ald)形成闸极电极层130。
62.图2c是示出根据本公开一些实施例的存储器器件10在其制造步骤中沿图2a中的aa’线的示意性剖视图。参考图2c，在替代性实施例中，还可应用替换闸极制造工艺来制造存储器装置10。在利用替换闸极制造工艺的实施例中，可首先将绝缘层120与牺牲材料层131进行堆叠，牺牲材料层131为例如可在随后的制造工艺中被移除的氮化硅(si3n4)层。
63.参考图3a及图3b，对绝缘层120与闸极电极层130的堆叠进行刻蚀以形成垂直孔150。垂直孔150从绝缘层120的上表面121延伸到基板110的上表面111。如图3a及图3b中所示，垂直孔150中的每一者可分别暴露出部分的上表面111，且被设置用于容纳在本制造工艺中形成的存储单元200。在一些未示出的实施例中，根据垂直孔150的形状，垂直孔150的侧壁还可具有不同的形状。举例来说，垂直孔150的侧壁可为矩形形状、圆柱形状、或椭圆形状，本实施例并不限于此。在一些实施例中，可通过适合的工艺形成垂直孔150，所述适合的工艺为例如用于形成贯穿绝缘层120与闸极电极层130的堆叠的垂直贯穿孔结构的刻蚀工艺。在一些实施例中，每一垂直孔150的宽度可介于约40纳米(nm)至约400纳米(nm)的范围内。
64.参考图4a及图4b，在一些实施例中，在形成延伸贯穿绝缘层120与闸极电极层130的堆叠的垂直孔150之后，随后在垂直孔150的侧壁及绝缘层120的上表面121沉积存储器弧形壁结构210及沟道壁结构220。在当前的制造步骤中，部分暴露在垂直孔150中的上表面11被存储器弧形壁结构210及随后沉积在其上的沟道壁结构220所覆盖。另外，存储器弧形壁结构210与绝缘层120及闸极电极层130中的每一者直接接触。
65.在一些实施例中，可通过sio2/sin/sio2(ono)材料层形成存储器弧形壁结构210。在一些其他实施例中，ono材料层可由铁电材料层(例如hzo层)所替换。在一些实施例中，可通过适合的技术(例如原子层沉积(ald))沉积存储器弧形壁结构210以具有均匀且一致的沉积层。
66.在一些实施例中，可通过半导体材料(例如多晶硅)形成沟道壁结构220。在一些其他实施例中，可通过igzo层、zno层、或sno层等形成沟道壁结构220。
67.图5a是示出根据本公开一些实施例的存储器装置在其制造步骤中的示意性俯视图。图5b是示出根据本公开一些实施例的存储器装置在其制造步骤中沿图5a中的aa’线的示意性剖视图。参考图5a及图5b，随后，分别刻蚀并移除部分覆盖基板110的上表面111的存储器弧形壁结构210及沟道壁结构220，以暴露出位于每一个垂直孔150中的部分上表面111。通过以上刻蚀工艺，如图5b中所示，存储器弧形壁结构210在其靠近上表面111的底部部分具有l形状，进而使得沟道壁结构220不搭接在基板110的上表面111上，而是通过存储器弧形壁结构210与基板110分隔。在未示出的一些其他实施例中，在沉积沟道壁结构220之前，可首先刻蚀部分位于上表面111上的存储器弧形壁结构210。如此一来，在部分位于上表面111上的沟道壁结构220被刻蚀之后，在存储器弧形壁结构210的靠近上表面111的底部部分处没有呈现l形状，而是存储器弧形壁结构210与沟道壁结构220两者均具有搭接在基板110的上表面111上的垂直侧壁。
68.图6a是示出根据本公开一些实施例的存储器装置在其制造步骤中的示意性俯视图。图6b是示出根据本公开一些实施例的存储器装置在其制造步骤中沿图6a中的aa’线的示意性剖视图。作为图6a及图6b中所示的制造步骤，随后在沟道壁结构220及上表面111上沉积第一介电柱231及第二介电柱232。参考图6a及图6b，第一介电柱231及第二介电柱232沿沟道壁结构220贯透过绝缘层120与闸极电极层130的堆叠。在一些实施例中，通过第一介电材料形成第一介电柱231，第一介电材料包括例如氧化铝(例如，al2o3)、氧化铪(例如，hfo2)或其组合等高介电材料。此外，可将第一介电柱231形成为具有介于约20纳米(nm)至约200纳米(nm)的范围内的厚度。
69.如图6a及图6b中所示，在一些实施例中，通过例如聚硅氧碳(例如，sioc)、碳化硅(例如，sic)或氮氧化硅(sion)等低介电材料形成第二介电柱232。在一些实施例中，可将第二介电柱232形成为具有介于约20纳米(nm)至约200纳米(nm)的范围内的厚度。
70.在沉积第一介电柱231及第二介电柱232之后，应用平坦化工艺以移除第一介电柱231、第二介电柱232、存储器弧形壁结构210及沟道壁结构220的多余材料。如图6b中所示，在完成平坦化工艺之后，最上方的绝缘层120被暴露出且与第一介电柱231、第二介电柱232、存储器弧形壁结构210及沟道壁结构220的上表面共面。
71.图7a是示出根据本公开一些实施例的存储阵列的制造步骤的示意性俯视图。图7b是沿图7a中所示的a
‑
a’线示出根据本公开一些实施例的存储阵列的制造步骤的示意性剖视图。参考图7a及图7b，沿穿过垂直孔150的中心的线在垂直方向上及侧向上刻蚀绝缘层120与闸极电极层130的堆叠，以形成隔离沟槽140。隔离沟槽140是将形成在垂直孔150中的垂直结构划分成分别具有半圆柱形状且彼此相对地面对的两个存储单元200的绝缘部分。如所示，两个相对地面对的存储单元200设置在隔离沟槽140的彼此相对的侧边上。在本实施例中，隔离沟槽140沿绝缘层120与闸极电极层130的堆叠的横向方向平行延伸。在未示出
的一些其他实施例中，可利用介电填料(例如sio2或sin)填充隔离沟槽140，以形成使相邻存储单元200绝缘的隔离部分。
72.图8a是示出根据本公开一些实施例的存储阵列的制造步骤的示意性俯视图。图8b是沿图8a中所示的a
‑
a’线示出根据本公开一些实施例的存储阵列的制造步骤的示意性剖视图。重新参考图2c，绝缘层120与牺牲材料层131的堆叠还可经历图3a及图3b到图6a及图6b中所示的制造工艺。随后，参考图8a及图8b，在此替代性实施例中，可通过利用例如热磷酸的浸渍湿式刻蚀工艺(immersion wet
‑
etch process)对牺牲材料层131进行刻蚀及移除，以在绝缘层120中的每两者之间形成刻蚀间隙132。
73.图9a是示出根据本公开一些实施例的存储阵列的制造步骤的示意性俯视图。图9b是沿图9a中所示的a
‑
a’线示出根据本公开一些实施例的存储阵列的制造步骤的示意性剖视图。参考图9a及图9b，在本发明实施例中，在形成如参考图8a及图8b所述的刻蚀间隙132之后，可利用例如钛(ti)、氮化钛(tin)、钨(w)、氮化钽(tan)、铜(cu)或其组合等闸极金属材料填充形成在相邻绝缘层120之间的刻蚀间隙132，以在相邻绝缘层120之间形成闸极电极层135。
74.图10a是示出根据本公开一些实施例的存储阵列的制造步骤的示意性三维(3d)图。图10b是示出根据本公开一些实施例的存储阵列的制造步骤的示意性俯视图。图10c是沿图10b中所示的a
‑
a’线示出根据本公开一些实施例的存储阵列的制造步骤的示意性剖视图。参考图10a、图10b及图10c，刻蚀相应存储单元200中的第一介电柱231，以形成沿第一介电柱231在垂直方向上延伸的垂直沟槽240。如图10a中所示，第二介电柱232的侧壁与沟道壁结构220的侧壁两者均在垂直沟槽240内被部分地暴露出。在一些实施例中，可通过不同介电材料形成具有不同刻蚀速率的第一介电柱231与第二介电柱232。在当前的实施例中，由于由不同介电材料形成的第一介电柱231与第二介电柱232的不同刻蚀速率，因此如图10a中所示，可选择性地刻蚀第一介电柱231以形成沿第二介电柱232延伸的垂直沟槽240。
75.图11a是示出根据本公开一些实施例的存储器装置10的制造步骤的示意性三维(3d)图。图11b是示出根据本公开一些实施例的存储器装置的制造步骤的示意性俯视图。图11c是沿图11b中所示的a
‑
a’线示出根据本公开一些实施例的存储器装置的制造步骤的示意性剖视图。参考图11a、图11b及图11c，如所示，分别利用例如ti、tin、tan、w、tan、cu、多晶硅或前述材料的组合等导电材料填充如图10a中所示位于第二介电柱232的两个相对的侧边且与其一起延伸的垂直沟槽240，以形成位线电极250及源极线电极260。如图11b及图11c中所示，在当前的制造步骤中，其中分别具有晶体管结构的存储单元200分别嵌置在闸极电极层130中并被闸极电极层130环绕。如图11a及图11c中所示，每两个相邻存储单元200通过设置在其间的绝缘层120电性隔离。
76.图12a是示出根据本公开一些实施例的存储器装置的示意性俯视图。图12b是沿图12a中的a
‑
a’线示出根据本公开一些实施例的存储器装置的示意性剖视图。如图12a及图12b中所示，在绝缘层120与闸极电极层130的堆叠上方沉积由例如氧化硅层形成的封装层172。随后，在封装层172中形成具有多个金属迹线176的导电材料层，且所述导电材料层自封装层172的上表面部分地暴露出。分别在金属迹线176与位线电极250之间及金属迹线176与源极线电极260之间形成导电连接件174。再次参考图12a，存储阵列的存储单元200分别排列于绝缘层120与闸极电极层130的堆叠中。在一些实施例中，金属迹线176由例如铜迹
线、铝迹线或其组合形成。在完成以上步骤之后，存储器装置10的制造工艺完成。
77.图13是示出根据本公开一些实施例的存储阵列的示意性俯视图。在一些实施例中，存储器装置10的存储阵列可具有多个隔离沟槽145，所述多个隔离沟槽145是相对于绝缘层120与闸极电极层130的堆叠的侧边沿倾斜方向排列的绝缘部分。如示出，存储阵列的相邻且相互面对的存储单元200分别沿各个隔离沟槽145设置。
78.图14a是示出根据本公开一些实施例的存储阵列的示意性俯视图。图14b是示出根据本公开一些实施例的存储阵列的示意性俯视图。如图14a中所示，在一些实施例中，存储单元300可具有垂直延伸的半椭圆形状。另外，如图14b中所示，在一些实施例中，存储单元400可具有横向延伸的半椭圆形状。存储单元300及400的形状不限于此，在未示出的一些其他实施例中，存储单元300及400的形状可为其他适合的形状，例如矩形形状。
79.重新参考图1a到图1c，存储器装置10的存储单元200相对于传统垂直的圆柱形结构(即，闸极全环绕(gaa)结构)优势在于增进可被存储的位(bit)的数目。如图1a到图1c中所示，在存储单元200的情形中，每个存储单元200可存储1个位。即，在沿隔离沟槽140设置的每一个存储单元200中可存储1个位。如此一来，在本实施例中，通过增加设置在存储器装置10的单位面积中的存储单元200的数目，具有半圆柱形状的存储单元200可实现具有高单元密度的存储器装置10。即，存储器装置10可相对具有传统gaa结构的存储器装置而言具有至少两倍的存储密度。因此，在本发明实施例中，可在存储器装置10的单位空间中存储更多的位，且存储单元的大小可明显的减小以扩大存储器装置10中的存储密度，且在存储器装置10中仍然可很好地保持gaa结构的优点，例如提高编程及擦除操作(erase operation)的效率。
80.根据一些实施例，一种存储器装置包括多个晶体管结构及存储器弧形壁结构。存储器弧形壁结构分别嵌置在晶体管结构中。晶体管结构中的每一者包括介电柱、源极电极及漏极电极、闸极电极层、及沟道壁结构。源极电极及漏极电极位于介电柱的相对的侧上。闸极电极层围绕介电柱、源极电极及漏极电极。沟道壁结构从源极电极延伸到漏极电极且环绕介电柱。沟道壁结构设置在闸极电极层与源极电极之间、闸极电极层与漏极电极之间以及闸极电极层与介电柱之间。存储器弧形壁结构在沟道壁结构上遍及所述沟道壁结构延伸，且夹置在闸极电极层与沟道壁结构之间。介电柱具有半圆柱形状，且介电柱的侧表面、源极电极的侧表面及漏极电极的侧表面分别从闸极电极层的侧边缘暴露出。
81.根据一些实施例，介电柱还包括第一介电柱及第二介电柱，其中第二介电柱夹置在漏极电极与源极电极之间，且沿沟道壁结构在垂直方向上延伸的第一介电柱位于沟道壁结构与第二介电柱之间。根据一些实施例，第一介电柱的材料不同于第二介电柱的材料。根据一些实施例，第二介电柱的形状包括半圆柱形状或半椭圆形状。根据一些实施例，闸极电极层包含选自以下群组的金属材料：所述群组包括ti、cu、au、al、w、ni、co、ta、mo、pd、pt、ag、tan、tin、tac或其组合。根据一些实施例，存储器装置还包括分别在相对地设置的多个晶体管结构之间延伸的绝缘部分。根据一些实施例，绝缘层包含氧化硅、氮化硅或其组合。根据一些实施例，存储器弧形壁结构包括氧化物
‑
氮化物
‑
氧化物层或铁电材料层。
82.根据一些实施例，一种存储结构包括绝缘层与闸极电极层的堆叠、第一介电柱、源极电极及漏极电极、第二介电柱、存储器弧形壁结构、及沟道壁结构。绝缘层与闸极电极层交替地堆叠。第一介电柱贯穿所述堆叠。源极电极与漏极电极设置在第一介电柱的相对的
侧上。第二介电柱贯穿所述堆叠。第二介电柱设置在第一介电柱旁边以及源极电极与漏极电极之间。存储器弧形壁结构围绕第二介电柱设置且从源极电极延伸到漏极电极。沟道壁结构贯穿堆叠。沟道壁结构被存储器弧形壁结构环绕且设置在存储器弧形壁结构与源极电极及漏极电极之间。沟道壁结构连接源极电极与漏极电极。存储器弧形壁结构夹置在闸极电极层与沟道壁结构之间。第二介电柱具有半圆柱形状，且第二介电柱的侧表面、源极电极的侧表面及漏极电极的侧表面分别从堆叠的侧边暴露出。
83.根据一些实施例，第一介电柱设置在沟道壁结构上且与沟道壁结构一起在垂直方向上延伸，源极电极、所述漏极电极及所述第一介电柱在外围环绕所述第二介电柱。根据一些实施例，存储结构还包括存储单元及多个绝缘部分，存储单元位于闸极电极层与存储器弧形壁结构的交叠区中。多个绝缘部分在存储单元之间延伸，其中存储单元沿绝缘部分相对地且对称地设置。根据一些实施例，绝缘部分分别相对于绝缘层与闸极电极层的堆叠的侧边缘沿倾斜方向延伸。根据一些实施例，绝缘部分分别沿绝缘层与闸极电极层的堆叠的侧边平行地延伸。
84.根据一些实施例，一种存储器的制造方法包括形成基板及形成多个绝缘层、多个闸极电极层、多个垂直沟槽、存储器弧形壁结构、沟道壁结构、介电柱、位线电极、及源极线电极。绝缘层与闸极电极层交替地形成且堆叠在基板上方。垂直沟槽在垂直方向上贯穿绝缘层及闸极电极层。存储器弧形壁结构在垂直方向上遍及绝缘层及闸极电极层延伸到所述基板。此外，沟道壁结构形成在存储器弧形壁结构上，且在垂直方向上贯穿绝缘层及闸极电极层延伸到所述基板。介电柱沿沟道壁结构在垂直方向上延伸。位线电极及源极线电极沿沟道壁结构在垂直方向上延伸且在外围被介电柱环绕。沟道壁结构沿垂直沟槽中的每一者在垂直方向上延伸。位线电极及源极线电极分别与沟道壁结构连接。
85.根据一些实施例，形成介电柱的步骤包括：在沟道壁结构上形成第一介电柱及第二介电柱。第一介电柱沿多个垂直沟槽中的每一者在垂直方向上延伸，且第二介电柱设置在位线电极与源极线电极之间。第一介电柱、位线电极及源极线电极在外围环绕第二介电柱。根据一些实施例，第一介电柱是由包括氧化铪、氧化铝或其组合的氧化物材料形成。根据一些实施例，第二介电柱是由包括氧化硅、碳化硅、氮氧化硅或其组合的材料形成。根据一些实施例，形成多个闸极电极层的步骤还包括：形成与多个绝缘层交替的多个氮化硅系材料层。对氮化硅系材料层进行刻蚀，以形成夹置在多个绝缘层之间的多个刻蚀间隙。向刻蚀间隙中填充导电材料，以形成多个闸极电极层。根据一些实施例，制造方法还包括在多个绝缘层及多个闸极电极层上方形成导电层。导电层电连接到源极线电极及位线电极。根据一些实施例，制造方法还包括对多个绝缘层及多个闸极电极层进行刻蚀，以在相对地设置的存储器弧形壁结构之间形成多个隔离沟槽。
86.以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，他们可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，此种等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下对本文作出各种改变、代替及变更。
87.[符号的说明]
[0088]
10：存储器装置/堆叠
[0089]
110：基板
[0090]
111、121：上表面
[0091]
120：绝缘层
[0092]
130：闸极电极层
[0093]
131：牺牲材料层
[0094]
132：刻蚀间隙
[0095]
135：闸极电极层
[0096]
140、145：隔离沟槽
[0097]
150：垂直孔
[0098]
172：封装层
[0099]
174：导电连接件
[0100]
176：金属迹线
[0101]
200：存储单元/晶体管结构
[0102]
210：存储器弧形壁结构
[0103]
220：沟道壁结构
[0104]
231：第一介电柱
[0105]
232：第二介电柱
[0106]
240：垂直沟槽
[0107]
250：位线电极
[0108]
260：源极线电极
[0109]
300、400：存储单元
[0110]
aa’、a
‑
a’：线
[0111]
se：源极电极
[0112]
dn：漏极电极