半导体结构及其制备方法与流程

1.本技术涉及半导体技术领域，尤其涉及一种半导体结构及其制备方法。


背景技术：

2.浅沟槽隔离结构(shallow trench isolation，简称sti)被广泛应用于半导体结构中，用于实现相邻有源区之间的隔离。
3.相关技术中，通常是先在基底内形成沟槽，然后利用沉积工艺在沟槽内填充满隔离介质，以形成浅沟槽隔离结构。
4.但是，后续在基底上制备其他器件时，与有源区接触区域的隔离介质会发生缺失，致使有源区与半导体结构之间形成缝隙，该缝隙易增加相邻有源区之间发生漏电的风险，降低了半导体结构的性能。


技术实现要素：

5.鉴于上述问题，本技术实施例提供一种半导体结构及其制备方法，用于避免相邻的有源区之间产生漏电流，提高半导体结构的性能。
6.为了实现上述目的，本技术实施例提供如下技术方案：
7.本技术实施例的第一方面提供一种半导体结构的制备方法，其包括如下步骤：
8.提供基底，所述基底内具有沟槽，且所述基底中除去沟槽的区域构成间隔设置的多个有源区；
9.在所述沟槽的内壁上形成依次层叠设置的第一隔离层和第二隔离层，所述第一隔离层的顶面低于所述第二隔离层的顶面，以使所述第二隔离层与所述有源区之间形成凹槽，所述第二隔离层在所述沟槽内围成中间沟槽；
10.在所述凹槽内形成阻挡层，所述阻挡层的刻蚀速率小于所述第一隔离层的刻蚀速率；
11.在所述中间沟槽内形成第三隔离层，所述第三隔离层填充满所述中间沟槽，所述第一隔离层、所述第二隔离层、所述第三隔离层以及所述阻挡层构成隔离结构。
12.如上所述的半导体结构的制备方法，其中，所述阻挡层还具有延伸部，所述延伸部位于所述第二隔离层与所述第三隔离层之间。
13.如上所述的半导体结构的制备方法，其中，所述阻挡层的材质包括碳氮化硅、碳氧化硅和硼氮化硅中至少一种。
14.如上所述的半导体结构的制备方法，其中，所述凹槽的深度为60nm～80nm。
15.如上所述的半导体结构的制备方法，其中，在所述沟槽的内壁上形成依次层叠设置的第一隔离层和第二隔离层的步骤，包括：
16.在所述沟槽的内壁上形成第一初始隔离层，所述第一初始隔离层覆盖在所述基底的顶面上；
17.在所述第一初始隔离层上形成第二初始隔离层；
18.去除位于所述基底的顶面上的所述第一初始隔离层和位于所述沟槽侧壁上的部分所述第一初始隔离层，以及去除位于所述基底的顶面上的所述第二初始隔离层，被保留下来的所述第一初始隔离层构成第一隔离层，被保留下来的所述第二初始隔离层构成所述第二隔离层。
19.如上所述的半导体结构的制备方法，其中，去除位于所述基底的顶面上的所述第一初始隔离层和位于所述沟槽侧壁上的部分所述第一初始隔离层，以及去除位于所述基底的顶面上的所述第二初始隔离层的步骤，还包括：
20.去除部分厚度的所述有源区，被保留下来的所述有源区与所述阻挡层之间形成填充区。
21.如上所述的半导体结构的制备方法，其中，在所述凹槽内形成阻挡层的步骤，包括：
22.在所述凹槽内形成初始阻挡层，所述初始阻挡层延伸至所述凹槽外，并覆盖在所述有源区的顶面和所述第二隔离层的内壁上；
23.去除位于所述有源区的顶面上的所述初始阻挡层，保留在所述凹槽内的所述初始阻挡层构成阻挡层，保留在所述第二隔离层的内壁上的所述初始阻挡层构成延伸部。
24.如上所述的半导体结构的制备方法，其中，在所述中间沟槽内形成第三隔离层的步骤，包括：
25.在所述中间沟槽内形成第三初始隔离层，所述第三初始隔离层延伸至所述中间沟槽外，并覆盖在所述第二隔离层和所述阻挡层的顶面以及所述填充区内；
26.平坦化所述第三初始隔离层，使得位于所述中间沟槽内的所述第三初始隔离层构成第三隔离层，位于所述填充区内的所述第三初始隔离层构成栅氧化层，所述栅氧化层的顶面与所述阻挡层的顶面平齐。
27.如上所述的半导体结构的制备方法，其中，平坦化所述第三初始隔离层的步骤之后，所述制备方法还包括：
28.在所述栅氧化层上形成依次层叠设置的栅极结构和绝缘层。
29.本技术实施例的第二方面提供一种半导体结构，其包括：基底，所述基底内具有沟槽，且所述基底中除去沟槽的区域构成间隔设置的多个有源区；
30.第一隔离层，所述第一隔离层设置在所述沟槽的内壁上；
31.第二隔离层，所述第二隔离层设置在所述第一隔离层上，且所述第二隔离层的顶面高于所述第一隔离层的顶面，以使所述第二隔离层与所述基底围成凹槽；
32.阻挡层，所述阻挡层设置在所述凹槽内，且所述阻挡层的刻蚀速率小于第一隔离层的刻蚀速率；
33.第三隔离层，所述第三隔离层设置在所述第二隔离层的内壁上，且所述第三隔离层填充满所述第二隔离层所围成的区域。
34.如上所述的半导体结构，其中，所述阻挡层的材质包括碳氮化硅、碳氧化硅和硼氮化硅中至少一种。
35.如上所述的半导体结构，其中所述阻挡层包括延伸部，所述延伸部位于所述第二隔离层与所述第三隔离层的之间。
36.如上所述的半导体结构，其中所述阻挡层的顶面高于所述有源区的顶面；所述阻
挡层与所述有源区围成的区域设置有栅氧化层。
37.如上所述的半导体结构，其中还包括栅极结构和绝缘层，所述栅极结构包括依次层叠设置的第一导电层和第二导电层，所述第一导电层设置在所述栅氧化层上，所述绝缘层设置在所述第二导电层。
38.如上所述的半导体结构，其中所述第一隔离层材质和所述第三隔离层的材质均包括氧化硅，所述第二隔离层的材质包括氮化硅。
39.本技术实施例所提供的半导体结构及其制备方法中，通过使第二隔离层与有源区之间形成凹槽，并在凹槽内形成阻挡层，利用阻挡层的刻蚀速率小于第一隔离层的刻蚀速率，在后续刻蚀去除位于基底上的其他膜层时，不会对阻挡层造成过刻蚀，进而不会造成隔离结构的缺失，这样可以避免相邻的有源区之间产生漏电流，提高半导体结构的性能。
40.除了上面所描述的本技术实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本技术实施例提供的半导体结构及其制备方法所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作出进一步详细的说明。
附图说明
41.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
42.图1为相关技术中基底的结构示意图；
43.图2为相关技术中形成介质层的结构示意图；
44.图3为相关技术中去除介质层的结构示意图；
45.图4为本技术实施例提供的半导体结构的制备方法的工艺流程图；
46.图5为本技术实施例提供的半导体结构的制备方法中形成沟槽的结构示意图；
47.图6为本技术实施例提供的半导体结构的制备方法中形成第一初始隔离层的结构示意图；
48.图7为本技术实施例提供的半导体结构的制备方法中形成第二初始隔离层的结构示意图；
49.图8为本技术是实施例提供的半导体结构的制备方法中形成第一隔离层和第二隔离层的过程图；
50.图9为本技术实施例提供的半导体结构的制备方法中形成第一隔离层和第二隔离层的结构示意图；
51.图10为本技术实施例提供的半导体结构的制备方法中形成初始阻挡层的结构示意图；
52.图11为本技术实施例提供的半导体结构的制备方法中形成阻挡层和延伸部的结构示意图；
53.图12为本技术实施例提供的半导体结构的制备方法中形成第三初始隔离层的结构示意图；
54.图13为本技术实施例提供的半导体结构的制备方法中形成第三隔离层和栅氧化层的结构示意图；
55.图14为本技术实施例提供的半导体结构的制备方法中形成介质层的结构示意图；
56.图15为本技术实施例提供的半导体结构的制备方法中形成栅极结构和绝缘层的结构示意图。
57.附图标记：
58.10：基底；11：有源区；12：浅沟槽隔离结构；13：沟槽；20：隔离结构；21：第一隔离层；211：第一初始隔离层；22：第二隔离层；221：第二初始隔离层；23：阻挡层；231：延伸部；232：初始阻挡层；24：第三隔离层；241：第三初始隔离层；30：中间沟槽；40：凹槽；50：填充区；60：栅氧化层；70：介质层；80：栅极结构；81：第一导电层；82：第二导电层；90：绝缘层。
具体实施方式
59.正如背景技术描述，相关技术中的半导体结构的相邻有源区之间会产生电流的泄漏，出现这种问题的原因在于，相邻的有源区之间的浅沟槽隔离结构容易发生缺失，施加某一有源区的电压有可能施加到相邻的有源区内，造成相邻的有源区之间产生漏电流。
60.经发明人研究发现，相邻的有源区之间的浅沟槽隔离结构容易发生缺失的原因在于：半导体结构通常包括阵列区以及与阵列区连接的外围电路区，如图1至图3所示，阵列区和外围电路区均包括基底10以及设置在基底10内的浅沟槽隔离结构12，当在阵列区上形成位线以及设置在位线两侧的隔离侧墙时，隔离侧墙的膜层也会形成在外围电路区上，以在外围电路区的基底10上的介质层70，当在外围电路区上形成控制电路时，就需要去除位于外围电路区的基底10上的介质层70，但是在去除介质层70的过程容易过刻蚀外围电路区内的浅沟槽隔离结构12，使得浅沟槽隔离结构12发生缺失，相邻的有源区11之间容易产生漏电流。
61.针对上述的技术问题，在本技术实施例中，通过使第二隔离层与有源区之间形成凹槽，并在凹槽内形成阻挡层，利用阻挡层的刻蚀速率小于第一隔离层的刻蚀速率，在后续刻蚀去除位于基底上的其他膜层时，不会对阻挡层造成过刻蚀，进而不会造成隔离结构的缺失，这样可以避免相邻的有源区之间产生漏电流，提高半导体结构的性能。
62.为了使本技术实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本技术保护的范围。
63.图4为本技术实施例提供的半导体结构的制备方法的流程图，图4-图15为半导体结构的制备方法的各个阶段的示意图，下面结合图4-图15对半导体结构的制备方法进行详细的介绍。
64.本实施例对半导体结构不作限制，下面将以半导体结构为动态随机存储器(dram)为例进行介绍，但本实施例并不以此为限，本实施例中的半导体结构还可以为其他的结构。
65.如图4所示，本技术实施例提供的半导体结构的制备方法，包括如下的步骤：
66.步骤s100：提供基底，基底内具有沟槽，且基底中除去沟槽的区域构成间隔设置的
多个有源区。
67.示例性地，如图5所示，基底10作为动态随机存储器的支撑部件，用于支撑设在其上的其他部件，其中，基底10可以由半导体材料制成，半导体材料可以为硅、锗、硅锗化合物以及硅碳化合物中的一种或者多种。
68.基底10内具有沟槽13，沟槽13用于将基底10分隔成多个相互独立设置的有源区11，多个有源区11可以呈阵列排布在基底10内。
69.有源区11可以用于形成半导体器件，比如，形成在阵列区内的有源区11用于形成晶体管或者电容器等半导体器件，又比如，形成在外围电路区的有源区11用于形成控制电路，比如逻辑晶体管。
70.需要说明的是，图5中仅示出了外围电路区内的有源区，未示出阵列区内的有源区11。
71.步骤s200：在沟槽的内壁上形成依次层叠设置的第一隔离层和第二隔离层，第一隔离层的顶面低于第二隔离层的顶面，以使第二隔离层与有源区之间形成凹槽，第二隔离层在沟槽内围成中间沟槽。
72.示例性地，如图6所示，可以利用原子层沉积工艺在沟槽13的内壁上形成第一初始隔离层211，第一初始隔离层211覆盖在基底10的顶面上。
73.如图7所示，待形成第一初始隔离层211之后，可以继续采用原子层沉积工艺在第一初始隔离层211上形成第二初始隔离层221。
74.之后，去除位于基底10的顶面上的第一初始隔离层211和位于沟槽侧壁上的部分第一初始隔离层211，以及去除位于基底的顶面上的第二初始隔离层221，被保留下来的第一初始隔离层211构成第一隔离层21，被保留下来的第二初始隔离层221构成第二隔离层22，且第二隔离层22在沟槽13内围成中间沟槽30。
75.具体，如图8所示，可以利用刻蚀气体或者刻蚀液先去除位于基底10的顶面的第二初始隔离层221，暴露出位于基底10上的第一初始隔离层211，被保留下来的第二初始隔离层221构成第二隔离层22。
76.待形成第二隔离层22之后，如图9所示，继续利用刻蚀气体或者刻蚀液去除位于基底10的顶面上的第一初始隔离层211和位于沟槽侧壁上的部分第一初始隔离层211，以使得第二隔离层22与基底10之间形成凹槽40。
77.若是凹槽的深度小于60nm，后续形成在凹槽内的阻挡层的厚度过小，难以阻挡第一隔离层被过刻蚀，若是凹槽的深度大于80nm，致使凹槽的深度过大，在形成凹槽的过程以对第二隔离层进行刻蚀，影响半导体结构的性能，因此，本实施例将凹槽的深度设置在60nm～80nm，既能防止第一隔离层被过刻蚀，也能保证半导体结构的性能。
78.在本实施例中第一隔离层的材质包括氧化硅，第二隔离层的材质包括氮化硅。
79.步骤s300：在凹槽内形成阻挡层，阻挡层的刻蚀速率小于第一隔离层的刻蚀速率。
80.示例性地，如图10所示，在凹槽40内形成初始阻挡层232，初始阻挡层232延伸至凹槽40外，并覆盖在有源区11的顶面和第二隔离层22的内壁上。
81.如图11所示，去除位于有源区11的顶面上的初始阻挡层232，保留在凹槽40内的初始阻挡层232构成阻挡层23，保留在第二隔离层22的内壁上的初始阻挡层232构成延伸部231，也就是说，延伸部231位于第二隔离层22和第三隔离层之间。
82.本实施例利用阻挡层23的刻蚀速率小于第一隔离层21的刻蚀速率，即，在相同的刻蚀条件下，不会对阻挡层23形成刻蚀，进而防止对第一隔离层造成刻蚀。
83.此外，本实施例还通过延伸部231的设置，可以减少第三隔离层24的厚度，利用刻蚀速率较小的延伸部231替换部分第三隔离层24，可以最大限度地降低后续在去除位于基底上的其他膜层时对隔离结构20的损坏，避免相邻的有源区之间发生漏电流，提高半导体结构的性能。
84.需要说明的是，本实施例中的延伸部还可以仅设置在中间沟槽的侧壁上，或者是仅设置在中间沟槽的底壁上，或者是延伸部同时设置在中间沟槽的侧壁和底壁上。
85.其中，阻挡层23的材质包括碳氮化硅、碳氧化硅和硼氮化硅中至少一种，也就是说，阻挡层23的材质可以为上述三种材质的一种或者是多种。
86.步骤s400：在中间沟槽内形成第三隔离层，第三隔离层填充满中间沟槽，第一隔离层、第二隔离层、第三隔离层以及阻挡层构成隔离结构。
87.示例性地，如图13所示，可以利用物理气相沉积工艺或者化学气相沉积工艺在中间沟槽30内形成第三隔离层24，第三隔离层24填充满中间沟槽30，第一隔离层21、第二隔离层22、第三隔离层24以及阻挡层23构成隔离结构20。
88.在一些实施例中，继续参考图9和图11，在去除位于基底10的顶面上的第一初始隔离层211和位于沟槽13侧壁上的部分第一初始隔离层211，以及去除位于基底10的顶面上的第二初始隔离层221时，还会去除部分厚度的有源区11，被保留下来的有源区11与阻挡层23之间形成填充区50。
89.在形成第三隔离层时，第三隔离层也会形成在填充区50，示例性地，如图12所示，在中间沟槽30内形成第三初始隔离层241，第三初始隔离层241延伸至中间沟槽30外，并覆盖在第二隔离层22、阻挡层23和填充区50内。
90.如图13所示，利用化学机械研磨工艺平坦化处理第三初始隔离层，使得位于中间沟槽30内的第三初始隔离层241构成第三隔离层24，位于填充区50内的第三初始隔离层241构成栅氧化层60，栅氧化层60的顶面与阻挡层23的顶面平齐。
91.本实施例通过将形成在填充区内第三隔离层作为栅氧化层，可以避免后续重新在有源区上形成栅氧化层，起到简化半导体结构的制备工艺的效果。
92.当在阵列区上形成位线以及设置在位线两侧的隔离侧墙时，隔离侧墙的膜层也会形成在外围电路区上，以在外围电路区的基底10上的介质层70，其结构如图14所示，当在外围电路区上形成控制电路时，就需要去除位于外围电路区的基底10上的介质层70，本实施例利用刻蚀气体去除介质层70，由于本实施例中隔离结构中包括刻蚀速率较低的阻挡层23，因此，在去除介质层70时，不会过刻蚀阻挡层23，进而不会过刻蚀隔离结构20，避免相邻的有源区11之间产生漏电流的现象，提高半导体结构的性能。
93.在一些实施例中，如图15所示，平坦化第三初始隔离层241的步骤之后，半导体结构的制备方法还包括：在栅氧化层60上形成依次层叠设置的栅极结构80和绝缘层90，栅氧化层60、栅极结构80以及绝缘层90构成晶体管。
94.继续参考图15，本技术实施例还提供了一种半导体结构，包括：基底10、第一隔离层21、第二隔离层22、阻挡层23以及第三隔离层24。
95.基底10内具有沟槽，且基底10中除去沟槽的区域构成间隔设置的多个有源区，第
一隔离层21设置在沟槽的内壁上，第二隔离层22设置在第一隔离层21上，且第二隔离层22的顶面高于第一隔离层21的顶面，以使第二隔离层22与基底10围成凹槽.
96.阻挡层23设置在凹槽内，且阻挡层23的刻蚀速率小于第一隔离层21的刻蚀速率。
97.第三隔离层24设置在第二隔离层22的内壁上，且第三隔离层24填充满第二隔离层22所围成的区域。
98.也就是说，隔离结构20包括第一隔离层21、第二隔离层22、阻挡层23以及第三隔离层24，第一隔离层21、第二隔离层22以及第三隔离层23依次层叠设置，且第一隔离层21的顶面低于基底10的顶面，以第二隔离层22与基底10之间围成凹槽，阻挡层23设置在凹槽内，并填充满凹槽，其中阻挡层23的刻蚀速率小于第一隔离层21的刻蚀速率。
99.其中，阻挡层23的材质包括碳氮化硅、碳氧化硅和硼氮化硅中至少一种，也就是说，阻挡层23的材质可以为上述三种材质的一种或者是多种。
100.第一隔离层21材质和第三隔离层24的材质均可以包括氧化硅，第二隔离层22的材质可以包括氮化硅。
101.本实施例通过阻挡层23的刻蚀速率小于第一隔离层21的刻蚀速率，这样在形成隔离结构时，不会对阻挡层造成损伤，进而不会对隔离结构造成损伤，避免相邻的有源区之间产生漏电流，提高了半导体结构的性能。
102.在一些实施例中，阻挡层23还包括延伸部231，延伸部231位于第二隔离层22与第三隔离层24之间。
103.本实施例还通过延伸部231的设置，可以减少第三隔离层24的厚度，利用刻蚀速率较小的延伸部231替换部分第三隔离层24，可以最大限度地降低后续在去除位于基底上的其他膜层时对隔离结构20的损坏，避免相邻的有源区之间发生漏电流，提高半导体结构的性能。
104.在一些实施例中，阻挡层23的顶面高于有源区11的顶面，阻挡层23与有源区11围成的区域设置有栅氧化层60。
105.本实施例通过在形成第三隔离层的同时也形成栅氧化层，可以避免后续重新在有源区上形成栅氧化层，起到简化半导体结构的制备工艺的效果。
106.栅氧化层60还设置有栅极结构80和绝缘层90，其中，栅极结构80可以包括依次层叠设置的第一导电层81和第二导电层82，第一导电层81设置在栅氧化层60上，绝缘层90设置在第二导电层82，栅氧化层60、栅极结构80以及绝缘层90构成晶体管，该晶体管用于对位于阵列区内的半导体器件进行控制。
107.其中，第一导电层81的材质可以包括多晶硅，第二导电层82的材质可以包括钨，绝缘层90的材质可以包括氮化硅。
108.本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
109.在本说明书的描述中，参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本技术的至少一个实施方式或示例中。
110.在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以
合适的方式结合。
111.最后应说明的是：以上各实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述各实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的范围。