半导体结构及其制备方法与流程

技术特征：
1.一种半导体结构的制备方法，其特征在于，包括如下步骤：提供基底，所述基底内具有沟槽，且所述基底中除去沟槽的区域构成间隔设置的多个有源区；在所述沟槽的内壁上形成依次层叠设置的第一隔离层和第二隔离层，所述第一隔离层的顶面低于所述第二隔离层的顶面，以使所述第二隔离层与所述有源区之间形成凹槽，所述第二隔离层在所述沟槽内围成中间沟槽；在所述凹槽内形成阻挡层，所述阻挡层的刻蚀速率小于所述第一隔离层的刻蚀速率；在所述中间沟槽内形成第三隔离层，所述第三隔离层填充满所述中间沟槽，所述第一隔离层、所述第二隔离层、所述第三隔离层以及所述阻挡层构成隔离结构。2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述阻挡层还具有延伸部，所述延伸部位于所述第二隔离层与所述第三隔离层之间。3.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述阻挡层的材质包括碳氮化硅、碳氧化硅和硼氮化硅中至少一种。4.根据权利要求1-3任一项所述的半导体结构的制备方法，其特征在于，所述凹槽的深度为60nm～80nm。5.根据权利要求4所述的半导体结构的制备方法，其特征在于，在所述沟槽的内壁上形成依次层叠设置的第一隔离层和第二隔离层的步骤，包括：在所述沟槽的内壁上形成第一初始隔离层，所述第一初始隔离层覆盖在所述基底的顶面上；在所述第一初始隔离层上形成第二初始隔离层；去除位于所述基底的顶面上的所述第一初始隔离层和位于所述沟槽侧壁上的部分所述第一初始隔离层，以及去除位于所述基底的顶面上的所述第二初始隔离层，被保留下来的所述第一初始隔离层构成第一隔离层，被保留下来的所述第二初始隔离层构成所述第二隔离层。6.根据权利要求5所述的半导体结构的制备方法，其特征在于，去除位于所述基底的顶面上的所述第一初始隔离层和位于所述沟槽侧壁上的部分所述第一初始隔离层，以及去除位于所述基底的顶面上的所述第二初始隔离层的步骤，还包括：去除部分厚度的所述有源区，被保留下来的所述有源区与所述阻挡层之间形成填充区。7.根据权利要求6所述的半导体结构的制备方法，其特征在于，在所述凹槽内形成阻挡层的步骤，包括：在所述凹槽内形成初始阻挡层，所述初始阻挡层延伸至所述凹槽外，并覆盖在所述有源区的顶面和所述第二隔离层的内壁上；去除位于所述有源区的顶面上的所述初始阻挡层，保留在所述凹槽内的所述初始阻挡层构成阻挡层，保留在所述第二隔离层的内壁上的所述初始阻挡层构成延伸部。8.根据权利要求7所述的半导体结构的制备方法，其特征在于，在所述中间沟槽内形成第三隔离层的步骤，包括：在所述中间沟槽内形成第三初始隔离层，所述第三初始隔离层延伸至所述中间沟槽外，并覆盖在所述第二隔离层和所述阻挡层的顶面以及所述填充区内；
平坦化所述第三初始隔离层，使得位于所述中间沟槽内的所述第三初始隔离层构成第三隔离层，位于所述填充区内的所述第三初始隔离层构成栅氧化层，所述栅氧化层的顶面与所述阻挡层的顶面平齐。9.根据权利要求8所述的半导体结构的制备方法，其特征在于，平坦化所述第三初始隔离层的步骤之后，所述制备方法还包括：在所述栅氧化层上形成依次层叠设置的栅极结构和绝缘层。10.一种半导体结构，其特征在于，包括：基底，所述基底内具有沟槽，且所述基底中除去沟槽的区域构成间隔设置的多个有源区；第一隔离层，所述第一隔离层设置在所述沟槽的内壁上；第二隔离层，所述第二隔离层设置在所述第一隔离层上，且所述第二隔离层的顶面高于所述第一隔离层的顶面，以使所述第二隔离层与所述基底围成凹槽；阻挡层，所述阻挡层设置在所述凹槽内，且所述阻挡层的刻蚀速率小于第一隔离层的刻蚀速率；第三隔离层，所述第三隔离层设置在所述第二隔离层的内壁上，且所述第三隔离层填充满所述第二隔离层所围成的区域。11.根据权利要求10所述的半导体结构，其特征在于，所述阻挡层的材质包括碳氮化硅、碳氧化硅和硼氮化硅中至少一种。12.根据权利要求10所述的半导体结构，其特征在于，所述阻挡层包括延伸部，所述延伸部位于所述第二隔离层与所述第三隔离层的之间。13.根据权利要求12所述的半导体结构，其特征在于，所述阻挡层的顶面高于所述有源区的顶面；所述阻挡层与所述有源区围成的区域设置有栅氧化层。14.根据权利要求13所述的半导体结构，其特征在于，还包括栅极结构和绝缘层，所述栅极结构包括依次层叠设置的第一导电层和第二导电层，所述第一导电层设置在所述栅氧化层上，所述绝缘层设置在所述第二导电层。15.根据权利要求10-14任一项所述的半导体结构，其特征在于，所述第一隔离层材质和所述第三隔离层的材质均包括氧化硅，所述第二隔离层的材质包括氮化硅。

技术总结
本申请提供一种半导体结构及其制备方法，涉及半导体技术领域，该半导体结构的制备方法包括提供具有沟槽的基底，基底中除去沟槽的区域构成间隔设置的多个有源区；在沟槽的内壁上形成依次层叠设置的第一隔离层和第二隔离层，第一隔离层的顶面低于第二隔离层的顶面，以使第二隔离层与有源区之间形成凹槽；在凹槽内形成阻挡层。本申请通过使第二隔离层与有源区之间形成凹槽，并在凹槽内形成阻挡层，利用阻挡层的刻蚀速率小于第一隔离层的刻蚀速率，在后续刻蚀去除位于基底上的其他膜层时，不会对阻挡层造成过刻蚀，进而不会造成隔离结构的缺失，这样可以避免相邻的有源区之间产生漏电流，提高半导体结构的性能。提高半导体结构的性能。提高半导体结构的性能。


技术研发人员：张雁红 杨鹏
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2021.07.22
技术公布日：2023/2/3