一种提高trench肖特基抗沾污能力的方法
技术领域
1.本发明涉及一种提高trench肖特基抗沾污能力的方法。
背景技术：
2.trench肖特基产品广泛应用于光伏、电源等领域。其制造流程可以概括有硅槽刻蚀，栅氧生长，多晶填充，多晶回刻，ild淀积，接触孔刻蚀，势垒溅射，正面金属淀积及腐蚀等步骤。
3.在ild淀积和接触孔刻蚀工步，由于受制程能力限制，经常会引入沾污，沾污会导致氧化层刻蚀不净，残留的氧化层导致势垒金属无法同下面的单晶硅形成完好的肖特基结。同时这种缺陷在普通的直流参数测试中是无法筛除的，只有在可靠性测试中才会体现出期间参数异常。
4.如图1所示，trench肖特基二极管，是由势垒金属和硅的肖特基接触形成势垒，在trench肖特基二极管反向工作时，由势垒承担电压。图中粉色部分代表势垒。
5.但是由于制程能力限制，在接触孔刻蚀工步会引入沾污。由于沾污阻挡势垒金属与硅的接触，使得沾污区域无法形成有效的势垒，如图2所示。
6.如图3所示，由于沾污处边缘势垒存在缺陷，所以在反向工作时，漏电流更容易从此区域流过。
7.由于沾污无法完全避免，要防止沾污对产品可靠性的影响，就只能从测试筛除和减少沾污对产品的两方面解决。在直流参数测试时，产品还是一片晶圆，没有完成封装，测试仪只是通过探针与产品接触，所以无法实现大功率测试条件，也就无法对沾污进行筛除。
技术实现要素：
8.本发明的目的在于解决接触孔层沾污对势垒的影响，提供一种提高trench肖特基抗沾污能力的方法，减小沾污对产品的影响，提高产品的可靠性。
9.为实现上述目的，本发明的技术方案是：一种提高trench肖特基抗沾污能力的方法，包括如下步骤：步骤s1、按照trench肖特基工艺流程生产，当流片的接触孔刻蚀后，芯片表面会有沾污；步骤s2、芯片继续流片，当芯片完成势垒去除后，在芯片表面淀积一层绝缘介质层，将沾污覆盖；步骤s3、淀积完成后，使用干法刻蚀对介质层进行回刻，使用干法刻蚀的终点检测，在刻蚀到硅表面后停止刻蚀，此时由于干法刻蚀特性，会在沾污周围形成绝缘介质spacer；步骤s4、绝缘介质spacer会将沾污边缘不完全的势垒区域覆盖，然后再制作正面金属，由于势垒缺陷区域和正面金属之间被绝缘介质spacer隔离，反向工作时在势垒缺陷区域就不会形成过电流导致器件烧毁，从而提高的trench肖特基二极管的可靠性。
10.相较于现有技术，本发明具有以下有益效果：本发明减小沾污对产品的影响，提高trench肖特基二极管的可靠性。
附图说明
11.图1为trench肖特基产品结构示意图。
12.图2为沾污阻挡势垒金属与硅的接触，使得沾污区域无法形成有效的势垒示意图。
13.图3为trench肖特基在反向工作时，漏电流从势垒缺陷区域流过。
14.图4为本发明方法流程图。
具体实施方式
15.下面结合附图，对本发明的技术方案进行具体说明。
16.本发明一种提高trench肖特基抗沾污能力的方法，包括如下步骤：步骤s1、按照trench肖特基工艺流程生产，当流片的接触孔刻蚀后，芯片表面会有沾污；步骤s2、芯片继续流片，当芯片完成势垒去除后，在芯片表面淀积一层绝缘介质层，将沾污覆盖；步骤s3、淀积完成后，使用干法刻蚀对介质层进行回刻，使用干法刻蚀的终点检测，在刻蚀到硅表面后停止刻蚀，此时由于干法刻蚀特性，会在沾污周围形成绝缘介质spacer；步骤s4、绝缘介质spacer会将沾污边缘不完全的势垒区域覆盖，然后再制作正面金属，由于势垒缺陷区域和正面金属之间被绝缘介质spacer隔离，反向工作时在势垒缺陷区域就不会形成过电流导致器件烧毁，从而提高的trench肖特基二极管的可靠性。
17.以下为本发明具体实现过程。
18.如图4所示，本发明一种提高trench肖特基抗沾污能力的方法，实施流程如下：按照正常工艺流程生产，当流片的接触孔刻蚀后，芯片表面会有一定量的沾污，如图4（a）所示；芯片继续流片，当芯片完成势垒去除后，在芯片表面淀积一层绝缘介质层，将沾污覆盖，如图4（b）所示；淀积完成后，使用干法刻蚀对介质层进行回刻，使用干法刻蚀的终点检测，在刻蚀到硅表面后停止刻蚀。这时由于干法刻蚀特性，会在沾污周围形成spacer，如图4（c）所示；绝缘介质spacer会将沾污边缘不完全的势垒区域覆盖，然后再按照正常的流程制作正面金属，如图4（d）所示；由于势垒缺陷区域和正面金属之间被绝缘介质spacer隔离，反向工作时在此区域就不会形成过电流导致器件烧毁。从而提高的trench肖特基二极管的可靠性。
19.本发明方法中采用的绝缘介质spacer可以为各种方法制备的二氧化硅、氮化硅等绝缘介质。
20.效果评估：使用同一批芯片，在流片过程中不使用特殊的颗粒管控手段，在势垒去除后一半芯片增加本案设计工艺，一半仍按原流程流片，其中绝缘介质使用二氧化硅。产出后，每种
条件各选取1000只管芯，进行封装可靠性测试，对比可靠性失效比例，参见表1。
21.表1工艺可靠性失效管芯原始工艺3个增加spacer工艺0个由表1可以看出，采用本发明方法，可以大大提高trench肖特基二极管的可靠性。
22.以上是本发明的较佳实施例，凡依本发明技术方案所作的改变，所产生的功能作用未超出本发明技术方案的范围时，均属于本发明的保护范围。
技术特征：
1.一种提高trench肖特基抗沾污能力的方法，其特征在于，包括如下步骤：步骤s1、按照trench肖特基工艺流程生产，当流片的接触孔刻蚀后，芯片表面会有沾污；步骤s2、芯片继续流片，当芯片完成势垒去除后，在芯片表面淀积一层绝缘介质层，将沾污覆盖；步骤s3、淀积完成后，使用干法刻蚀对介质层进行回刻，使用干法刻蚀的终点检测，在刻蚀到硅表面后停止刻蚀，此时由于干法刻蚀特性，会在沾污周围形成绝缘介质spacer；步骤s4、绝缘介质spacer会将沾污边缘不完全的势垒区域覆盖，然后再制作正面金属，由于势垒缺陷区域和正面金属之间被绝缘介质spacer隔离，反向工作时在势垒缺陷区域就不会形成过电流导致器件烧毁，从而提高的trench肖特基二极管的可靠性。
技术总结
本发明涉及一种提高Trench肖特基抗沾污能力的方法。在原有Trench肖特基生产基础上增加一步新的流程，解决接触孔层沾污对势垒的影响，有效提高期间可靠性。有效提高期间可靠性。有效提高期间可靠性。
技术研发人员：曲亮
受保护的技术使用者：厦门吉顺芯微电子有限公司
技术研发日：2021.12.08
技术公布日：2022/4/5
再多了解一些
本文用于企业家、创业者技术爱好者查询，结果仅供参考。