一种基于JESD204B协议的多板卡同步采样装置的制作方法

技术特征：
1.一种基于jesd204b协议的多板卡同步采样装置，其特征在于，包括n块同步控制板和m块中频采样板；所述同步控制板用于向各个中频采样板发送相参时钟和控制信号；所述m块中频采样板硬件结构相同，所述同步控制板通过射频电缆和控制电缆分别与所述m块中频采样板连接，所述射频电缆均为等相射频电缆，使同步控制板到各个中频采样板的相参时钟达到相位同步，所述控制电缆为等长电缆，使同步控制板到各个中频采样板的控制信号达到同步，m，n均为自然数。2.根据权利要求1所述的基于jesd204b协议的多板卡同步采样装置，其特征在于，所述同步控制板包括1片fpga、x片lmk04828芯片和y片hmc7043芯片，y片hmc7043芯片放置在lmk04828芯片周边，lmk04828芯片扇出到hmc7043芯片的时钟线进行等长设计，满足从lmk04828芯片输出的时钟同步到达y片hmc7043芯片；fpga通过spi接口完成对x片lmk04828芯片和y片hmc7043芯片寄存器的并行配置；x片lmk04828芯片和y片hmc7043芯片实现到所有中频采样板的时钟相参；lmk04828芯片接收外部时钟，通过内部锁相环扇出2种时钟到各个hmc7043，一路时钟到fpga；y片hmc7043芯片接收来自lmk04828芯片的时钟后，扇出m个同频率的采样时钟，每路采样时钟通过射频电缆连接到任意一块中频采样板；fpga接收lmk04828芯片输出的一路时钟，在时钟节拍下，输出m路相同频率的sysref同步信号，每路sysref同步信号连接至任意一块中频采样板上，m路sysref同步信号实现所有中频采样板上lmk04828芯片输出的时钟同步，x，y均为自然数。3.根据权利要求2所述的基于jesd204b协议的多板卡同步采样装置，其特征在于，单块中频采样板包括z片lmk04828芯片和i片j通道的adc芯片，用来实现i*j通道的采样功能；m块中频采样板实现总共m*i*j通道的采样功能，z，i，j均为自然数。4.根据权利要求3所述的基于jesd204b协议的多板卡同步采样装置，其特征在于，i片adc芯片放置在lmk04828芯片周边，lmk04828芯片扇出到i片adc芯片的时钟线进行等长设计，满足从lmk04828芯片输出的时钟同步到达i片adc芯片。lmk04828芯片设计为分配功能模式，lmk04828芯片上clkin1引脚接收来自同步控制板的采样时钟，通过时钟分配路径扇出到各个adc芯片；lmk04828芯片上clkin0引脚，接收来自同步控制板的sysref同步信号，扇出到各个adc芯片；所有采样时钟和sysref同步信号，在中频采样板上满足布线等长设计，保证板内采样时钟和sysref同步信号的相对相位关系；i*j个通道的采样数据以jesd204b接口协议，送至中频采样板下的fpga芯片。5.根据权利要求4所述的基于jesd204b协议的多板卡同步采样装置，其特征在于，两种时钟为器件时钟和系统参考时钟，器件时钟作为hmc7043芯片的时钟输入，系统参考时钟用于同步hmc7043芯片输出的采样时钟。6.根据权利要求4所述的基于jesd204b协议的多板卡同步采样装置，其特征在于，器件时钟和系统参考时钟在pcb上满足布线等长设计。7.根据权利要求4所述的基于jesd204b协议的多板卡同步采样装置，其特征在于，sysref同步信号频率f
sysref
满足：其中，f
bitrate
表示高速收发器的线速率，f表示每帧的字节数，k表示帧数，n为任意正整
数，在满足信号传输质量的情况下，n越大越好。8.根据权利要求4所述的基于jesd204b协议的多板卡同步采样装置，其特征在于，m个同频率的采样时钟满足布线等长设计。9.根据权利要求4所述的基于jesd204b协议的多板卡同步采样装置，其特征在于，中频采样板上lmk04828芯片到i片adc芯片上的采样时钟和sysref同步信号要满足布线等长设计。

技术总结
本发明公开了一种基于JESD204B协议的多板卡同步采样装置，主要解决现有基于JESD204B协议的ADC芯片分布在多板卡上所带来的同步采样问题。本装置包括同步控制板和中频采样板，同步控制板完成对所有中频采样板时钟的同步控制，是实现所有中频采集板进行同步采样的关键。所有中频采样板在硬件设计上一致，可实现多通道的采样功能。本发明可满足采样模块的小型化设计，易于通道扩展。同时，装置上电即可实现所有中频采样板的同步采样，同步稳定性好，避免了额外的时钟相位调整步骤。避免了额外的时钟相位调整步骤。避免了额外的时钟相位调整步骤。


技术研发人员：孙磊 张松柏 王国健 张陆唯
受保护的技术使用者：中国船舶集团有限公司第七二三研究所
技术研发日：2022.11.22
技术公布日：2023/3/3