发光元件及其制作方法与流程

1.本发明涉及半导体制造技术领域，特别涉及一种发光元件及其制作方法。


背景技术：

2.发光二极管(light emitting diode，简称led)为半导体发光元件，通常是由如gan、gaas、gap、gaasp等半导体制成，其核心是具有发光特性的pn结，在正向电压下，电子由n区注入p区，空穴由p区注入n区，电子与空穴复合而使得发光二极管发光。led具有发光强度大、效率高、体积小、使用寿命长等优点，广泛应用于各个领域。
3.现有的发光元件一般是通过键合技术将外延层与衬底键合在一起，其中以透明氧化物作为键合层将外延层与衬底键合在一起的键合技术被广泛应用在发光二极管中。然而，通过这种键合方式得到的片源在后续芯片退火制程中会出现爆点异常，即外延层和透明氧化物界面开裂和剥离的现象，进而影响发光二极管的可靠性。因此，如何避免片源在后续芯片制程中出现爆点异常已成为本领域技术人员亟待解决的技术难题之一。


技术实现要素：

4.本发明提供一种发光元件，所述发光元件包括：衬底；
5.外延叠层，具有相对的第一表面和第二表面；
6.透明键合层，位于所述外延叠层的第一表面和所述衬底之间，所述透明键合层包括至少一层由透明氧化物制成的致密层；
7.其中，所述透明键合层上形成有缝隙，所述缝隙自靠近外延叠层一侧的透明键合层表面向背离外延叠层一侧的透明键合层表面延伸，且不抵至背离外延叠层一侧的透明键合层表面。
8.在一些实施例中，所述缝隙距离背离外延叠层一侧的透明键合层表面的高度大于等于0.8μm。
9.在一些实施例中，所述第一表面为粗糙表面，所述粗糙表面为随机粗化表面或规则图形化表面，粗化最大深度介于0.5～1.0μm。
10.在一些实施例中，所述透明键合层包括至少两层由透明氧化物堆叠形成的致密层；其中，与外延叠层直接接触的致密层的密度比不与外延叠层直接接触的致密层的密度高。
11.在一些实施例中，所述透明键合层包括由透明氧化物制成的第一致密层和第二致密层，所述第二致密层形成于第一致密层之上；所述第一致密层与外延叠层接触，所述第二致密层与衬底接触，所述第一致密层的密度比所述第二致密层的密度高。
12.在一些实施例中，所述第一致密层和所述第二致密层的材质相同或不同。
13.在一些实施例中，所述第一致密层和所述第二致密层的厚度比范围为1:100～1:5。
14.在一些实施例中，所述透明键合层的厚度为2～5μm。
15.在一些实施例中，所述透明键合层为绝缘材料或导电材料制成。
16.在一些实施例中，所述透明键合层通过化学沉积工艺或镀膜工艺形成在外延叠层的第一表面上。
17.在一些实施例中，所述透明键合层表面经过抛光处理，抛除量大于等于0.8μm且小于等于1.5μm，其表面粗糙度小于等于10nm。
18.在一些实施例中，所述发光元件还包括绝缘保护层，所述绝缘保护层至少覆盖所述外延叠层的表面及侧壁。
19.在一些实施例中，所述绝缘保护层为透明绝缘层。
20.在一些实施例中，所述发光元件还包括：第一焊接电极和第二焊接电极，均位于所述外延叠层的第二表面上；所述外延叠层包括第一半导体层、有源层和第二半类导体层，所述有源层位于所述第一半导体层和所述第二半导体层之间；所述第一焊接电极电性连接所述第一半导体层；所述第二焊接电极电性连接所述第二半导体层。
21.在一些实施例中，所述发光元件为红光发光元件或者红外光发光元件。
22.本发明还提供一种发光元件的制作方法，包括步骤：
23.提供一生长在生长衬底上的外延叠层，所述外延叠层包括第一半导体层、有源层、第二半导体层；
24.对所述发光元件外延叠层的一表面进行粗化处理，再通过镀膜工艺在外延叠层的粗化表面上沉积透明键合层，以使得透明键合层具有缝隙；所述缝隙不贯穿透明键合层的相对表面；
25.经过抛光工艺，将外延叠层键合转移至衬底上并去除生长衬底，以露出外延层叠层。
26.在一些实施例中，还包括步骤：制作绝缘保护层，使其覆盖于外延叠层的表面及侧壁；制作第一焊接电极、第二焊接电极，并分别与第一类型半导体层和第二类型半导体层电性连接。
27.本发明一实施例提供的一种发光元件，通过在透明键合层上设置缝隙的方式，来降低透明氧化物自身的内应力，有效减少后续芯片退火制程中热失配导致的外延叠层和透明键合层界面间开裂和剥离的现象。
28.本发明的其它特征和有益效果将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
29.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
30.图1是本发明提供的一实施例中发光元件的结构示意图；
31.图2是本发明提供的正装或倒装结构发光元件的结构示意图；
32.图3是本发明提供的垂直结构发光元件的结构示意图；
33.图4～图11是本发明实施例示出的发光元件处于不同制作阶段的结构示意图。
34.附图标记：
35.10-衬底；20-外延叠层；30-透明键合层；31-缝隙；21-第一半导体层；22-有源层；23-第二半导体层；40-绝缘保护层；50-第一焊接电极；60-第二焊接电极；70-生长衬底。
具体实施方式
36.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述；下面所描述的本发明不同实施方式中所设计的技术特征只要彼此之间未构成冲突就可以相互结合。
37.在本发明的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“垂直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或组件必须具有特定的方位、或以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，皆为“至少包含”的意思。
38.请参阅图1，图1是本发明提供的一实施例中发光元件的结构示意图。为达所述优点至少其中一种或其他优点，本发明的一实施例提供一种发光元件，如图中所示，所述发光元件可以包括衬底10、外延叠层20以及透明键合层30。
39.所述衬底10具有足以机械性地支撑外延叠层20的强度，并且能透过从半导体外延叠层20射出的光。具体地，衬底10可以是透明衬底，透明衬底的材料包含无机材料或
ⅲ‑ⅴ
族半导体材料。无机材料包含碳化硅(sic)、锗(ge)、蓝宝石(sapphire)、铝酸锂(lialo2)、氧化锌(zno)、玻璃或石英。
ⅲ‑ⅴ
族半导体材料包含磷化铟(inp)、磷化镓(gap)、氮化镓(gan)、氮化铝(aln)材料。
40.所述外延叠层20，具有相对的第一表面和第二表面。在本实施例中，第一表面和第二表面可以分别对应为外延叠层20的上表面和下表面。其外延叠层20可使用现有的外延方法制造，例如有机金属化学气相沉积法(mocvd)、分子束沉积法(mbe)或者氢化物气相沉积法(hvpe)等。
41.请再参考图1，在本实施例中，所述透明键合层30位于所述外延叠层20的第一表面和所述衬底10之间，其中，透明键合层30通过化学沉积工艺或镀膜工艺形成在外延叠层20的第一表面上。较佳地，所述透明键合层30的厚度为2～5μm。
42.所述透明键合层30包括至少一层由透明氧化物制成的致密层。具体地，所述透明键合层30可以为单层结构也可以为多层结构，多层结构的键合层数目根据实际需求设置。举例来说，透明键合层30可包含靠近外延叠层20的一第一键合层与远离外延叠层20的一第二键合层。在本发明的一实施例中，第一键合层与外延叠层20邻接，而第二键合层则与衬底10邻接。第一键合层与第二键合层是依序形成于外延叠层20之上以构成透明键合层30。例如，第一键合层为可起电流扩展作用的透明导电层，而第二键合层为可起键合衬底10的键合材料层。二者材料均为包含有透明氧化物的相同或不同材料。
43.可选地，所述透明键合层30的材料可为绝缘材料和/或导电材料。绝缘材料包含但
不限于氧化铝(al2o3)、氧化硅(sio
x
)、氧化钛(tio2)、氧化钽(ta2o5)、氮化硅(sin
x
)等。导电材料包含但不限于化铟锡(ito)、氧化铟(ino)、氧化锡(sno)、氧化镉锡(cto)、氧化锑锡(ato)、氧化铝锌(azo)、氧化锌锡(zto)、氧化锌(zno)、氧化铟锌(izo)、氧化镓锌(gzo)等，也可以为上述中的相同材料或者组合材料。当透明键合层30采用导电材料与外延叠层20接触，可起电流扩展层的作用，改善电流扩展的效果，提升电流分布的均匀性。
44.如图1所示，在本实施例中，所述透明键合层30上形成有缝隙31，所述缝隙31自靠近外延叠层20一侧的透明键合层30表面向背离外延叠层20一侧的透明键合层30表面延伸，且不抵至背离外延叠层20一侧的透明键合层30表面。通过上述设置，在确保键合质量的同时，能够有效提高元件的键合良率。且实验表明，具有缝隙31的透明氧化物作为键合层能够有效降低透明氧化物自身的内应力，减少后续芯片退火制程中热失配导致的外延叠层20和透明键合层30界面间开裂和剥离的现象，从而进一步提高发光元件制作的可靠性。
45.在一些实施例中，所述第一表面为粗糙表面，即，靠近衬底10一侧的外延叠层20为粗糙表面，所述粗糙表面为随机粗化表面或规则图形化表面，在此不做限制，其粗化最大深度介于0.5～1.0μm。当光线穿过透明键合层30和第一表面时，能够减少全反射情况的发生。
46.其中，所述缝隙31可以通过透明键合层30蒸镀在粗糙表面而产生，具体地，在不影响键合强度和键合稳定性的前提下，缝隙31的密度可根据实际需求通过调整粗糙表面的粗糙度来选用合适的密度，其形状、高度、大小均可根据实际透明键合层30、粗糙表面的制作过程调整具体参数通过有限次实验来获得更有利于减少其内应力的缝隙31。
47.在本实施例中，透明键合层30形成之后，需要对透明键合层30的表面进行抛光处理，以提高透明键合层30表面的平整度。较佳地，该抛光处理的抛除量设置在大于等于0.8μm且小于等于1.5μm，其表面粗糙度设置为小于等于10nm。
48.进一步地，考虑到经过抛光工艺后的透明键合层30会减薄厚度，将导致缝隙31距离背离外延叠层20一侧的透明键合层30表面的高度减少。为了避免缝隙31在经由抛光工艺后会抵至背离外延叠层20一侧的透明键合层30表面，在形成透明键合层30时，可在要求高度的基础上需要多预留出一定的透明键合层30高度。较佳地，其预留的高度可为：所述缝隙31距离背离外延叠层20一侧的透明键合层30表面的高度大于等于0.8μm。
49.在一些实施例中，所述透明键合层30包括至少两层由透明氧化物堆叠形成的致密层；其中，与外延叠层20直接接触的致密层的密度比不与外延叠层20直接接触的致密层的密度高。如此设置，使得与外延叠层20直接接触的致密层具有更高的粘附性，在不影响键合强度和键合稳定性的同时，能够保证外延叠层20和衬底10键合在一起时有效提高外延叠层20和衬底10之间的粘合力，提高了所形成的发光元件的可靠性。
50.进一步地，所述透明键合层30包括由透明氧化物制成的第一致密层和第二致密层，所述第二致密层形成于第一致密层之上；所述第一致密层与外延叠层20接触，所述第二致密层与衬底10接触，所述第一致密层的密度比所述第二致密层的密度高。其中，第一致密层和第二致密层通过等离子体增强化学气相沉积工艺形成。具体地，采用等离子体增强化学气相沉积工艺形成致密层过程中，还可通过高频功率和低频功率的改变来提高致密层的粘附性。其中，所述第一致密层和所述第二致密层的材质可以是相同或不同。
51.较佳地，所述第一致密层的厚度比第二致密层的厚度小，更佳地，所述第一致密层和所述第二致密层的厚度比范围为1:100～1:5，以进一步保障其粘合力，满足后续工艺需
求。
52.在一些实施例中，参见图2，所述发光元件还包括：均位于所述外延叠层20的第二表面上的第一焊接电极50、第二焊接电极60以及绝缘保护层40。所述绝缘保护层40至少覆盖所述外延叠层20的表面及侧壁。可选地，所述绝缘保护层40为透明绝缘层，具体为al2o3、tio2、sio2、sin等相同材料或者组合材料。
53.所述外延叠层20包括第一半导体层21、有源层22和第二半导体层23，所述有源层22位于所述第一半导体层21和所述第二半导体层23之间。第一半导体层21和第二半导体层23具有不同的导电型态、电性、极性或依掺杂的元素以提供电子或空穴。
54.在本实施例中，第一半导体层21可以为p型半导体层，在电源作用下可以向有源层22提供空穴。在一些实施例中，第一半导体层21包括p型掺杂的alinp层，掺杂可以为mg、c等。在一些实施例中，第一半导体层21包括p型掺杂的氮化物层。p型掺杂的氮化物层可包括一个或多个ii族元素的p型杂质。p型杂质可以包括mg、zn、be中的一种或其组合。第一半导体层21可以是单层结构，也可以是多层结构，该多层结构可以具有不同的组成。
55.有源层22可以为量子阱结构。在一些实施例中，有源层22也可以为多重量子阱结构，其中多重量子阱结构包括以重复的方式交替设置的多个量子阱层和多个量子阻障层，例如可以是algainp/gainp、gan/algan、inalgan/inalgan或ingan/algan的多量子阱结构。此外，有源层22内的阱层的组成以及厚度决定生成的光的波长。为了提高有源层22的发光效率，可通过在有源层22中改变量子阱的深度、成对的量子阱和量子势垒的层数、厚度和/或其它特征来实现。
56.第二半导体层23可以为n型半导体层，在电源作用下可以向有源层22提供电子。其中，第二半导体层23包括n型掺杂的氮化物层，磷化物层或者砷化物层。n型掺杂的氮化物层，磷化物层或者砷化物层可包括一个或多个iv族元素的n型杂质。n型杂质可以包括si、ge、sn中的一种或其组合，但本公开实施例并非以此为限。在一些其他实施例中，第二半导体层23也可以是单层或多层结构。
57.应当说明的是，外延叠层20的设置不限于此，可以是依据实际需求来选择其它对发光元件的性能具有优化作用的功能结构层。
58.具体地，绝缘保护层40上分别设有用于与第一焊接电极50、第二焊接电极60对应的开口，所述第一焊接电极50穿过绝缘保护层40上对应的开口与所述第一半导体层21电性连接，所述第二焊接电极60穿过绝缘保护层40上对应的开口与所述第二半导体层23电性连接。
59.在一些可选的实施例中，所述发光元件为不限于红光发光元件或者红外光发光元件。
60.应当说明的是，本发明提供的发光元件可为采用氧化物作为键合层的任意正装或倒装结构的发光二极管，具体可参照图2所示，还可为采用氧化物作为键合层的任意垂直结构的发光二极管，具体可参照图3所示，在此不做限制。进一步地，发光元件可优选采用例如小尺寸的倒装发光二极管，具体为mini型倒装发光二极管。mini型倒装发光二极管的尺寸可在90000μm2以内，其长、宽为100μm至300μm，高为40μm至100μm。
61.图4～图11是本发明实施例示出的发光元件处于不同制作阶段的结构示意图，本发明还提供一种发光元件的制作方法，包括如下步骤：
62.请参考图4，提供一生长在生长衬底70上的外延叠层20，所述外延叠层20包括第一半导体层21、有源层22、第二半导体层23；所述外延叠层20可利用现有已知的方法生长在生长衬底70上，例如有机金属化学气相沉积法(mocvd)、分子束沉积法(mbe)或者氢化物气相沉积法(hvpe)等技术。
63.请参考图5，对所述发光元件外延叠层20的一表面进行粗化处理，粗化处理可采用例如蚀刻、机械研磨的方式。可以为随机粗化表面或规则图形化表面，其粗化最大深度介于0.5～1.0μm。
64.请参考图6，通过镀膜工艺在外延叠层20的粗化表面上沉积透明键合层30，以使得透明键合层30具有缝隙31；所述缝隙31不贯穿透明键合层30的相对表面。
65.请参考图7，经过抛光工艺，将外延叠层20键合转移至衬底10上并去除生长衬底70，以露出外延层叠层。抛光工艺的抛除量设置在大于等于0.8μm且小于等于1.5μm，其表面粗糙度设置为小于等于10nm。
66.根据上述工艺，可将制得的结构应用于正装发光元件、倒装发光元件、垂直发光元件中，后续的制作步骤则根据实际发光元件的结构来细化制作即可。
67.进一步地，这里以正装或倒装发光元件例，所述外延层叠层包括第一半导体层21、有源层22、第二半导体层23，将外延叠层20通过透明键合层30键合转移至衬底10上后，还包括以下步骤：
68.请参照图8、图9，在第一半导体层21上设置p电极，然后采用掩膜法蚀刻掉部分第一半导体层21和有源层22，在露出的第二半导体层23上设置n电极，继续去除外围一定水平宽度的外延以露出部分透明键合层30，以形成切割道；
69.请参照图10，制作绝缘保护层40，并使得绝缘保护层40覆盖外延层的表面和侧壁以及切割道；
70.请参照图11,分别在绝缘保护层40上形成位于第一半导体层21和第二半导体层23上方的通孔，并制作第一焊接电极50、第二焊接电极60，再通过通孔分别与第一半导体层21和第二半导体层23接触。
71.综上所述，与现有技术相比，本发明提供的发光元件的优势在于通过在透明键合层上设置缝隙的方式，来降低透明氧化物自身的内应力，有效减少后续芯片退火制程中热失配导致的外延叠层和透明键合层界面间开裂和剥离的现象。
72.最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。