一种压敏电阻及其制备方法与流程

1.本发明属于传感器技术领域，具体涉及一种压敏电阻及其制备方法。


背景技术：

2.压敏电阻是一种具有非线性伏安特性的电阻器件，主要用于在电路承受过压时进行电压钳位，吸收多余的电流以保护敏感器件。因此，压敏电阻是一种保护元件，也是半导体电阻器的一个品种，其具有体积小、工作范围广、响应快、耐冲击电流力强、漏电电流小等特点。
3.但是，目前压敏电阻在使用的过程中具有如下技术问题：
4.由于压敏电阻的使用环境的温度发生变化，其具有明显的温度漂移，从而对器件的标定和校准工作带来了较大的的工作量。


技术实现要素：

5.本发明旨在至少解决现有技术中存在的技术问题之一，提供一种压敏电阻及其制备方法的新技术方案。
6.根据本发明的第一方面，提供了根据本发明的第一方面，提供一种压敏电阻，包括：
7.硅衬底和第一绝缘层，所述硅衬底的表面设置有第一绝缘层；
8.第二绝缘层和金属导线，所述第二绝缘层设置于所述第一绝缘层的远离所述硅衬底的一侧，且所述第二绝缘层与所述第一绝缘层之间形成预设间隙，在所述第一绝缘层与所述第二绝缘层之间连接有金属导线；
9.压敏薄膜和加热层，所述压敏薄膜设置于所述第二绝缘层的远离所述第一绝缘层的一侧，所述金属导线的远离所述第一绝缘层的一端与压敏薄膜电连接；所述加热层设置于所述第二绝缘层的朝向所述第一绝缘层的一侧，且所述压敏薄膜与所述加热层的位置相对应，所述加热层用于检测环境温度并将所述压敏薄膜的工作温度调整至预设阈值。
10.可选地，所述硅衬底的远离所述第一绝缘层的一侧设置有tsv通孔，所述tsv通孔内设置金属引线，所述金属引线与所述金属导线电连接。
11.可选地，在所述tsv通孔的内表面形成钝化层。
12.可选地，金属导线的材质为a、cu、alsicu、w。
13.可选地，压敏电阻还包括粘接层：
14.所述金属导线通过所述粘接层固定于所述第二绝缘层；所述粘接层的材质为ti、tin、tiw、cr、ta或tan，所述粘接层的厚度为100nm～5um。
15.可选地，所述第二绝缘层为氮化硅薄膜。
16.根据本发明的第二方面，提供一种压敏电阻的制备方法，用于制备上述的压敏电阻，包括如下步骤：
17.步骤100，首先，在硅衬底的上表面生长第一绝缘层；其次，在所述第一绝缘层的上
表面沉积牺牲层；再次，在所述牺牲层的上表面沉积加热层；接着，在加热层的上侧沉积第二绝缘层；然后，在所述第二绝缘层的上表面设置压敏薄膜；其中，所述加热层与所述压敏薄膜对应设置；
18.步骤200，依次对所述第二绝缘层、所述牺牲层、所述第一绝缘层进行刻蚀并形成介质层孔；
19.步骤300，在所述介质层孔中填充与所述压敏薄膜电连接金属导线。
20.可选地，压敏电阻的制备方法还包括：
21.步骤400，在硅衬底的下表面设置有朝所述金属导线延伸的tsv通孔，所述tsv通孔内设置金属引线，所述金属引线与所述金属导线电连接。
22.可选地，压敏电阻的制备方法还包括：
23.步骤500，释放所述牺牲层。
24.可选地，所述tsv通孔内设置金属引线，包括：
25.对所述tsv通孔的内表面进行钝化并形成钝化层，在所述tsv通孔内填充金属以形成金属引线。
26.本发明的一个技术效果在于：
27.在本发明实施例中，第二绝缘层与第一绝缘层之间形成预设间隙，在第一绝缘层与第二绝缘层之间连接有金属导线。因此，金属导线可对第一绝缘层和第二绝缘层进行有效支撑，优化了压敏电阻的结构，有助于实现压敏电阻的小型化设计，而且，由于第二绝缘层与第一绝缘层之间形成预设间隙，即压敏薄膜与硅衬底之间通过空气绝缘，有效地避免了漏电问题，使得压敏电阻可以适用于180℃以上的高温环境，大大地提高了压敏电阻的适用范围。
28.另外，加热层设置于第二绝缘层的朝向第一绝缘层的一侧，且压敏薄膜与加热层的位置相对应，加热层用于检测环境温度并将压敏薄膜的工作温度调整至预设阈值。因此，加热层可以检测环境温度，当环境温度发生变化，例如环境降低时，加热层可对压敏薄膜进行加热，从而使得压敏薄膜的工作温度始终处于预设阈值，避免压敏电阻发生温度漂移，进而大大提高了压敏电阻的可靠性，有效降低器件的标定和校准的工作量。
附图说明
29.图1为本发明一实施例的一种压敏电阻的硅衬底和第一绝缘层的结构示意图；
30.图2为本发明一实施例的一种压敏电阻的牺牲层的结构示意图；
31.图3为本发明一实施例的一种压敏电阻的加热层的结构示意图；
32.图4为本发明一实施例的一种压敏电阻的第二绝缘层和压敏薄膜的结构示意图；
33.图5为本发明一实施例的一种压敏电阻的介质层孔的结构示意图；
34.图6为本发明一实施例的一种压敏电阻的金属导线的结构示意图；
35.图7为本发明一实施例的一种压敏电阻的tsv通孔的结构示意图；
36.图8为本发明一实施例的一种压敏电阻的钝化层的结构示意图；
37.图9为本发明一实施例的一种压敏电阻的金属引线的结构示意图；
38.图10为本发明一实施例的一种压敏电阻的结构示意图；
39.图11为本发明一实施例的一种压敏电阻的制备方法的流程示意图。
40.图中：1、硅衬底；101、tsv通孔；2、第一绝缘层；3、第二绝缘层；4、金属导线；5、压敏薄膜；6、加热层；7、金属引线；8、钝化层；9、牺牲层；10、介质层孔。
具体实施方式
41.现在将参照附图来详细描述本技术的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本技术的范围。
42.下面将详细描述本技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本技术，而不能理解为对本技术的限制。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
43.本技术的说明书和权利要求书中的术语“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，除非另有说明，“多个”的含义是两个或两个以上。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
44.在本技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
45.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
46.如图1至图10所示，根据本发明的第一方面，提供一种压敏电阻，其包括硅衬底1、第一绝缘层2、第二绝缘层3、金属导线4、压敏薄膜5和加热层6。其中，第一绝缘层2和第二绝缘层3的材质可以为氮化硅。第二绝缘层3的应力较小，以便更精确地感知压力并发生变形。
47.具体地，所述硅衬底1的表面设置有第一绝缘层2，其中，第一绝缘层2完全覆盖硅衬底1，例如，采用低压等离子体化学气相沉积(lpcvd)的方法在硅衬底1的表面生长第一绝缘层2。第一绝缘层2的厚度100nm～500nm，不仅具有较好地绝缘效果，有效地保护硅衬底1，而且能够降低压敏电阻的体积和质量，有利于压敏电阻的小型化设计。
48.进一步具体地，所述第二绝缘层3设置于所述第一绝缘层2的远离所述硅衬底1的一侧，且所述第二绝缘层3与所述第一绝缘层2之间形成预设间隙，其中，预设间隙用于实现硅衬底1和压敏薄膜5之间的空气绝缘，绝缘效果较好，有效地避免漏电。在所述第一绝缘层2与所述第二绝缘层3之间连接有金属导线4；金属导线4用于与压敏薄膜5实现电连接。
49.再进一步地，所述压敏薄膜5设置于所述第二绝缘层3的远离所述第一绝缘层2的一侧，所述金属导线4的远离所述第一绝缘层2的一端与压敏薄膜5电连接；所述加热层6设
置于所述第二绝缘层3的朝向所述第一绝缘层2的一侧，且所述压敏薄膜5与所述加热层6的位置相对应，所述加热层6用于检测环境温度并将所述压敏薄膜5的工作温度调整至预设阈值。通过加热层6能够较好地调节压敏薄膜5的工作温度，避免因环境温度的变化对压敏电阻产生影响，能够提高压敏电阻的可靠性，有效降低器件的标定和校准的工作量。
50.需要说明的是，预设阈值可以根据压敏电阻的具体工作状态进行设定，可以为单个数值，也可以为一个数值范围，
51.在本发明实施例中，第二绝缘层3与第一绝缘层2之间形成预设间隙，在第一绝缘层2与第二绝缘层3之间连接有金属导线4。因此，金属导线4可对第一绝缘层2和第二绝缘层3进行有效支撑，优化了压敏电阻的结构，有助于实现压敏电阻的小型化设计，而且，由于第二绝缘层3与第一绝缘层2之间形成预设间隙，即压敏薄膜5与硅衬底1之间通过空气绝缘，有效地避免了漏电问题，使得压敏电阻可以适用于180℃以上的高温环境，大大地提高了压敏电阻的适用范围。
52.另外，加热层6设置于第二绝缘层3的朝向第一绝缘层2的一侧，且压敏薄膜5与加热层6的位置相对应，加热层6用于检测环境温度并将压敏薄膜5的工作温度调整至预设阈值。因此，加热层6可以检测环境温度，当环境温度发生变化，例如环境降低时，加热层6可对压敏薄膜5进行加热，从而使得压敏薄膜5的工作温度始终处于预设阈值，避免压敏电阻发生温度漂移，进而大大提高了压敏电阻的可靠性，有效降低器件的标定和校准的工作量。
53.可选地，所述硅衬底1的远离所述第一绝缘层2的一侧设置有tsv通孔101，所述tsv通孔101内设置金属引线7，所述金属引线7与所述金属导线4电连接。
54.在上述实施方式中，tsv通孔101内设置金属引线7形成tsv导电通道，采用沿硅衬底1的厚度方向分布的tsv导电通道，即tsv导电通道垂直于硅衬底1的表面，同时，tsv导电通道设置于硅衬底1的内部，大大减小压敏电阻的尺寸，而且能够较好地提高压敏电阻的抗干扰能力，可靠性高。另外，tsv导电通道的底部形成有金属焊球，金属焊球可以直接贴片压焊在pcb基板上，大大简化下封装工艺，降低了封装成本，进一步提高了压敏电阻的可靠性。
55.可选地，在所述tsv通孔101的内表面形成钝化层8。钝化层8能够显著降低金属引线7与硅衬底1结合面的光滑度，使得两者能够牢固地结合在一起，从而保证压敏电阻工作的稳定性。
56.可选地，金属导线4的材质为a、cu、alsicu、w。这使得金属导线4的导电性较高，能够保证压敏薄膜5和pcb基板电连接的稳定性。
57.可选地，压敏电阻还包括粘接层：
58.所述金属导线4通过所述粘接层固定于所述第二绝缘层3；所述粘接层的材质为ti、tin、tiw、cr、ta或tan，所述粘接层的厚度为100nm～5um。一方面，粘接层较薄，能够减少压敏电阻的厚度，另一方面，能够保证粘接层具有较好的粘接效果。
59.在上述实施方式中，金属导线4能够通过粘接层牢固地固定在第二绝缘层3上，有效地防止金属导线4脱落，提高了压敏电阻的可靠性。
60.可选地，所述第二绝缘层3为氮化硅薄膜。这使得第二绝缘层3具有较好的低应力特性，保证压敏电阻具有较好的工作性能，同时，也易保证第二绝缘层3的绝缘效果。
61.参见图11，根据本发明的第二方面，提供一种压敏电阻的制备方法，用于制备上述的压敏电阻，包括如下步骤：
62.步骤100，首先，在硅衬底1的上表面生长第一绝缘层2；其次，在所述第一绝缘层2的上表面沉积牺牲层9；再次，在所述牺牲层9的上表面沉积加热层6；接着，在加热层6的上侧沉积第二绝缘层3，第二绝缘层3能够完全覆盖牺牲层9；然后，在所述第二绝缘层3的上表面设置压敏薄膜5；其中，所述加热层6与所述压敏薄膜5对应设置。
63.需要说明的是，牺牲层9的材质为氧化硅，采用高密度等离子体气相沉积方法在第一绝缘层2的上表面沉积牺牲层9，牺牲层9的厚度为2um～20um，并利用化学机械抛光(cmp)对牺牲层9进行平坦化处理。加热层6的面积可以小于第二绝缘层3的面积，且加热层6位于第二绝缘层3的中部，压敏薄膜5也位于第二绝缘层3的中部。
64.另外，加热层6的材质为多晶硅。利用低压等离子体化学气相沉积(lpcvd)原位掺杂工艺，沉积在牺牲层9的上表面形成加热层6，多晶硅加热层6的厚度为50nm～2um。然后，对多晶硅加热层6进行图形化，图形化过程利用半导体光刻腐蚀工艺。
65.进一步地，利用低压等离子体化学气相沉积的方法在加热层6的上方沉积一层低应力的氮化硅薄膜，厚度为100nm～2um。利用低压等离子体化学气相沉积(lpcvd)原位掺杂工艺，在氮化硅薄膜的表面沉积一层多晶硅压敏薄膜5，厚度为50nm～2um，浓度为3*1018～5*1018。最后，利用干法刻蚀技术，对多晶硅薄膜进行图形化刻蚀。
66.步骤200，依次对所述第二绝缘层3、所述牺牲层9、所述第一绝缘层2进行刻蚀并形成介质层孔10。
67.需要说明的是，利用干法刻蚀技术，依次对所述第二绝缘层3、所述牺牲层9、所述第一绝缘层2进行刻蚀并形成介质层孔10，刻蚀至硅衬底1的上表面截止。
68.步骤300，在所述介质层孔10中填充与所述压敏薄膜5电连接金属导线4。利用干法刻蚀或者湿法刻蚀技术，制备压敏电阻的金属引线7，金属引线7的材质为al、cu、alsicu、w。
69.可选地，压敏电阻的制备方法还包括：
70.步骤400，在硅衬底1的下表面设置有朝所述金属导线4延伸的tsv通孔101，所述tsv通孔101内设置金属引线7，所述金属引线7与所述金属导线4电连接。
71.在上述实施方式中，利用深反应离子刻蚀(drie)，对硅衬底1的下表面进行tsv通孔101刻蚀，刻蚀至第一绝缘层2的下表面，使得金属引线7与金属导线4能够接触并实现电连接。
72.可选地，压敏电阻的制备方法还包括：
73.步骤500，释放所述牺牲层9。
74.在上述实施方式中，利用hf气体对牺牲层9进行释放，形成最终的平面器件结构，结构设计合理，加工方式简单。
75.可选地，所述tsv通孔101内设置金属引线7，包括：
76.对所述tsv通孔101的内表面进行钝化并形成钝化层8，在所述tsv通孔101内填充金属以形成金属引线7。
77.在上述实施方式中，金属引线7的材质为铜锡合金，性能更加稳定，能够实现pcb基板和压敏薄膜5稳定的电连接。
78.在本技术实施例中，该压敏电阻的加热层6和压敏薄膜5等采用离子注入的方法，在本征器件的相应层上对导线区域进行n型重掺杂注入，制作简单，可靠性高，大大提高了压敏的一致性，降低了成本，提高封装效率。
79.另外，本技术通过平面牺牲层9技术形成悬空的第二绝缘层3(即应变薄膜)，可以制作微米尺度的器件，同时可以很方便的阵列化，制作简单，可靠性高，可以广泛应用于小尺寸的阵列化智能压力芯片，阵列化智能器件容易提高器件的精度和灵敏度。同时，本技术采用平面桥式工艺，使得压敏薄膜5和硅衬底1之间通过空气绝缘，能够有效地避免漏电的问题，使得压敏电阻可以在180℃以上的高温环境工作，可靠性较高，适用范围较广。
80.可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。