半导体元件及其制造方法与流程

1.本发明涉及一种半导体制造技术，且特别是涉及半导体元件的结构及其制造方法。


背景技术：

2.随着电子产品的多样功能，其控制电路也需要能同时驱动操作在高电压的高电压元件以及操作在低电压的低电压元件。因应高电压元件的操作，高电压晶体管需要承受很高的操作电压，因此晶体管的结构需要能够承受高电压，也就是需要提升其击穿电压。
3.因应高电压晶体管，例如横向扩散金属氧化物半导体(laterally diffused metal oxide semiconductor，ldmos)的晶体管结构也被提出，其中还包括设置场板(field plate)来辅助栅极结构对在基板的通道层的控制。
4.基于高电压操作机制，漏极区域(drain region)与栅极结构相邻，其边界区域一般容易产生高电场，而造成晶体管击穿。一般所知，提升场板与基板之间的绝缘可以减缓高电场的产生，而防止晶体管击穿。然而，场板与基板之间的绝缘层厚度，在与一般制造工艺兼容的制造流程下，不容易增加此绝缘层的厚度，来提升击穿电压。
5.高电压晶体管的结构设计仍有需要继续研发(development)。


技术实现要素：

6.本发明提出半导体元件的结构及其制造方法。对于包含场板的晶体管结构，可以采用一般兼容的制造工艺来达成提升在漏极区域内的场板与基板之间的绝缘能力。
7.在一实施例，本发明提供一种半导体元件结构。半导体元件结构包括基板。第一栅极绝缘层设置在所述基板上。第二栅极绝缘层设置在所述基板上，比所述第一栅极绝缘层厚且与第一栅极绝缘层相邻。栅极层具有第一部分栅极在所述第一栅极绝缘层上以及第二部分栅极在所述第二栅极绝缘层上。介电层具有上部介电层与下部介电层。所述上部介电层接触在所述栅极层上，且所述下部介电层接触在所述基板上。场板层设置在所述介电层上，且包含空乏区，至少设置在所述下部介电层上。
8.在一实施例，对于所述的半导体元件结构，所述场板层还包括掺杂多晶硅层或是掺杂硅层在所述空乏区上。
9.在一实施例，对于所述的半导体元件结构，所述介电层包含氧化物、氮化物、或是氧化物及氮化物。
10.在一实施例，对于所述的半导体元件结构，所述介电层是单层。
11.在一实施例，对于所述的半导体元件结构，所述介电层包含:所述上部介电层；垂直层在所述栅极层的侧壁；及所述下部介电层在所述基板上。所述上部介电层、所述垂直层及所述下部介电层连接在一起。
12.在一实施例，对于所述的半导体元件结构，所述上部介电层与所述垂直层是氮化物，所述下部介电层包含氮化物层与氧化层。
13.在一实施例，对于所述的半导体元件结构，所述场板层的所述空乏区对所述介电层提供绝缘能力。
14.在一实施例，对于所述的半导体元件结构，所述场板层的所述空乏区仅在所述下部介电层上。
15.在一实施例，对于所述的半导体元件结构，所述场板层的所述空乏区覆盖在所述下部介电层与所述下部介电层上。
16.在一实施例，对于所述的半导体元件结构，所述场板层与所述栅极层是要电性连接到相同电压源。
17.在一实施例，本发明再提供一种制造半导体元件的方法，包括提供基板。其后，形成相邻的第一栅极绝缘层与第二栅极绝缘层在所述基板上，其中所述第二栅极绝缘层比所述第一栅极绝缘层厚。形成栅极层，具有第一部分栅极在所述第一栅极绝缘层上以及第二部分栅极在所述第二栅极绝缘层上。形成介电层，具有上部介电层与下部介电层，其中所述上部介电层接触在所述栅极层上，所述下部介电层接触在所述基板上。形成场板层在所述介电层上，其中所述场板层包含空乏区，至少设置在所述下部介电层上。
18.在一实施例，对于所述的制造半导体元件的方法，所述场板层还包括掺杂多晶硅层或是掺杂硅层在所述空乏区上。
19.在一实施例，对于所述的制造半导体元件的方法，所述介电层包含氧化物、氮化物、或是氧化物及氮化物。
20.在一实施例，对于所述的制造半导体元件的方法，所述介电层是单层。
21.在一实施例，对于所述的制造半导体元件的方法，所形成的所述介电层包含:所述上部介电层；垂直层，在所述栅极层的侧壁；及所述下部介电层，在所述基板上。所述上部介电层、所述垂直层及所述下部介电层连接在一起。
22.在一实施例，对于所述的制造半导体元件的方法，在所述基板上形成氧化物层，以及形成氮化物层在氧化物层上，构成所述上部介电层、所述垂直层及所述下部介电层。
23.在一实施例，对于所述的制造半导体元件的方法，所形成的所述场板层的所述空乏区对所述介电层提供绝缘能力。
24.在一实施例，对于所述的制造半导体元件的方法，所形成的所述场板层的所述空乏区仅在所述下部介电层上。
25.在一实施例，对于所述的制造半导体元件的方法，所形成的所述场板层的所述空乏区覆盖在所述下部介电层与所述下部介电层上。
26.在一实施例，对于所述的制造半导体元件的方法，所形成的所述场板层与所述栅极层是要电性连接到相同电压源。
附图说明
27.包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。
28.图1是一实施例中所探究的半导体元件的剖面结构示意图；
29.图2是一实施例中半导体元件的剖面结构示意图；
30.图3是一实施例中半导体元件的剖面结构示意图；及
31.图4是一实施例中半导体元件的剖面结构示意图。
32.附图标号说明
33.50:基板
34.100:栅极结构
35.102、102a、102b:栅极绝缘层
36.104:栅极层
37.104a:第一部分栅极
38.104b:第二部分栅极
39.106:介电层
40.108:场板层
41.110:间隙壁
42.112:区域
43.200:介电层
44.200a:上部介电层
45.200b:垂直层
46.200c:下部介电层
47.202:掺杂层
48.204:空乏区
49.206:场板层
具体实施方式
50.本发明是涉及半导体元件及其制造方法。半导体元件例如是高电压晶体管的结构。在一实施例，高电压晶体管包含场板，以辅助栅极结构的操作，以控制在基板中的通道区域。
51.在一实施例，晶体管的结构可以采用与在其它区域的一般元件的制造流程兼容的制造工艺来达成，可以提升在漏极区域内的场板与基板之间的绝缘能力。
52.以下举一些实施例来说明本发明，但是本发明不限于所举的多个实施例。多个实施例之间也允许有适当的结合。
53.图1是依据一实施例，所探究的半导体元件的剖面结构示意图。参阅图1，本发明探究(look into)例如ldmos晶体管的性能。晶体管的栅极结构100是设置在基板50上。栅极结构100包括栅极绝缘层102以及栅极层(g)104。如一般，基板50中也会有对应导电型的一些掺杂区域，其描述于此不描述。本发明的掺杂区域不限于特定结构。关于栅极的控制，基于高电压操作的需要，在漏极端的栅极结构100上会形成场板层108。场板108是在栅极结构100及基板50上方，而由介电层106提供绝缘。另外，间隙壁110例如也会形成在结构的侧壁上。
54.场板层108与栅极层104是连接到相同的栅极电压vg。场板层108的一部分示在基板50上，以对通道(channel)提供辅助控制的功能。栅极结构100的漏极区域与场板层108相邻，接收漏极电压vd。栅极结构100的源极区域接收源极电压vs。
55.介电层106提供场板层108与基板50之间的绝缘能力。其如本发明的探究，如果介
电层106的厚度不足，例如在所标示的区域112处，其可能会产生过高的电场，而容易造成击穿。本发明在探究如图1的晶体管结构后，在能与在其它区域的元件的制造工艺兼容的条件下，来提升场板层108与基板50之间的绝缘能力。
56.图2是依据一实施例，半导体元件的剖面结构示意图。参阅图2，在一实施例，整体的栅极绝缘层可以包含第一栅极绝缘层102与第二栅极绝缘层102a。第一栅极绝缘层102与第二栅极绝缘层102a是相邻且设置在基板50上。第二栅极绝缘层102a的厚度例如是大于第一栅极绝缘层102的厚度。
57.栅极层104形成在第一栅极绝缘层102与第二栅极绝缘层102a上。栅极层104具有第一部分栅极104a在第一栅极绝缘层102上。栅极层104也具第二部分栅极104b在所述第二栅极绝缘层102a上。如此，栅极层104在接近漏极端的部分会与基板50达到较大的绝缘能力。第二栅极绝缘层102a例如是场氧化层的结构，以得到较大的厚度，但是不限于此。
58.在一实施，第一栅极绝缘层102与第二栅极绝缘层102a例如都是氧化物。在一实施，依照制造工艺的变化，氧化物的介电层102b也可以先形成在基板50上。介电层102b是用于基板50与后续形成的场板层206之间的绝缘。
59.在一实施例，介电层102b可以是整体的介电层200的一部分。在一实施例，介电层200包括上部介电层200a覆盖在栅极层104上，例如是覆盖在第二部分栅极104b上。介电层200也包括下部介电层200c覆盖在基板50上。介电层200还包括垂直层200b在栅极层104的侧壁，连接在下部介电层200c与上部介电层200a之间。如前述，下部介电层200c包含在底层的介电层102b。
60.在一实施例，介电层200例如是氮化物或是氧化物，可以一并形成上部介电层200a、垂直层200b及下部介电层200c，其中介电层102b可以在形成其他元件的工艺时先形成，但是不限于此。
61.在一实施例，上部介电层200a与垂直层200b是氮化物层，而下部介电层200c是氧化物与氮化物的叠层。
62.在一实施例，场板层206形成在介电层200上。于此要注意到，场板层206的材料，在一实施例，其依照例如沉积方式或是外延成长方式形成掺杂层202，例如的掺杂硅层或是掺杂多晶硅层。另外依照掺杂工艺的技术，可以在场板层206中形成空乏区204。空乏区204例如也可以是未掺杂区域或是趋近于未掺杂的程度。空乏区204的作用可以提供绝缘的能力。因此，在实际效应上，在形成场板层206的过程中，通过掺杂技术的控制而形成空乏区204，以实质提供绝缘层的功能。如此在一实施例，介电层200的下部介电层200c可以不需要额外形成绝缘层来增加厚度，以达到绝缘的效果。绝缘的效果可以由场板层206的空乏区204提供。在实质的效应，空乏区204可以提供附加的绝缘层。
63.空乏区204的形成例如可以采用注入(implanting)工艺的控制或调整。在一实施例，空乏区204采用外延成长工艺时，可以在成长过程中控制掺质而形成。空乏区204的形成不限于特定的方式。
64.图3是依据一实施例，半导体元件的剖面结构示意图。参阅图3，在一实施例，空乏区204的形成也可以是全面覆盖在介电层200上。介电层200的形成如前述，不再描述。
65.图4是依据一实施例，半导体元件的剖面结构示意图。参阅图4，在一实施例，介电层200依照制造工艺的变化，其可以是相同材料的单层结构，其中下部介电层200c例如是氧
化物或是氮化物，而不是氧化物与氮化物的叠层。
66.本发明的介电层200可以依照其它区域的元件的制造过程，兼容地形成。在介电层200可以形成的厚度下，在场板层206的形成过程中，也形成空乏区204，可以再进一步提供对等于绝缘层的功能，以提升在漏极端的绝缘能力，进而提升击穿电压。
67.最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。