集成电路的制造方法与半导体元件与流程

1.本揭露的实施方式是关于集成电路的制造方法与半导体元件。


背景技术：

2.半导体元件用于各式各样的电子应用，例如个人计算机、移动电话、数字相机、及其他电子设备中。通常透过依序沉积绝缘或介电层、导电层、及半导体层的材料于半导体基材之上，并使用微影图案化各种材料层，以形成电路组件与元件在其上，来制造半导体元件。随着半导体产业已进展到追求较高元件密度、较高效能、以及较低成本的纳米技术制程节点，制造及设计议题的挑战已引发三维设计的发展。
3.半导体集成电路(ic)产业已经历快速成长。集成电路材料及设计的技术进展已产生了数个世代的集成电路，其中每个世代的集成电路具有比先前世代的集成电路更小且更复杂的电路。然而，半导体产业进展到纳米技术制程节点已引发三维设计的发展，例如包含鳍式场效晶体管(finfet)及栅极全环绕(gaa)元件。
4.虽然鳍式场效晶体管的优点包含减少短通道效应及增加电流流动，随着特征尺寸及空间持续减少，相关的制造制程持续变得更有挑战性。


技术实现要素：

5.一种集成电路的制造方法，包含沉积导电层于基材上；图案化导电层上的硬罩幕层，以暴露出导电层的一区域；蚀刻导电层的暴露出的区域的第一部分，形成第一开口；形成第一钝化层于第一开口的一侧壁上；蚀刻第一开口中的导电层的暴露出的区域的第二部分，以形成第二开口，第二开口比第一开口深；以及形成第二钝化层于第二开口的一侧壁及第一钝化层上。
6.一种集成电路的制造方法，包含图案化硬罩幕层，以暴露出介电材料之上的金属栅极层的一区域；蚀刻金属栅极层的暴露出的区域，以定义开口；形成第一钝化层于开口的一侧壁上；判断是否已在开口中暴露出介电材料；对金属栅极层的暴露出的区域重复蚀刻步骤，以形成延伸的开口，并形成第二钝化层于延伸的开口的一侧壁上，以回应未暴露出介电材料的判断；以及在介电材料中形成凹口，以回应已暴露出介电材料的判断。
7.一种半导体元件，包含基材；延伸于基材上方的第一鳍片结构及第二鳍片结构；位于第一鳍片结构及第二鳍片结构上的金属层；延伸穿过第一鳍片结构与第二鳍片结构之间的金属层的隔离结构，其中隔离结构配置以将第一鳍片结构上的金属层的第一部分与第二鳍片结构上的金属层的第二部分电性隔离，隔离结构具有实质垂直的侧壁；以及设于隔离结构的至少一上部分及隔离结构的相邻部分之间的钝化层，钝化层具有锥状结构，锥状结构有一较厚的部分在离基材最远的隔离结构的一部分的实质垂直的侧壁上。
附图说明
8.下列详细的描述配合附图阅读可使本揭露的态样获得最佳的理解。需注意的是，
依照业界的标准实务，许多特征并未按比例绘示。事实上，可任意增加或减少各特征的尺寸，以使讨论清楚。
9.图1a与图1b是绘示依照一些实施方式的鳍式场效晶体管元件结构在中间制造步骤的剖面视图；
10.图2a与图2b是绘示依照一些实施方式的鳍式场效晶体管元件结构在中间制造步骤的剖面视图；
11.图3a与图3b是绘示依照一些实施方式的鳍式场效晶体管元件结构在中间制造步骤的剖面视图；
12.图4a至图4h是绘示依照一些实施方式的鳍式场效晶体管元件结构在一系列的中间制造步骤的剖面视图；
13.图4a/b是绘示依照一些实施方式的鳍式场效晶体管元件结构在图4a与图4b之间的中间制造步骤的剖面视图；
14.图4b/c是绘示依照一些实施方式的鳍式场效晶体管元件结构在图4b与图4c之间的中间制造步骤的剖面视图；
15.图4c/d是绘示依照一些实施方式的鳍式场效晶体管元件结构在图4c与图4d之间的中间制造步骤的剖面视图；
16.图4d/e是绘示依照一些实施方式的鳍式场效晶体管元件结构在图4d与图4e之间的中间制造步骤的剖面视图；
17.图4e/f是绘示依照一些实施方式的鳍式场效晶体管元件结构在图4e与图4f之间的中间制造步骤的剖面视图；
18.图5a是绘示依照一些实施方式的具有相关标记尺寸的鳍式场效晶体管元件结构在中间制造步骤的剖面视图；
19.图5b是绘示依照一些实施方式的具有相关标记尺寸的鳍式场效晶体管元件结构在图5a的中间制造步骤后的中间制造步骤的剖面视图；
20.图5c是绘示依照一些实施方式的不具钝化层的好处的图5b的鳍式场效晶体管元件结构的平面图；
21.图5d是绘示依照一些实施方式的图5b的鳍式场效晶体管元件结构的平面图；
22.图6a是绘示依照一些实施方式的鳍式场效晶体管元件结构在中间制造步骤的平面图；
23.图6b是绘示依照一些实施方式的鳍式场效晶体管元件结构在中间制造步骤的平面图；
24.图7a与图7b绘示依照一些实施方式的鳍式场效晶体管元件结构在中间制造步骤的剖面视图；
25.图8是绘示依照一些实施方式的鳍式场效晶体管元件结构的制造方法的流程图；
26.图9a与图9b是绘示依照一些实施方式的鳍式场效晶体管元件结构的制造方法的流程图；
27.图10是绘示依照一些实施方式的制造鳍式场效晶体管元件的系统的示意图；
28.图11是绘示依照一些实施方式的集成电路元件的集成电路元件设计、制造、以及程序化的流程图；
29.图12是依照一些实施方式的制造鳍式场效晶体管元件的处理系统的示意图。
30.【符号说明】
31.100a:鳍式场效晶体管元件结构
32.100b:鳍式场效晶体管元件结构
33.102:浅沟渠隔离结构
34.104:鳍片结构
35.106:界面层
36.108:高κ层
37.110:功函数金属层
38.112:金属栅极层
39.113:多晶硅切割开口
40.115:介电填充材料、填充材料
41.200a:鳍式场效晶体管元件结构
42.200b:鳍式场效晶体管元件结构
43.202:浅沟渠隔离结构
44.204:鳍片结构
45.206:界面层
46.208:高κ层
47.210:功函数金属层
48.212:金属栅极层
49.214:切割金属栅极开口
50.216:介电填充材料
51.217:凹口
52.218a:顶部
53.218b:底部
54.300a:鳍式场效晶体管元件结构
55.300b:鳍式场效晶体管元件结构
56.302:浅沟渠隔离结构
57.304:鳍片结构
58.306:界面层
59.308:高κ层
60.310:功函数金属层
61.312:金属栅极层
62.314:切割金属栅极开口
63.319a:顶部
64.319b:底部
65.320:硬罩幕
66.322:凹口
67.324:上部分
68.401:基材
69.402:浅沟渠隔离结构
70.404:鳍片结构
71.406:界面层
72.408:高κ层
73.410:功函数金属层
74.412:金属层
75.413:金属栅极结构
76.414:切割金属栅极开口
77.415a:上部分
78.415b:中间部分
79.415c:下部分
80.415d:上部分
81.420:硬罩幕
82.422a:钝化材料
83.422b:钝化材料
84.423:侧壁钝化层
85.423a:钝化层、侧壁钝化层
86.423b:钝化层、侧壁钝化层
87.423c:钝化层、第三钝化层
88.424:第一切割金属栅极介电层、切割金属栅极介电层
89.424’:切割金属栅极介电层
90.426:第二切割金属栅极介电层、切割金属栅极介电层
91.426’:切割金属栅极介电层
92.427:切割金属栅极介电结构
93.500a:鳍式场效晶体管元件结构
94.500b:鳍式场效晶体管元件结构
95.502:浅沟渠隔离结构
96.504:鳍片结构
97.506:界面层
98.508:高κ层
99.510:功函数金属层
100.512:金属栅极层、金属层
101.513:金属栅极结构
102.514:切割金属栅极开口
103.518a:上偏移间距
104.520:硬罩幕
105.522:凹口
106.523:钝化层
107.523a:第一钝化层
108.523b:第二钝化层
109.524’:第一切割金属栅极介电层、切割金属栅极介电结构、第一介电材料层、介电材料层、介电材料
110.526’:第二切割金属栅极介电层、第二介电部分
111.527:切割金属栅极介电结构
112.528:鳍片结构
113.530:层间介电质
114.532:孔洞
115.534:孔洞
116.612:金属栅极层
117.614a:切割金属栅极开口
118.614b:切割金属栅极开口
119.623:钝化层
120.624a’:切割金属栅极介电结构、第一介电材料、第一介电填充材料、介电填充材料
121.624b’:第一介电填充材料、介电填充材料
122.628:鳍片结构
123.629:孔洞
124.629a:孔洞
125.630:层间介电区
126.700a:鳍式场效晶体管元件结构
127.700b:鳍式场效晶体管元件结构
128.701:基材材料
129.732a:第一部分、上部分
130.732b:第一部分、上部分
131.734a:第二部分、下部分
132.734b:第二部分、下部分
133.736a:n井区
134.736b:n井区
135.738a:p井区
136.738b:p井区
137.800:方法
138.802:操作
139.804:操作
140.806:操作
141.808:操作
142.810:操作
143.812:操作
144.814:钝化操作
145.816:操作
146.818:操作
147.820:操作
148.900a:方法
149.900b:方法
150.901:制程流程
151.902:操作
152.904:操作
153.905:操作
154.906:操作
155.908:操作
156.910:操作
157.912:操作
158.914:钝化操作
159.915a:操作
160.915b:操作
161.916:操作
162.1000:电子制程控制系统
163.1002:硬件处理器
164.1004:非暂态计算机可读取储存媒体、计算机可读取储存媒体
165.1006:计算机程序码
166.1008:制程控制数据、方块
167.1012:输入/输出接口
168.1014:网络接口
169.1016:网络
170.1018:总线
171.1020:制造机台、方块
172.1100:集成电路制造系统、制造系统
173.1120:设计公司
174.1122:集成电路设计布局图
175.1130:光罩公司
176.1132:光罩数据准备
177.1144:光罩制造
178.1145:光罩
179.1150:集成电路制造商/制造业、方块
180.1152:晶圆制造
181.1153:半导体晶圆
182.1160:集成电路元件
183.1180:后端、后端产线
184.1202:晶圆输送操作
185.1204:微影操作
186.1206:蚀刻操作
187.1208:离子植入操作
188.1210:清理/剥除操作
189.1212:化学机械平坦化操作
190.1214:磊晶成长操作
191.1216:沉积操作
192.1218:热处理
193.a:上宽度
194.aa:上宽度
195.b:中/鳍片宽度
196.bb:中宽度
197.c:下宽度
198.cc:下宽度
199.d:厚度
200.e:厚度
201.f:上偏移间距、偏移间距
202.g:厚度
203.gg:厚度
204.h:高度
205.i:深度
206.j:厚度
具体实施方式
207.本实施方式的描述意在配合所附附图阅读，这些附图被视为是描述的一部分。以下揭露提供许多不同实施方式或例子，以实施所提供的标的的不同特征。为了清楚起见而非尺寸精确，附图未按比例绘示，且已修改结构的相对尺寸及配置。以下描述组件、数值、操作、材料、排列、或类似者的特定例子以简化本揭露。
208.这些当然仅为例子，而非作为限制。举例而言，在描述中，形成第一特征于第二特征之上可包含第一特征与第二特征以直接接触形成的实施方式，亦可包含额外特征形成于第一特征与第二特征之间，而使得第一特征和第二特征可非直接接触的实施方式。除此之外，本揭露可在多个例子中重复参考符号及/或字母。此重复为简明与清楚的目的，并非在本质上规定所讨论的多个实施方式及/或配置之间的关系。
209.此外，可在此使用空间关系的用语，例如“下方(beneath)”、“在
…
之下(below)”、“低于(lower)”、“在
…
之上(above)”、“高于(upper)”、以及相似用语，以简明描述如附图所绘示的一元件或特征与另一(另一些)元件或特征的关系的叙述。这些空间关系的用语，除了在图中所描绘的方向外，意欲包含元件在使用上或操作时的不同方向。设备可以其他方式定向(旋转90度或其他方向)，而本文使用的空间关系描述词也可依此解读。
210.以下详述的结构及方法大致上关于包含鳍式场效晶体管元件的集成电路元件的结构、设计、及制造方法。虽然将就鳍式场效晶体管元件讨论结构及方法，这些结构及方法并不限于此，且适合包含在其他种类的集成电路的制造制程中。
211.在鳍式场效晶体管元件中，迁移效率受到磊晶(epi)体积及相关的元件形貌的影响，同时取决于包含切割金属栅极的轮廓的数个因子。通过在完成切割金属栅极的增加部分后，形成侧壁钝化层来提供切割金属栅极蚀刻开口轮廓的改善的控制，所揭露的方法的实施方式将倾向于减少制造缺陷，同时改善元件迁移率及效能。
212.特定而言，如在蚀刻后检测(aei)所确定的在切割金属栅极蚀刻期间维持光阻(pr)开口的大小的困难表示相关缺陷的可能性及性质。若蚀刻后的光阻开口大于制造目标，则增加对于邻近结构的过度蚀刻相关伤害的可能性。
213.在利用更多严格的间距的一些技术节点中，随着集成电路尺寸减少，在一些情况下，以切割金属栅极制程取代先前的切割多晶硅制程，来减少末端覆盖密封考量及改善后续的金属栅极填充考量。然而，当金属栅极切割轮廓偏离垂直时，对先前形成于鳍片或纳米片上的高κ金属栅极复合(hkmg)层造成切割金属栅极气体伤害的可能性增加。在一些情况下，这样对高κ金属栅极复合(hkmg)层的切割金属栅极气体伤害与最终元件临界电压(vt)的降低及/或减少的元件可靠度有关。
214.图1a是绘示依照一些实施方式的鳍式场效晶体管元件结构100a在中间制造步骤的剖面视图，其包含浅沟渠隔离(sti)结构102、鳍片(fin)结构104、界面层(il)106、高κ(hk)层108、功函数金属(wfm)层110、金属栅极(mg)层112、多晶硅切割开口(pco)113、及填充多晶硅切割开口的介电填充材料115。在依照图1a的一些实施方式中，在依序沉积高κ层108、功函数金属层110、及金属栅极层112前，及在进行取代多晶硅栅极(rpg)前，先形成多晶硅切割开口113并沉积填充材料115。在一些实施方式中，金属栅极层112延伸在形成于鳍片结构104的相对表面上及介电填充材料115的侧壁上的功函数金属层110之间。在一些实施方式中，因高κ层108与功函数金属层110的沉积所导致的鳍片结构104与介电填充材料115之间的间隙的间隔减少可通过例如在金属栅极层112中产生孔洞而使金属栅极层112的沉积复杂化。如图1a所示，结构之间的特定间距可用于评估制程间距一致性，使用关键尺寸均匀度(cdu)与叠对(ovl)结构(cdu/ovl)来确保达成制造制程容差。
215.图1b是绘示依照一些实施方式的鳍式场效晶体管元件结构100b在中间制造步骤的剖面视图，其包含浅沟渠隔离(sti)结构102、鳍片结构104、界面层106、高κ层108、功函数金属(wfm)层110、金属栅极(mg)层112、多晶硅切割开口(pco)113、及填充多晶硅切割开口113的介电填充材料115。在依照图1b的一些实施方式中，在依序沉积高κ层108及功函数金属层110后，但在沉积金属栅极层112前，多晶硅切割开口113及介电填充材料115形成有在功函数金属层110与介电填充材料115的一相对侧壁之间延伸的金属栅极层。此外，在依照图1b的一些实施方式中，多晶硅切割开口113延伸穿过高κ层108及功函数金属层110，以于多晶硅切割开口蚀刻期间暴露出、及在一些实施方式中移除一部分的浅沟渠隔离结构102后接触浅沟渠隔离结构102，且在一些实施方式中，延伸到浅沟渠隔离结构102中。如图1b所示，结构之间的特定间距可用于评估制程间距一致性，使用关键尺寸均匀度(cdu)与叠对(ovl)结构(cdu/ovl)来确保达成制造制程容差。
216.图2a是绘示依照一些实施方式的鳍式场效晶体管元件结构200a在中间制造步骤
的剖面视图，其包含浅沟渠隔离(sti)结构202(在图2a及图2b中标号的元件对应于以上所讨论的图1a及图1b中标号的元件，例如，浅沟渠隔离结构202对应于浅沟渠隔离结构102)、鳍片结构204、界面层206、高κ层208、功函数金属(wfm)层210、金属栅极(mg)层212、切割金属栅极(cmg)开口214、及填充切割金属栅极开口的介电填充材料216。在依照图2a的一些实施方式中，切割金属栅极开口214形成以具有实质垂直的侧壁穿过金属栅极层212，且在浅沟渠隔离结构202中形成矩形/圆柱状的凹口217。
217.图2b是绘示依照一些实施方式的鳍式场效晶体管元件结构200b在中间制造步骤的剖面视图，其包含浅沟渠隔离(sti)结构202、鳍片结构204、界面层206、高κ层208、功函数金属(wfm)层210、金属栅极(mg)层212、切割金属栅极开口214、及填充切割金属栅极开口的介电填充材料216。在依照图2b的一些实施方式中，切割金属栅极开口214形成以具有非垂直的侧壁穿过金属栅极层212，且在浅沟渠隔离结构202中形成类似锥状的凹口217。在依照图2b的一些实施方式中，量测靠近鳍片结构204的顶部218a或靠近金属栅极层212的底部218b时，切割金属栅极开口214的非垂直且锥状的侧壁造成在切割金属栅极开口214的一邻近侧壁与形成于鳍片结构204上的功函数金属层210之间的不同偏移间距(os)。
218.图3a是绘示依照一些实施方式的鳍式场效晶体管元件结构300a在中间制造步骤的剖面视图，其包含浅沟渠隔离(sti)结构302(在图3a及图3b中标号的元件对应于以上所讨论的图1a与图1b及图2a与图2b中标号的元件，例如，浅沟渠隔离结构302对应于浅沟渠隔离结构202及浅沟渠隔离结构102)、鳍片结构304、界面层306、高κ层308、功函数金属(wfm)层310、金属栅极(mg)层312、及由硬罩幕(hm)320所定义的切割金属栅极开口314。在依照图3a的一些实施方式中，切割金属栅极开口314形成以具有非垂直的侧壁穿过金属栅极层312，且在浅沟渠隔离结构302中形成大致半球状的凹口322。在依照图3a的一些实施方式中，量测靠近鳍片结构304的顶部319a或靠近金属栅极层312的底部319b时，切割金属栅极开口314的非垂直侧壁造成在切割金属栅极开口314侧壁与形成于鳍片结构304上的功函数金属层310之间的不同偏移间距。
219.图3b是绘示依照一些实施方式的鳍式场效晶体管元件结构300b在中间制造步骤的剖面视图，其包含浅沟渠隔离(sti)结构302、鳍片结构304、界面层306、高κ层308、功函数金属(wfm)层310、金属栅极(mg)层312、及切割金属栅极开口314。在依照图3b的一些实施方式中，切割金属栅极开口314形成以具有非垂直的侧壁穿过金属栅极层312，且在浅沟渠隔离结构302中形成大致半球状的凹口322。在依照图3b的一些实施方式中，切割金属栅极开口314的非垂直侧壁造成在切割金属栅极开口314的一邻近侧壁与形成于鳍片结构304上的功函数金属层310之间的不同偏移间距，并减少金属栅极层312的有效厚度。在切割金属栅极开口314与功函数金属层310之间的金属栅极材料的厚度减少增加了在切割金属栅极蚀刻期间所使用的蚀刻剂扩散穿过金属栅极层312及损害至少功函数金属层310的上部分324、及/或下方的高κ层308、界面层306、及/或鳍片结构304的可能性。
220.图4a是绘示依照一些实施方式的鳍式场效晶体管元件结构在中间制造步骤的剖面视图，其包含基材401、浅沟渠隔离(sti)结构402(在图4a至图4h中标号的元件对应于以上所讨论的图1a与图1b、图2a与图2b、及图3a与图3b中标号的元件，例如，浅沟渠隔离结构402对应于浅沟渠隔离结构102、浅沟渠隔离结构202、及浅沟渠隔离结构302)、鳍片结构404、及形成于鳍片结构404之上的金属栅极(mg)结构413，在一些实施方式中，金属栅极结
构413包含界面层406、高κ层408、功函数金属(wfm)层410、金属层412、及由硬罩幕420所定义的切割金属栅极开口414。在依照图4a的一些实施方式中，为了减少底切同时只移除金属层412的上部分415a，通过移除金属层412的上部分415a且透过控制蚀刻制程来增加所得的非等向度及/或限制蚀刻时间，以形成具有实质垂直的侧壁的切割金属栅极开口414。
221.图4b是绘示依照一些实施方式的鳍式场效晶体管元件结构在对图4a的鳍式场效晶体管元件结构所进行的中间制造步骤的剖面视图，其包含基材401、浅沟渠隔离(sti)结构402、鳍片结构404、金属栅极(mg)结构413、及由硬罩幕420所定义的切割金属栅极开口414，透过切割金属栅极开口414，金属层412的上部分415a已由第一蚀刻制程移除。在依照图4b的一些实施方式中，至少在移除金属层412的上部分415a所暴露出的切割金属栅极开口414的表面上形成钝化层423a的第一(或第n)部分。
222.在依照图4b的一些实施方式中，为了形成包含氧化物(金属栅极氧化物)及/或氮化物(金属栅极氮化物)的侧壁钝化层423a的至少第一部分，通过使用选自于由干燥的氨气、臭氧、氧气、或其他适合的反应物所组成的群组的源气体的氧化及/或氮化制程，来形成钝化层423a的第一部分。在一些实施方式中，为了形成包含氧化物(金属栅极氧化物)的侧壁钝化层423a的至少第一部分，通过利用过氧化氢结合臭氧去离子(di)水的湿式处理制程，来形成钝化层423a的第一部分。在使用湿式处理制程来形成侧壁钝化层423a的第一部分时，消耗剩余的金属栅极的一部分来形成氧化物，所得的金属栅极氧化物层延伸在初始切割金属栅极开口414侧壁表面所定义的平面上方及下方。在一些实施方式中，暴露于湿式处理制程的其他材料，例如氮化物及氧化物，将形成氧化层，其具有相对于在相同操作期间所形成的金属栅极氧化层的厚度缩减的厚度，进而造成较少的共形氧化层形成于暴露出的表面之上。
223.在一些实施方式中，为了形成侧壁钝化层423a的至少第一部分，此至少第一部分包含铝、钛、硅、钨、及/或其他适合金属或半导体的氧化物、氮化物、及/或氮氧化物，例如包含钝化层423a的第一部分包含alo
x
、aloy、alo
x
ny、tio
x
、tioy、tio
x
ny、sio
x
、siny、sio
x
ny、wn、wo
x
、wo
x
ny、及合金与其混和物，通过原子层沉积来形成钝化层423a的第一部分。在使用原子层沉积制程来形成侧壁钝化层423a的第一部分时，可减少形成氧化物所消耗的剩余的金属栅极的一部分(若有的话)，所得的金属栅极氧化层主要延伸在初始金属栅极侧壁表面与其他材料所定义的平面上方，且倾向于形成比使用湿式处理或氧化/氮化制程所达成的氧化层更薄但更加共形的氧化层。
224.图4c是绘示依照一些实施方式的鳍式场效晶体管元件结构在对图4b的鳍式场效晶体管元件结构所进行的中间制造步骤的剖面视图，其包含基材401、浅沟渠隔离(sti)结构402、鳍片结构404、金属层412、由硬罩幕420所定义的切割金属栅极开口414，透过切割金属栅极开口414，金属层412的中间部分415b已由第二蚀刻制程移除，在一些实施方式中，第二蚀刻制程使用与第一蚀刻制程相同的蚀刻化学物质。
225.在一些实施方式中，第二蚀刻制程利用与第一蚀刻制程不同的蚀刻制程，其变化在于蚀刻化学物质、电力、压力、及/或持续时间，以移除金属层412的中间部分415b。在一些实施方式中，第二蚀刻制程包含后续施加于图4b的中间结构的(数个)蚀刻剂、(数个)电力、及/或(数个)压力的至少第一组合及第二组合。在一些实施方式中，第一组合是为了移除建立在切割金属栅极开口414的下表面上的侧壁钝化层423a的第一部分的水平部分而定，通
过使用配置以移除在切割金属栅极开口414中所暴露出的更多的金属层412的第二组合来移除金属层412的上部分415a，以产生切割金属栅极开口414。在依照图4c的一些实施方式中，先前形成的侧壁钝化层423a的第一部分留在切割金属栅极开口414的侧壁上的适当位置。侧壁钝化层423a的剩余的第一部分用以在后续的(数个)切割金属栅极蚀刻期间防止或抑制硬罩幕420的底切，进而协助维持切割金属栅极开口414的图案化尺寸。通过防止硬罩幕420的底切，侧壁钝化层423a的第一部分在切割金属栅极开口141中维持实质垂直的侧壁，并暴露出金属层412的新的表面，而可移除金属层412的中间部分415b，以进一步延伸切割金属栅极开口414。
226.图4d是绘示依照一些实施方式的鳍式场效晶体管元件结构在对图4c的鳍式场效晶体管元件结构所进行的中间制造步骤的剖面视图，其包含基材401、浅沟渠隔离(sti)结构402、鳍片结构404、金属层412、及由硬罩幕420所定义的切割金属栅极开口414，透过切割金属栅极开口414，已移除金属层412的中间部分415b。在依照图4d的一些实施方式中，至少在移除金属层412的中间部分415b而在切割金属栅极开口414中所暴露出的金属层412的表面上形成钝化层423a的第二(或第n 1)部分。
227.在依照图4d的一些实施方式中，通过使用适合的源气体的氧化及/或氮化制程，以及利用过氧化氢结合臭氧去离子(di)水的湿式处理制程，来形成钝化层423b的第二(或第n 1)部分。因为欲形成钝化层423b的第二部分于钝化层423a的第一部分之上，钝化层423a的第一部分的有效厚度将因此增加。使用消耗金属层412的一部分来形成钝化层的制造制程时，钝化层423a的第一部分将倾向于进一步延伸在由初始切割金属栅极开口414侧壁表面所定义的表面上方或下方。相对于钝化层423a的第二部分，钝化层423a的第一部分的增加的厚度在切割金属栅极开口414中产生锥状或阶梯式轮廓的钝化层。
228.在一些实施方式中，原子层沉积制程用以形成如以上所详述的一或多种适合的金属或半导体的氧化物、氮化物、及/或氮氧化物。使用原子层沉积制程来形成侧壁钝化层423b的第二部分时，可减少形成氧化物所消耗的剩余的金属栅极的一部分(若有的话)，所得的金属栅极氧化物层主要延伸在由初始金属栅极侧壁表面与其他材料所定义的平面上方，且倾向于形成比使用湿式处理或氧化/氮化制程所达成的氧化层更薄但更加共形的氧化层。因此，在侧壁钝化层423a的第一部分及侧壁钝化层423b的第二部分均使用原子层沉积制程来形成的实施方式中，侧壁钝化层的轮廓中的任何锥形或阶梯形相对于使用湿式处理或氧化/氮化制程所达成的锥形或阶梯将会减少。
229.在一些实施方式中，使用与形成钝化层423a的第一(第n)部分相同的制程来形成钝化层423b的第二(或第n 1)部分。在一些实施方式中，使用与形成钝化层423a的第一(第n)部分不同的制程来形成钝化层423b的第二(或第n 1)部分。
230.图4e是绘示依照一些实施方式的鳍式场效晶体管元件结构在对图4d的鳍式场效晶体管元件结构所进行的中间制造步骤的剖面视图，其包含基材401、浅沟渠隔离(sti)结构402、鳍片结构404、金属层412、及由硬罩幕420所定义的切割金属栅极开口414，透过切割金属栅极开口414，金属层412的下部分415c已由第三蚀刻制程移除。在一些实施方式中，第三蚀刻制程包含后续施加于图4d的中间结构的(数个)蚀刻剂、(数个)电力、及/或(数个)压力的至少第一及第二组合。在一些实施方式中，第一组合是为了移除建立在切割金属栅极开口414的下表面上的侧壁钝化层423a的第一部分的水平部分而定，通过使用配置以移除
在切割金属栅极开口414的底部所暴露出的更多的金属层412的第二组合来移除金属层412的中间部分415b，以形成切割金属栅极开口414。在一些实施方式中，第三蚀刻制程与用于第一蚀刻制程及第二蚀刻制程的蚀刻制程相同，以移除金属层412的上部分415a及中间部分415b。
231.在一些实施方式中，第一蚀刻制程、第二蚀刻制程、及第三蚀刻制程的一或多者利用不同的蚀刻制程，其变化在于蚀刻化学物质、电力、压力、及/或持续时间，来移除金属层412的对应的(数个)部分。在依照图4e的一些实施方式中，先前形成的钝化层423a及钝化层423b用以防止或抑制硬罩幕420的底切及金属层412的侧向蚀刻，而协助维持切割金属栅极414的图案化尺寸，进而在切割金属栅极开口414中维持实质垂直的侧壁。在依照图4e的一些实施方式中，至少在移除金属层412的下部分415c而在切割金属栅极开口414中暴露出的金属层412的表面上形成第三(或第n 2)钝化层423c。在形成钝化层中使用消耗金属层412的一部分的形成制程时，钝化层423a的第一部分相对于钝化层423b的第二部分的增加的厚度，及钝化层423b的第二部分相对于钝化层423c的第三部分的增加的厚度，在切割金属栅极开口414中产生锥状或阶梯状轮廓的钝化层423。
232.在依照图4e的实施方式的一些实施方式中，通过使用适合源气体的氧化及/或氮化制程；利用过氧化氢结合臭氧去离子(di)水的湿式处理制程；以及用以形成以上详述的至少一种适合的金属或半导体的氧化物、氮化物、及/或氮氧化物的原子层沉积，来形成钝化层423c的第三(或第n 2)部分。在一些实施方式中，使用与形成钝化层423b的第二(或第n 1)部分或钝化层423a的第一(第n)部分的至少一者的制程相同的制程，来形成钝化层423c的第三(或第n 2)部分。在一些实施方式中，使用与形成钝化层423b的第二(或第n 1)部分及钝化层423a的第一(第n)部分的制程均不同的制程，来形成钝化层423c的第三(或第n 2)部分。
233.图4f是绘示依照一些实施方式的鳍式场效晶体管元件结构在对图4e的鳍式场效晶体管元件结构所进行的中间制造步骤的剖面视图，其包含基材401、浅沟渠隔离(sti)结构402、鳍片结构404、金属栅极(mg)结构413、及由硬罩幕420所定义的切割金属栅极开口414，透过切割金属栅极开口414，浅沟渠隔离结构402的上部分415d已由第四蚀刻制程移除。在一些实施方式中，第四蚀刻制程参数将不同于第一蚀刻制程、第二蚀刻制程、及第三蚀刻制程的蚀刻制程，其变化在于蚀刻化学物、电力、压力、及/或持续时间，以更有效率地移除浅沟渠隔离结构402的对应的部分，而不是金属层412。在一些实施方式中，第四蚀刻制程包含后续对图4e的中间结构所施加的(数个)蚀刻剂、(数个)电力、及/或(数个)压力的至少第一组合及第二组合。
234.在一些实施方式中，第一组合是为了移除鳍片结构404与金属层412之间的任何层的水平部分，例如包含在切割金属栅极开口414的下表面所暴露出的界面层406、高κ层408、及/或功函数金属(wfm)层410而定，通过配置以移除用以形成在切割金属栅极开口414中所暴露出的浅沟渠隔离结构402的材料的第二组合来移除金属层412的下部分415c，以产生切割金属栅极开口414。取决于移除浅沟渠隔离结构402的上部分415d期间所利用的蚀刻制程条件，在一些实施方式中，形成于浅沟渠隔离结构402中的开口具有实质垂直的侧壁，且形成大致矩形或圆柱状的开口，而在一些实施方式中，形成于浅沟渠隔离结构402中的开口具有曲线或拱状的轮廓，且形成大致槽状或半球状的开口。在依照图4f的一些实施方式中，先
成形成的钝化层423a、钝化层423b、及钝化层423c用以防止或抑制硬罩幕420的底切，且有助于维持切割金属栅极开口414的图案化尺寸，进而在切割金属栅极开口414中维持实质垂直的侧壁。
235.在依照图4f的实施方式的一些实施方式中，为了提供形成于间沟渠隔离结构402中的切割金属栅极开口414的部分的额外尺寸控制，修改用于蚀刻金属层412的上方部分的蚀刻条件及/或蚀刻种类。在依照图4f的实施方式的一些实施方式中，修改蚀刻条件及/或蚀刻种类，以在浅沟渠隔离结构402中提供较少的非等向蚀刻轮廓，进而在切割金属栅极开口414的最下部分中提供曲线或半球状的凹口(未示出)。在依照图4f的实施方式的其他实施方式中，修改蚀刻条件及/或蚀刻种类，以在浅沟渠隔离结构402中提供大致非等向的蚀刻轮廓，进而在切割金属栅极开口414的最下部分中提供矩形或圆柱状的凹口。在依照图4f的实施方式的一些实施方式中，在蚀刻浅沟渠隔离结构402时调整蚀刻条件及/或蚀刻剂种类的选择提供切割金属栅极开口414的最下部分的减少的深度，并减少或消除过多的过度蚀刻及凹口深度的需求。
236.图4g是绘示依照一些实施方式的鳍式场效晶体管元件结构在对图4f的鳍式场效晶体管元件结构所进行的中间制造步骤的剖面视图。鳍式场效晶体管元件结构包含基材401、浅沟渠隔离(sti)结构402、鳍片结构404、金属栅极(mg)结构413、及由硬罩幕420所定义的切割金属栅极开口414，透过切割金属栅极开口414，已移除下方的金属层412的部分及浅沟渠隔离结构402的上部分415d。完成第四蚀刻的浅沟渠隔离移除部分，以移除浅沟渠隔离结构402的上部分415d后，且在一些实施方式中，产生所需的轮廓后，为了移除硬罩幕420并暴露出金属层412的上表面，图4f的鳍式场效晶体管元件结构经历化学机械平坦化(cmp)或回蚀制程。接着，沉积第一切割金属栅极介电层424于剩余的结构上，以填充切割金属栅极开口414，例如使用原子层沉积制程或其他适合的沉积制程。在一些实施方式中，形成第一切割金属栅极介电层424的制程将不会完全填充切割金属栅极开口414，且将具有由第一切割金属栅极介电层424所定义的中央开口或凹槽。在这样的实施方式中，使用制程，例如电浆增强化学气相沉积(pecvd)或其他适合的制程，来形成第二切割金属栅极介电层426于第一切割金属栅极介电层424上，以完成切割金属栅极开口414的填充。
237.图4h是绘示依照一些实施方式的鳍式场效晶体管元件结构在对图4g的鳍式场效晶体管元件结构所进行的中间制造步骤的剖面视图。为了移除切割金属栅极介电层424与切割金属栅极介电层426的上部分，及暴露出金属层412的上表面，第一切割金属栅极介电层424及第二切割金属栅极介电层426的过多的上部分(未填充切割金属栅极开口414的部分)接着经历化学机械研磨或回蚀制程。切割金属栅极介电层424’及切割金属栅极介电层426’的剩余的部分结合形成切割金属栅极介电结构427，切割金属栅极介电结构427电性隔离金属栅极结构413的相邻部分，且提供适用于额外处理的平坦化表面。
238.图4a/b是绘示依照一些实施方式的鳍式场效晶体管元件结构在形成图4b的鳍式场效晶体管元件结构期间在对图4a所进行的中间制造步骤的剖面视图。图4a/b的鳍式场效晶体管元件结构包含基材401、浅沟渠隔离(sti)结构402、鳍片结构404、金属栅极结构413、及由硬罩幕420所定义出的切割金属栅极开口414，透过切割金属栅极开口414，金属层412的上部分415a已由第一蚀刻制程移除。依照图4a/b的一些实施方式，至少在硬罩幕420及通过使用例如原子层沉积制程来移除金属层412的上部分415a而暴露出的切割金属栅极开口
414的表面上形成钝化材料422a的共形层。为了移除钝化材料422a的层的上部分，并暴露出硬罩幕420的上表面，钝化材料422a接着经历化学机械研磨或回蚀制程。
239.图4b/c是绘示依照一些实施方式的鳍式场效晶体管元件结构在形成图4c的鳍式场效晶体管元件结构期间在对图4b所进行的中间制造步骤的剖面视图。图4b/c的鳍式场效晶体管结构包含基材401、浅沟渠隔离(sti)结构402、鳍片结构404、金属栅极结构413、及由硬罩幕420所定义出的切割金属栅极开口414，透过切割金属栅极开口414，金属层412的上部分415a已由第一蚀刻制程移除。在依照图4b/c的一些实施方式中，钝化材料422a的共形层已经历第二蚀刻制程，以从硬罩幕420的侧壁及切割金属栅极开口414的下表面移除钝化材料422a的额外部分，借以形成钝化层423a的第一部分于形成于金属层412中的切割金属栅极开口的部分的侧壁上。此蚀刻制程亦已移除金属层412的中间部分415b，以将切割金属栅极开口414延伸到钝化层423a的第一部分下方。
240.图4c/d是绘示依照一些实施方式的鳍式场效晶体管元件结构在形成图4d的鳍式场效晶体管元件结构期间在对图4c所进行的中间制造步骤的剖面视图。图4c/d的鳍式场效晶体管结构包含基材401、浅沟渠隔离(sti)结构402、鳍片结构404、金属栅极结构413、及由硬罩幕420所定义的切割金属栅极开口414，透过切割金属栅极开口414，金属层412的上部分415a及中间部分415b已由第一蚀刻制程及第二蚀刻制程移除。在依照图4c/d的一些实施方式中，至少在硬罩幕420、钝化层423a的第一部分、及通过使用例如原子层沉积制程来移除金属层412的中间部分415b而暴露出的切割金属栅极开口414的表面上形成钝化材料422b的共形层。为了移除钝化材料422a的层的上部分，及暴露出硬罩幕420的上表面，钝化材料422b已接着经历化学机械研磨或回蚀制程。形成于钝化层423a的第一部分之上的钝化材料的层的存在增加了钝化层423a的第一部分的有效厚度，并在最终的钝化层423中提供锥状轮廓。
241.图4d/e是绘示依照一些实施方式的鳍式场效晶体管元件结构在形成图4e的鳍式场效晶体管元件结构期间在对图4d所进行的中间制造步骤的剖面视图。图4d/e的鳍式场效晶体管结构包含基材401、浅沟渠隔离(sti)结构402、鳍片结构404、金属栅极结构413、及由硬罩幕420所定义的切割金属栅极开口414，透过切割金属栅极开口414，金属层412的上部分415a及中间部分415b已由第一蚀刻制程及第二蚀刻制程移除。在依照图4d/e的一些实施方式中，钝化材料的共形层已经历蚀刻制程，以从硬罩幕420的侧壁及切割金属栅极开口414的下表面移除钝化材料的额外部分，借以形成钝化层423b的第二部分于形成在钝化层423a的第一部分下方的金属层412中的切割金属栅极开口414的部分的侧壁上。此蚀刻制程亦已移除金属层412的中间部分，以将切割金属栅极开口414延伸到钝化层423b的第二部分下方，由于钝化层423a的第一部分及钝化层423b的第二部分的厚度差异，而形成锥状或阶梯式轮廓。
242.图4e/f是绘示依照一些实施方式的鳍式场效晶体管元件结构在形成图4f的鳍式场效晶体管元件结构期间在对图4e所进行的中间制造步骤的剖面视图。图4e/f的鳍式场效晶体管结构包含基材401、浅沟渠隔离(sti)结构402、鳍片结构404、金属栅极结构413、及由硬罩幕420所定义的切割金属栅极开口414，透过切割金属栅极开口414，金属层412的上部分415a、中间部分415b、及下部分415c已由第一蚀刻制程、第二蚀刻制程、及第三蚀刻制程移除，已依序施加第一共形层、第二共形层、及第三共形层于正在加深的切割金属栅极开口
414。接着局部移除第一共形层、第二共形层、及第三共形层，以形成钝化层423a的第一部分、钝化层423b的第二部分、及钝化层423c的第三部分。在一些实施方式中，钝化层423a的第一部分、钝化层423b的第二部分、及钝化层423c的第三部分的厚度的差异依次配合，以形成具有锥状或阶梯式轮廓的侧壁钝化层423，此锥状或阶梯式轮廓沿着切割金属栅极开口414的侧壁延伸。
243.在依照图4e/f的一些实施方式中，钝化材料的第三共形层已经历蚀刻制程，以从硬罩幕420的侧壁及切割金属栅极开口414的下表面移除钝化材料的额外部分，借以形成钝化层423c的第三部分于形成在钝化层的第一部分423a及钝化层的第二部分423b下方的金属层412中的切割金属栅极开口的部分的侧壁上。此蚀刻制程亦移除建立在金属层412的下表面与下方浅沟渠隔离结构402的上表面之间及金属层412的下表面与浅沟渠隔离结构402的上部分之间的任意额外的层，以将切割金属栅极开口414延伸至钝化层423c的第三部分下方的浅沟渠隔离结构402中。
244.图5a是绘示依照一些实施方式的鳍式场效晶体管元件结构500a在中间制造步骤的剖面视图，其包含浅沟渠隔离(sti)结构502(在图5a与图5b中标号的元件对应于以上所讨论的图1a与图1b、图2a与图2b、图3a与图3b、及图4a与图4b中标号的元件，例如，浅沟渠隔离结构502对应于浅沟渠隔离结构102、浅沟渠隔离结构202、浅沟渠隔离结构302、及浅沟渠隔离结构402)、鳍片结构504、界面层506、高κ层508、功函数金属(wfm)层510、金属栅极(mg)层512、及由硬罩幕(hm)520所定义的切割金属栅极开口514。在依照图5a的一些实施方式中，切割金属栅极514形成以具有实质垂直的侧壁穿过金属栅极层512，并在浅沟渠隔离结构502中形成大致半球状的凹口522。在依照图5a的一些实施方式中，切割金属栅极开口514的实质垂直的侧壁具有偏离垂直小于2％的侧壁锥度。
245.图5b是绘示依照一些实施方式的鳍式场效晶体管元件结构500b在中间制造步骤的剖面视图，其包含浅沟渠隔离(sti)结构502、鳍片结构504、界面层506、高κ层508、功函数金属(wfm)层510、及金属层512，他们配合以形成金属栅极结构513及切割金属栅极开口514。在依照图5b的一些实施方式中，移除硬罩幕(未示出)，切割金属栅极开口514填充有第一切割金属栅极介电层(未示出)，而在一些实施方式中，则填充有第二切割金属栅极介电层(未示出)。接着平坦化第一切割金属栅极介电层及(可选择的)第二切割金属栅极介电层，以移除具有第一切割金属栅极介电层524’的剩余部分及若存在的第二切割金属栅极介电层526’的剩余部分的介电层的一(或数个)上部分，借以形成切割金属栅极介电结构527，切割金属栅极介电结构527提供在切割金属栅极介电结构527的相对侧上的金属栅极结构的电性隔离。如同切割金属栅极开口514，在一些实施方式中，切割金属栅极介电结构527具有实质垂直的侧壁，这些侧壁具有偏离垂直小于2％的侧壁锥度。在一些实施方式中，切割金属栅极介电结构527的侧壁锥度可偏离垂直小于5％，而在其他实施方式中，切割金属栅极介电结构527可具有对应于钝化层523的“阶梯式”侧壁配置，钝化层523提供在切割金属栅极开口的侧壁上。
246.在切割金属栅极开口填充有切割金属栅极介电层结构后，一些相关的尺寸亦显示于图5a及图5b中，这些尺寸包含切割金属栅极开口的上宽度a、切割金属栅极开口的中/鳍片宽度b、及切割金属栅极开口的下宽度c与对应的切割金属栅极介电结构527的上宽度aa、中宽度bb、及下宽度cc。其他相关的尺寸包含第一(或第n)钝化层523a的厚度d、第二(或第n
1)钝化层523b的厚度e、上偏移间距518a/f、化学机械研磨前在鳍片504的顶部上方的金属层312的厚度g、化学机械研磨后在鳍片504的顶部上方的金属312层的厚度gg、在浅沟渠隔离结构502上方的鳍片504的高度h、形成于浅沟渠隔离结构502中的凹口522的深度i、及功函数金属510的厚度j。使用目前的设计及制造制程的这些相关尺寸的目标范围包含以下表1中所提供的数值。
[0247][0248][0249]
表1
[0250]
这些尺寸的与目标数值的偏差将倾向于降低所得的集成电路元件的良率、效能、及/或可靠度。举例而言，高于或低于目标数值的偏移间距f及浅沟渠隔离凹口的深度i的数值与减少的制造良率、偏移临界电压数值、及/或增加的n 井至n井漏电流有关。剩余的变化亦与增加的元件效能变化性及/或减少的可靠度有关。
[0251]
图5c是绘示大致对应于图5b的鳍式场效晶体管元件结构500b的平面图，其中一系列的切割金属栅极开口514由硬罩幕520(未示出)所定义，并经蚀刻以从由层间介电质530所隔开的区域中的金属栅极结构的暴露部分移除金属层512，并在介电结构528所定义的主动区中形成切割金属栅极开口514。用以形成图5c的鳍式场效晶体管元件结构的蚀刻制程并不包含以上关于图4a至图4h所详述的逐步蚀刻及钝化层形成。在没有钝化层的情况下，减少相较于图5b的鳍式场效晶体管结构所达成的切割金属栅极开口514的尺寸控制，而造成切割金属栅极开口514与切割金属栅极介电结构524’的更多变化，及在切割金属栅极介电结构524’的上表面中形成孔洞532与孔洞534的增加的可能性。
[0252]
图5d是绘示图5b的鳍式场效晶体管元件结构500b的平面图，其中一系列的切割金属栅极开口514由硬罩幕520(未示出)所定义，且使用n个蚀刻步骤蚀刻以从金属栅极结构
513的暴露部分移除金属层512，并在主动区中及鳍片结构528之间形成切割金属栅极开口514。在一些实施方式中，持续逐步的蚀刻步骤，直到暴露出且移除下层浅沟渠隔离结构的上部分。如以上关于图4a至图4h详细的描述，钝化层523提供在切割金属栅极开口514的侧壁的部分上。钝化层523包含形成于递增的切割金属栅极开口514的至少每个初始n-x道蚀刻步骤后新暴露出的侧壁上的递增的钝化层523a、钝化层523b、
…
、钝化层523
n-x
(未示出)的每一者的组合。在一些实施方式中，x的值不大于3，且通常为1或2。
[0253]
在一些实施方式中，接着通过沉积第一介电材料层(未示出)来填充切割金属栅极开口514，接着回蚀或平坦化第一介电材料层，以形成包含切割金属栅极开口中的一部分的第一介电材料层524’的介电插塞。钝化层523提供切割金属栅极开口514的增加的尺寸控制，及减少或消除在介电材料524’中的孔洞的形成。在一些实施方式中，于完全填充切割金属栅极开口514前刻意地终止第一介电材料层的沉积。在这样的实施方式中，为了完全填充切割金属栅极开口514，沉积第二介电材料层(未示出)，并接着经回蚀或与第一介电材料层平坦化，以形成介电插塞的第二介电部分526’。
[0254]
图6a是绘示依照一些实施方式的鳍式场效晶体管元件结构在已移除硬罩幕后的中间制造步骤的平面图，硬罩幕经移除而暴露出延伸在鳍片结构628之上及在介电(od)结构所定义的主动区中的层间介电(ild)区630的剩余部分的上表面，其中如以上所详述并未使用钝化层。没有钝化层造成形成切割金属栅极开口614a的减少的尺寸控制，在一些实施方式中，当填充有至少一种介电材料并经平坦化而形成切割金属栅极介电结构624a’时，造成介电切割金属栅极结构中的一或多个孔洞629a。在一些实施方式中，填充材料包含至少一种介电材料层，而在其他实施方式中，填充材料包含至少二种不同介电材料层。在一些实施方式中，使用第一介电材料624a’来填充切割金属栅极开口614a的初始部分，使用第二介电材料来填充第一介电材料624a’中的任何孔洞。然而，没有了钝化层，切割金属栅极开口614a的轮廓缺乏实质垂直的侧壁，如以上所详述，使用复合钝化层来达成实质垂直的侧壁。因此，沉积于切割金属栅极开口614a中的介电填充材料624a’倾向于显现一(或数个)孔洞629a，此(或数个)孔洞629a将倾向于减少所得的集成电路元件的良率及/或可靠度。
[0255]
图6b是绘示依照一些实施方式的鳍式场效晶体管元件结构在中间制造步骤的平视图，其中在移除硬罩幕而暴露出邻近鳍片结构628之间的金属栅极层612及层间介电区630后，钝化层623用以保护切割金属栅极开口614b的侧壁。在一些实施方式中，最终的切割金属栅极开口614b填充有至少第一介电填充材料624b’。在一些实施方式中，切割金属栅极介电填充材料包含第一层的介电材料，而在其他实施方式中，切割金属栅极介电结构包含至少第一及第二不同介电材料层(未示出)。然而，由于包含钝化层623，相对于在不具有钝化层的好处的情况下所产生的如图6a所示的切割金属栅极开口，切割金属栅极开口614b的轮廓倾向于显现实质垂直的侧壁及改善的尺寸控制。因此，在平坦化后，留在切割金属栅极开口614b中的第一介电填充材料624b’的部分倾向于显现少量(若有的话)的孔洞629带，且若存在的话，相对于图6a的第一介电填充材料624a’的剩余部分中的孔洞，孔洞通常较小且位于较中心的位置。相对于图6a的一(或数个)孔洞629a，孔洞629b的减少的尺寸倾向于改善所产生的集成电路元件的良率及/或可靠度。在一些情况下，介电填充材料624b’的剩余部分中的孔洞可填充有第二介电填充材料(未示出)，第二介电填充材料经平坦化并结合第一介电填充材料(未示出)而形成于切割金属栅极介电结构中。
[0256]
图7a是绘示依照一些实施方式的没有使用钝化层的在最终切割金属栅极开口已填充有填充材料后的鳍式场效晶体管元件结构700a在中间制造步骤的剖面视图。填充材料包含延伸穿过栅极金属层中的开口的填充材料的第一或上部分732a及延伸至形成于基材材料701中的凹口中的填充材料的第二或下部分734a。因为填充材料延伸至包含n通道及p通道的鳍片结构之间的基材材料中，在一些实施方式中，过度蚀刻基材材料将会增加与填充材料的下部分734a相邻的n井区736a及p井(pw)区738a二者中的载子电荷密度。增加的载子电荷密度和n 区与n井(nw)区之间增加的漏电有关，且降低集成电路元件的效能。此鳍式场效晶体管结构包含基材中的p井(pw)与n井(nw)、氮化硅(sin)衬垫、及位于氮化硅衬垫之上的中间介电(md)层。
[0257]
图7b是绘示依照一些实施方式的在切割金属栅极开口使用钝化层的最终切割金属栅极开口已填充有填充材料后的鳍式场效晶体管元件结构700b在中间制造步骤的剖面视图。填充材料包含延伸穿过栅极金属层中的开口的填充材料的第一或上部分732b及延伸至形成于基材材料701中的凹口中的填充材料的第二或下部分734b。因为在切割金属栅极开口中使用钝化层改善了切割金属栅极开口的配置，所以凹口的深度、及填充材料延伸至鳍片结构之间的基材材料中的对应深度获得较佳控制，其中鳍片结构包含n通道及p通道元件。在一些实施方式中，凹口的深度小于约15nm，且对于一些实施方式，凹口的深度将接近0nm。改善的控制及较少的侵入基材材料倾向于减少与填充材料的下部分734b相邻的n井区736b及p井区738b二者中的载子电荷密度。增加的载子电荷密度和n 区与n井(nw)区之间的增加的漏电有关，且降低集成电路元件的效能。此鳍式场效晶体管结构包含基材中的p井(pw)与n井(nw)、氮化硅(sin)衬垫、及位于氮化硅衬垫之上的中间介电(md)层。
[0258]
图8是绘示依照一些实施方式的制造鳍式场效晶体管元件的方法800的流程图，其包含按顺序沉积至少一层初始层(例如，金属层或复合金属栅极结构)的数个操作，操作802。在一些实施方式中，初始层包含选自于由界面层、高κ层、功函数金属(wfm)层、及金属栅极(mg)层所组成的群组的多个层。
[0259]
在操作804中，于沉积初始层后，接着使用硬罩幕来图案化此(或数个)初始层，硬罩幕配置有为了抵抗后续蚀刻制程所选的一或多个材料。在一些实施方式中，图案化操作包含沉积选自于氧化物、氮化物、及/或氮氧化物的硬罩幕层；形成光阻图案于硬罩幕层上；及使用罩幕蚀刻来移除硬罩幕层的曝光的部分，进而形成硬罩幕图案，硬罩幕图案对后续将用来移除初始层的一(或数个)蚀刻制程有抵抗性。
[0260]
在操作806中，在蚀刻图案(硬罩幕)就位后，使用第一(或第n)蚀刻制程来蚀刻初始层的第一(或第n)部分，进而形成初始层的上部分，并形成仅局部延伸穿过初始层的第一(或第n)开口。
[0261]
在操作808中，于形成第一开口后，形成或沉积第一钝化层于第一开口的侧壁上，第一开口形成于初始层的蚀刻部分中。在一些实施方式中，通过使用选自于由干的氨气、臭氧、氧气、或其他适合的蚀刻剂所组成的群组的源气体的氧化及/或氮化制程来形成钝化层，以形成一(或数个)氧化物(金属栅极氧化物)及/或氮化物(金属栅极氮化物)钝化层。在一些实施方式中，使用利用过氧化氢结合臭氧去离子(di)水的湿式处理制程来形成钝化层，以形成氧化物(金属栅极氧化物)钝化层。在一些实施方式中，通过原子层沉积来形成钝化层，以形成铝、钛、硅、钨、及/或其他适合金属或半导体的氧化物、氮化物、及/或氮氧化
物。
[0262]
在操作810中，监测蚀刻制程的进度，以判断初始层的蚀刻是否完成。
[0263]
在操作810中，判断蚀刻制程未完成时，即蚀刻制程还未从开口移除所有的初始层时，在操作812中，使用第二(或第n 1)蚀刻制程来进行初始层的剩余部分的另一蚀刻。在一些实施方式中，第二(或第n 1)蚀刻使用与第一蚀刻制程相同的蚀刻化学物质。在一些实施方式中，第二(或第n 1)蚀刻使用与第一蚀刻制程不同的蚀刻制程，其变化在于蚀刻化学物质、电力、压力、及/或持续时间，以移除初始层的额外部分并增加第一(或后续)开口的深度。
[0264]
在已完成操作812的额外蚀刻，且已延伸第一开口以形成比第一(或第n)开口更深的第二(或第n 1)开口时，进行额外的钝化操作814，以形成第二(或第n 1)钝化层于初始层中的第一(或第n)钝化层及第二(或第n 1)开口的新暴露出的侧壁上。在一些实施方式中，第二(或第n 1)钝化制程使用与第一(或第n)钝化制程相同的沉积/形成制程。在一些实施方式中，第二(或第n 1)钝化制程利用与第一(或第n)不同的沉积/形成制程，其变化在于源化学物质、电力、压力、及/或持续时间，以沉积/形成钝化层的额外部分，并在进一步处理且特别是后续蚀刻制程期间增加对第二(或第n 1)开口的侧壁的保护。
[0265]
在操作806及/或操作812的蚀刻制程已达到预设的终点后，在操作816中，使晶圆进入对应的半导体制程流程中的下个操作。
[0266]
在一些实施方式中的选择性操作包含操作818，操作818是取决于集成电路元件设计来设定集成电路元件的功能的程序化操作。
[0267]
在一些实施方式中的选择性操作包含操作820，操作820是测试/封装操作，在操作820期间，测试集成电路元件以符合预设功能及效能参数，及/或封装集成电路以用于制造或维修电子元件。
[0268]
图9a是依照一些实施方式的制造鳍式场效晶体管元件的方法900a的流程图，其包含按顺序沉积界面层与高κ层及选择性的功函数金属(wfm)层于鳍片结构上的数个操作的操作902。
[0269]
在完成鳍片结构的修改后，在操作904中，沉积金属栅极层及在一些实施方式中的粘着或接合/晶种层及/或钨覆盖层于鳍片结构上。
[0270]
在沉积金属栅极层后，在操作905中，使用硬罩幕来形成蚀刻罩幕于金属栅极层上，硬罩幕配置有为了抵抗后续蚀刻制程所选的一或多个材料。在一些实施方式中，图案化操作包含沉积选自于氧化物、氮化物、及/或氮氧化物的硬罩幕层；形成光阻图案于硬罩幕层上；及使用罩幕蚀刻来移除硬罩幕层的暴露的部分，进而形成硬罩幕图案，硬罩幕图案对后续将用来移除一(或数个)初始层的一或(数个)蚀刻制程有抵抗性。
[0271]
在操作906中，在蚀刻图案(硬罩幕)就定位后，使用第一(或第n)蚀刻制程来蚀刻沉积层的第一(或第n)部分，进而形成沉积层的上部分，并形成仅局部延伸穿过初始层的第一(或第n)开口。
[0272]
在操作908中，接着形成或沉积第一钝化层于一(或数个)金属栅极层的蚀刻部分中的第一(或第n)开口的侧壁上。在一些实施方式中，通过使用选自于由干的氨气、臭氧、氧气、或其他适合的蚀刻剂所组成的群组的源气体的氧化及/或氮化制程来形成钝化层，以形成一(或数个)氧化物(金属栅极氧化物)及/或氮化物(金属栅极氮化物)钝化层。在一些实
施方式中，使用利用过氧化氢结合臭氧去离子(di)水的湿式处理制程来形成钝化层，以形成氧化物(金属栅极氧化物)钝化层。在一些实施方式中，通过原子层沉积来形成钝化层，以形成铝、钛、硅、钨、及/或其他适合金属或半导体的氧化物、氮化物、及/或氮氧化物。
[0273]
在操作910中，监测蚀刻制程的进度，以判断金属栅极层的蚀刻是否完成。
[0274]
在操作910中，判断蚀刻制程未完成时，即蚀刻制程还未从开口移除所有的金属栅极层时，在操作912中，使用第二(或第n 1)蚀刻制程来进行金属栅极层的剩余部分的另一蚀刻。在一些实施方式中，第二(或第n 1)蚀刻使用与第一蚀刻制程相同的蚀刻化学物质。在一些实施方式中，第二(或第n 1)蚀刻使用与第一蚀刻制程不同的蚀刻制程，其变化在于蚀刻化学物质、电力、压力、及/或持续时间，以移除金属栅极的额外部分并增加第一(或第n)或后续(或第n x)开口的深度，其中x为1至10的整数。
[0275]
在已完成操作912的额外蚀刻，且已延伸第一开口而形成比第一开口更深的第二(或第n 1)开口时，进行额外的钝化操作914，以形成另一钝化层于初始层中的第一钝化层及第二(或第n 1)开口的新暴露出的侧壁上。在一些实施方式中，一(或数个)额外(或第n y)钝化制程使用与第一钝化制程相同的一(或数个)沉积/形成制程，其中y为2至10的整数。在一些实施方式中，额外(或第n y)钝化制程利用与第一(或第n)不同的沉积/形成制程，其变化在于源化学物质、电力、压力、及/或持续时间，以沉积/形成钝化层的额外部分，并在进一步处理且特别是后续蚀刻制程期间增加对第二(或第n 1)或额外(第n y)开口的侧壁的保护。
[0276]
在蚀刻/钝化制程已达到预设的终点后，在操作916中，使晶圆进入再填充沉积制程，于再填充沉积制程期间切割金属栅极开口填充有一或多种适合的填料材料。
[0277]
图9b是绘示依照一些实施方式的制造鳍式场效晶体管元件的方法900b的流程图，其包含按顺序完成由制程流程901所定义的所有先前操作的操作，以达成蚀刻操作。
[0278]
在操作906中，接着使用第一蚀刻制程来移除一或多层先前沉积的一(或数个)层的第一(或第n)部分，以形成第一(或第n)开口。
[0279]
在操作908中，接着形成钝化层于一(或数个)金属栅极层及第一(或第n)开口的蚀刻部分的侧壁上。在一些实施方式中，通过使用选自于由干的氨气、臭氧、氧气、或其他适合的蚀刻剂所组成的群组的源气体的氧化及/或氮化制程来形成钝化层，以形成一(或数个)氧化物(金属栅极氧化物)及/或氮化物(金属栅极氮化物)钝化层。在一些实施方式中，使用利用过氧化氢结合臭氧去离子(di)水的湿式处理制程来形成钝化层，以形成氧化物(金属栅极氧化物)钝化层。在一些实施方式中，通过原子层沉积来形成钝化层，以形成铝、钛、硅、钨、及/或其他适合金属或半导体的氧化物、氮化物、及/或氮氧化物。
[0280]
在操作910中，监测蚀刻制程的进度，以判断金属栅极层的蚀刻是否完成。
[0281]
在操作910中，判断蚀刻制程未完成时，即第一(或第n)蚀刻制程还未从开口移除所有的金属栅极层时，在操作912中，使用第二(或第n 1)蚀刻制程来进行金属栅极层的剩余部分的另一蚀刻。在一些实施方式中，第二(或第n 1)蚀刻使用与第一蚀刻制程相同的蚀刻化学物质。在一些实施方式中，第二(或第n 1)蚀刻使用与第一蚀刻制程不同的蚀刻制程，其变化在于蚀刻化学物质、电力、压力、及/或持续时间，以移除金属栅极的额外部分并增加第一(或后续)开口的深度。
[0282]
在已完成操作912的额外蚀刻，且已延伸第一开口以形成比第一开口更深的第二
(或第n 1)开口时，进行额外的钝化操作914，以形成另一钝化层于一(或数个)初始层中的第一钝化层及第二(或第n 1)开口的新暴露出的侧壁上。在一些实施方式中，一(或数个)额外(或第n y)钝化制程使用与第一钝化制程相同的沉积/形成制程，其中y为2至10的整数。在一些实施方式中，第二(或第n 1)或额外(或第n y)钝化制程利用与第一不同的沉积/形成制程，其变化在于源化学物质、电力、压力、及/或持续时间，以沉积/形成(数个)钝化层的额外部分，并在进一步处理且特别是后续蚀刻制程期间增加对第二(或第n 1)开口的侧壁的保护。
[0283]
在蚀刻/钝化制程已达到预设的终点后，例如已暴露出下方介电结构或基材后，在操作915a中，修改蚀刻金属栅极层所使用的蚀刻参数，以获得修改的蚀刻参数，其提供相对于金属栅极层及/或钝化层的移除速率增加的暴露出的介电/基材材料的移除速率。
[0284]
在操作915b中，接着使用修改的蚀刻参数来蚀刻暴露出的介电/基材材料，以在介电/基材材料中产生具有所需轮廓及深度的凹口。在一些实施方式中，修改的蚀刻参数在介电/基材材料中提供较少的非等向蚀刻，进而提供曲线、拱状、或半球状的凹口。在其他实施方式中，修改的参数在介电/基材材料中提供大致非等向的蚀刻轮廓，进而在介电/基材中提供矩形或圆柱状的凹口。
[0285]
在介电/基材蚀刻已达到预设的终点后，在操作916中，将晶圆转移至对应的制造制程流程中的下个操作。
[0286]
图10是绘示依照一些实施方式的电子制程控制(epc)系统1000的方块图。依照这样的系统的一些实施方式，用以产生对应于以上详述的鳍式场效晶体管结构的一些实施方式的单元布局图，且特别是关于在光阻保护氧化(rpo)结构上增加及放置场板接触的方法，可例如使用电子制程控制系统1000来实施。在一些实施方式中，电子制程控制系统1000为通用计算装置，包含硬件处理器1002与非暂态计算机可读取储存媒体1004。除其他事项外，计算机可读取储存媒体1004以计算机程序码1006，即一组可执行指令，予以编码，即储存。硬件处理器1002执行计算机程序码1006代表(至少一部分)电子制程控制机台实施例如依照一或多个实施方式而在此所描述的方法(此后，标注的制程及/或方法)的一部分或全部。
[0287]
硬件处理器1002通过总线1018而电性耦合至计算机可读取储存媒体1004。硬件处理器1002亦通过总线1018而电性耦合至输入/输出接口1012。网络接口1014亦通过总线1018而电性耦合至硬件处理器1002。网络接口1014连接网络1016，因此硬件处理器1002与计算机可读取储存媒体1004可透过网络1016而连接外部构件。为了使电子制程控制系统1000可用来进行标注的制程及/或方法的一部分或全部，硬件处理器1002配置以执行编写在计算机可读取储存媒体1004中的计算机程序码1006。在一或多个实施方式中，硬件处理器1002为中央处理单元(cpu)、多重处理器、分散式处理系统、特殊应用集成电路(asic)、及/或适合的处理单元。
[0288]
在一或多个实施方式中，计算机可读取储存媒体1004为电、磁、光学、电磁、红外线、及/或半导体系统(或设备或装置)。举例而言，计算机可读取储存媒体1004包含半导体或固态记忆体、磁带、可卸除计算机磁盘、随机存取记忆体(ram)、只读记忆体(rom)、硬磁盘、及/或光盘。在使用光盘的一或多个实施方式中，计算机可读取储存媒体1004包含只读记忆光盘(cd-rom)、读写光盘(cd-r/w)、及/或数字影音光盘(dvd)。
[0289]
在一或多个实施方式中，计算机可读取储存媒体1004储存计算机程序码1006，计
算机程序码1006配置以使电子制程控制系统1000(这样的执行表示(至少一部分)电子制程控制机台)可用以进行标注制程及/或方法的一部分或全部。在一或多个实施方式中，计算机可读取储存媒体1004亦储存有利于进行标注制程及/或方法的一部分或全部的信息。在一或多个实施方式中，计算机可读取储存媒体1004储存制程控制数据1008，在一些实施方式中，制程控制数据1008包含控制演算法、制程变数与常数、目标范围、设定值、程序化控制数据、及程序码，以基于多个制程的控制来实现统计制程控制(spc)及/或模型预测控制(mpc)。
[0290]
电子制程控制系统1000包含输入/输出接口1012。输入/输出接口1012耦合至外部电路系统。在一或多个实施方式中，输入/输出接口1012包含传递信息与命令给硬件处理器1002的键盘、小键盘(keypad)、鼠标、轨迹球、触控板、触控屏幕、及/或游标方向键。
[0291]
电子制程控制系统1000亦包含耦合至硬件处理器1002的网络接口1014。网络接口1014使得电子制程控制系统1000可与网络1016通讯，而可与一或多个其他计算机系统连接。网络接口1014包含无线网络接口，例如蓝牙、无线网络(wifi)、全球互通微波存取(wimax)、通用封包无线服务(gprs)、或宽频分码多工存取(wcdma)；或有线网络接口，例如以太网络(ethernet)、通用串行总线(usb)、或ieee-1364。在一或多个实施方式中，以二或多个电子制程控制系统1000实施标注制程及/或方法的一部分或全部。
[0292]
电子制程控制系统1000配置以向制造机台1020传送及从制造机台1020接收信息，制造机台1020包含离子植入机台、沉积机台、涂布机台、冲洗机台、清洁机台、化学机械平坦化(cmp)机台、测试机台、检查机台、输送系统机台、及热处理机台的一或多者，这些机台将会进行预设的一系列的制造操作，以产生所需的半导体元件。信息包含用以控制、监测、及/或评估特定制造制程的执行、进度、及/或完成度的运作数据、参数数据、测试数据、及功能数据的一或多者。制程机台信息储存在及/或取自于计算机可读取储存媒体1004中。
[0293]
电子制程控制系统1000配置以透过输入/输出接口1012接收信息。透过输入/输出接口1012接收的信息包含一或多个指令；数据；程序化数据；规范例如层厚度、间隔距离、结构与层电阻、及特征尺寸、制程效能历史、目标范围、设定值的设计规则；及/或供硬件处理器1002处理的其他参数。透过总线1018将信息转移至硬件处理器1002。电子制程控制系统1000配置以透过输入/输出接口1012，接收与使用者界面有关的信息。信息储存在计算机可读取媒体1004中，作为使用者界面(ui)1010。
[0294]
在一些实施方式中，利用处理器将标注制程及/或方法的一部分或全部实施成执行的独立软件应用。在一些实施方式中，将标注制程及/或方法的一部分或全部实施成软件应用，其为一额外软件应用的一部分。在一些实施方式中，将标注制程及/或方法的一部分或全部实施成软件应用的外挂程序。在一些实施方式中，将标注制程及/或方法的至少一者实施成电子制程控制工具的一部分的软件应用。在一些实施方式中，将标注制程及/或方法的一部分或全部实施成电子制程控制系统1000所使用的软件应用。
[0295]
在一些实施方式中，将制程实现为储存在非暂态计算机可读取记录媒体中的程序的函数。非暂态计算机可读取记录媒体的例子包含但不限于外部/可卸除及/或内部/内建储存或记忆单元，例如光盘，如数字影音光盘；磁盘，如硬盘；半导体记忆体，例如只读记忆体、随机存取记忆体、记忆卡，等等中的一或多个。
[0296]
图11是绘示依照一些实施方式的集成电路(ic)制造系统1100及与其相关的集成
电路制造流程的方块图，以制造包含在ssd及磊晶轮廓的改善的控制的集成电路元件。在一些实施方式中，根据布局图，利用制造系统1100制造(a)一或多个半导体光罩、或(b)半导体集成电路的一层中的至少一构件的至少一者。
[0297]
在图11中，集成电路制造系统1100包含实体，例如设计公司1120、光罩公司1130、以及集成电路制造商/制造业(“fab”)1150，他们在关于制造集成电路元件1160的设计、发展、与制造循环及/或服务上彼此互动。为了获得最终的集成电路元件产品，在已完成制造制程以形成多个集成电路元件于晶圆上之后，可取决于元件而选择地将晶圆传送至后端或后端产线(beol)1180，以进行程序化、电测试、及封装。制造系统1100中的实体透过通讯网络联系。在一些实施方式中，此通讯网络为单一网络。在一些实施方式中，此通讯网络为各种不同网络，例如内联网或互联网。
[0298]
此通讯网络包含有线的及/或无线通讯通道。每个实体与一或多个其他实体互动，且提供服务给一或多个其他实体及/或从一或多个其他实体接收服务。在一些实施方式中，单一大公司拥有设计公司1120、光罩公司1130、以及集成电路制造商/制造业1150中的二者以上。在一些实施方式中，设计公司1120、光罩公司1130、以及集成电路制造商/制造业1150中的二者以上在一共用设施中共存，且使用共同资源。
[0299]
设计公司(或设计团队)1120产生集成电路设计布局图1122。集成电路设计布局图1122包含为集成电路元件1160设计的各种几何图案。这些几何图案对应于构成欲制造的集成电路元件1160的各构件的金属、氧化物、或半导体层的图案。各种层组合而形成各种集成电路特征。
[0300]
举例而言，集成电路设计布局图1122的一部分包含欲形成在半导体基材(例如硅晶圆)中的各种集成电路特征，例如主动区、栅极电极、源极与漏极、层间内连的金属线或介层窗、接合垫的开口，以及设于半导体基材上的各种材料层。设计公司1120执行适当设计程序，以形成集成电路设计布局图1122。设计程序包含逻辑设计、实体设计或布局与布线中的一或多者。集成电路设计布局图1122以具有几何图案的信息的一或多个数据文件呈现。举例而言，集成电路设计布局图1122可以gdsii文件格式或dfii文件格式表示。
[0301]
为了例如相较于未修改的集成电路布局图来减少集成电路的寄生电容，而通过适合的方法来调整修改的集成电路布局图的图案，修改的集成电路布局图反映布局图中的导线的位置改变的结果，且在一些实施方式中，相较于具有修改的集成电路设计布局图而不具有用以形成位于其中的电容隔离结构的特征的集成电路元件，将与电容隔离结构有关的特征插入集成电路布局图中，以进一步减少寄生电容。
[0302]
光罩公司1130包含光罩数据准备1132与光罩制造1144。光罩公司1130利用集成电路设计布局图1122来制造一或多个光罩1145，光罩1145欲用来依照集成电路设计布局图1122制造集成电路元件1160的各种层。光罩公司1130进行光罩数据准备1132，其中将集成电路设计布局图1122转译成代表性数据文件(“rdf”)。光罩数据准备1132提供代表性数据文件给光罩制造1144。光罩制造1144包含光罩制造机。光罩制造机将代表性数据文件转换成基材，例如光罩(倍缩光罩)1145或半导体晶圆1153上的影像。光罩数据准备1132处理集成电路设计布局图1122，以使集成电路设计布局图1122符合光罩制造机的独有特性及/或集成电路制造商/制造业1150的要求。在图11中，光罩数据准备1132与光罩制造1144绘示为独立的构件。在一些实施方式中，光罩数据准备1132与光罩制造1144可共同称为光罩数据
准备。
[0303]
在一些实施方式中，光罩数据准备1132包含光学近接修正(opc)，其使用微影增强技术来补偿成像误差，例如那些可能源自于衍射、干扰、其他制程影响、等等。光学近接修正校正集成电路设计布局图1122。在一些实施方式中，光罩数据准备1132进一步包含解析度增强技术(ret)，例如离轴照明、次解析度辅助特征、相移光罩、其他适合技术、等等或其组合。在一些实施方式中，亦使用反向微影技术(ilt)，其将光学近接修正视为逆成像问题。
[0304]
在一些实施方式中，光罩数据准备1132包含光罩规则检查器(mrc)，光罩规则检查器检查集成电路设计布局图1122，此集成电路设计布局图1122已历经利用一组光罩创造规则的光学近接修正的程序，且这组光罩创造规则包含特定几何及/或连接的限制，以确保足够的裕度、说明半导体制造制程中的变化性、等等。在一些实施方式中，光罩规则检查器修改集成电路设计布局图1122，以补偿光罩制造1144期间的限制，其为了符合光罩创造规则而可能取消光学近接修正所进行的修改的一部分。
[0305]
在一些实施方式中，光罩数据准备1132包含微影制程检查(lpc)，微影制程检查模拟将被集成电路制造商/制造业1150执行以制造集成电路元件1160的处理。微影制程检查根据集成电路设计布局图1122模拟此处理，以产生模拟的制造元件，例如集成电路元件1160。微影制程检查模拟中的处理参数可包含与集成电路制造的整个过程的各种制程有关的参数、与用来制造集成电路的机台有关的参数、及/或制造制程的其他方面。微影制程检查考虑许多因素，例如空间影像对比、聚焦深度(“dof”)、光罩错误增强因子(“meef”)、其他适合因素、类似因素或其组合。在一些实施方式中，于已利用微影制程检查创造出模拟的制造元件后，若模拟元件在形状上不够接近来满足设计规则，重复光学近接修正及/或光罩规则检查器，以进一步改进集成电路设计布局图1122的品质。
[0306]
应了解到的是，为了清楚的目的，光罩数据准备1132的上述描述已经过简化。在一些实施方式中，数据准备1132包含额外特征，例如逻辑操作(lop)，以依照制造规则修改集成电路设计布局图1122。此外，可以各种不同顺序执行在数据准备1132期间应用于集成电路设计布局图1122的制程。
[0307]
于光罩数据准备1132后与光罩制造1144期间，根据修改的集成电路设计布局图1122制造光罩1145或一组光罩1145。在一些实施方式中，光罩制造1144包含根据集成电路设计布局图1122进行一或多道微影曝光。在一些实施方式中，根据修改的集成电路设计布局图1122，利用电子束(e-beam)或多重电子束机制于光罩(光罩或倍缩光罩)1145上形成图案。可利用各种技术形成光罩1145。在一些实施方式中，利用二元技术形成光罩1145。在一些实施方式中，光罩图案包含数个不透光图区与数个透光区。用以曝光已经涂布在晶圆上的影像敏感材料层(例如，光阻)的辐射束，例如紫外光(uv)束，为不透光区所阻隔，但穿过透光区。在一例子中，二元光罩形式的光罩1145包含透明基材(例如，熔融石英)以及涂布在二元光罩的不透光区中的不透光材料(例如，铬)。
[0308]
在另一例子中，利用相移技术形成光罩1145。在一相移光罩(psm)形式的光罩1145中，形成在相移光罩上的图案中的各个特征配置以具有适当的相位差，借以提升解析度与成像品质。在许多例子中，相移光罩可为衰减式相移光罩或交替式相移光罩。光罩制造1144所产生的一光罩(多个光罩)应用在各种制程中。举例而言，此一光罩(多个光罩)应用在离子植入制程中以在半导体晶圆1153中形成许多掺杂区、应用在蚀刻制程中以在半导体晶圆
1153中形成许多蚀刻区、及/或应用在其他适合制程中。
[0309]
集成电路制造商/制造业1150包含晶圆制造1152。集成电路制造商/制造业1150为集成电路制造公司，其包含制造各种不同集成电路产品的一或多个制造实体。在一些实施方式中，集成电路制造商/制造业1150为半导体代工厂。举例而言，可有多个集成电路产品的前端制造(前端产线(feol)制造)的制造实体，而第二制造实体可提供集成电路产品的内连与封装的后端制造(后端产线(beol)制造)，以及第三制造实体可提供代工产业的其他服务。
[0310]
晶圆制造1152包含形成光罩材料的图案化层于基材上，图案化层由光罩材料，包含一或多层光阻、聚酰亚胺、氧化硅、氮化硅(例如，氮化硅、氮氧化硅、碳化硅、碳氧化硅)、或其组合所制成。在一些实施方式中，光罩1145包含光罩材料的单一层。在一些实施方式中，光罩1145包含光罩材料的多个层。
[0311]
在一些实施方式中，通过将光罩材料暴露于照射源来图案化光罩材料。在一些实施方式中，照射源微电子束源。在一些实施方式中，照射源为发射光的灯。在一些实施方式中，此光为紫外光。在一些实施方式中，此光为可见光。在一些实施方式中，此光为红外光。在一些实施方式中，照射源发射不同(紫外、可见、及/或红外)光的组合。
[0312]
在光罩图案化操作后，蚀刻未被光罩覆盖的区域，例如图案的开放区域中的鳍片，以修改暴露出的(数个)区域中的一或多个结构的尺寸。在一些实施方式中，依照一些实施方式使用电浆蚀刻、或使用液体化学蚀刻溶液来进行蚀刻。液体化学蚀刻溶液的化学物质包含一或多种蚀刻剂，例如柠檬酸(c6h8o7)、过氧化氢(h2o2)、硝酸(hno3)、硫酸(h2so4)、氢氯酸(hcl)、乙酸(ch3co2h)、氢氟酸(hf)、稀释的氢氟酸(bhf)、磷酸(h3po4)、氟化铵(nh4)氢氧化钾(koh)、乙二胺邻苯二酚(edp)、tmah(四甲基氢氧化铵)、或其组合。
[0313]
在一些实施方式中，此蚀刻制程为干式蚀刻或电浆蚀刻制程。使用由电磁场所激发而解离成离子的含卤素的反应气体来进行基材材料的电浆蚀刻。反应或蚀刻气体包含例如四氟化碳、六氟化硫、三氟化氮、氯气、二氟二氯甲烷、四氯化硅、二氯化硼、或其组合，虽然其他半导体材料蚀刻剂气体亦包含在本揭露的范围中。依照此技术领域已知的电浆蚀刻方法，通过交替的电磁场或通过固定的偏压，来加速离子以撞击暴露出的材料。
[0314]
在一些实施方式中，蚀刻制程包含在含氧大气中呈现一(或数个)功能区域中的暴露出的结构，以氧化暴露出的结构的上部分，接着通过化学修整制程，例如电浆蚀刻或液体化学蚀刻，如以上所述，来移除氧化的材料并留下修改的结构。在一些实施方式中，在化学修整后接着进行氧化，以向暴露出的材料提供较大的尺寸选择性，并在制造制程期间减少意外移除材料的可能性。在一些实施方式中，暴露出的结构可包含鳍式场效晶体管(finfet)的鳍片结构，其中将鳍片嵌设于覆盖鳍片的边的介电支承媒体中。在一些实施方式中，功能区域中的鳍片的暴露出的部分为在介电支承媒体的上表面上方的鳍片的上表面及边，其中已将介电支承媒体的上表面凹入鳍片的上表面之下，但仍覆盖鳍片的边的下部分。
[0315]
集成电路制造商/制造业1150使用光罩公司1130所制造的一光罩(多个光罩)1145来制造集成电路元件1160。因此，集成电路制造商/制造业1150至少间接使用集成电路设计布局图1122来制造集成电路元件1160。在一些实施方式中，集成电路制造商/制造业1150使用光罩(多个光罩)1145制造半导体晶圆1153，以形成集成电路元件1160。在一些实施方式
中，集成电路制造包含至少间接根据集成电路设计布局图1122来进行一或多道微影曝光。半导体晶圆1153包含硅基材、或具有材料层形成于其上的其他适合基材。半导体晶圆1153还包含一或多个各种掺杂区、介电特征、多层内连、等等(以相继的制造步骤形成)。
[0316]
图12是绘示依照一些实施方式的在制造集成电路元件的晶圆厂/前端/代工厂中定义多个处理部门的示意图，如图10，特别是在方块1008与方块1020中，及图11，特别是在方块1150中所建议的。前端产线(feol)集成电路制造中利用的处理部门通常包含用以在多个处理部门之间移动晶圆的晶圆输送操作1202。在一些实施方中，晶圆输送操作将与依照图10的电子制程控制(epc)系统整合，且用于提供制程控制操作，以确保晶圆如制程流程所决定而经及时处理并依序送到适合的处理部门。在一些实施方式中，电子制程控制系统亦将提供控制及/或品质保证与参数数据，以进行定义的处理设备的适合运作。通过晶圆输送操作1202之内连将为多个处理部门提供例如微影操作1204、蚀刻操作1206、离子植入操作1208、清理/剥除操作1210、化学机械平坦化(cmp)操作1212、磊晶成长操作1214、沉积操作1216、及热处理1218。
[0317]
关于集成电路(ic)制造系统的额外细节、以及与其相关的集成电路制造流程可见于例如2016年2月9日获准的美国专利公告号9256709、2015年10月1日公开的美国早期公开号20150278429、2014年2月6日公开的美国早期公开号20140040838、以及2007年8月21日获准的美国专利公告号7260442中，每个实体借此以参考方式并入。
[0318]
制造集成电路的揭露的方法的一些实施方式包含沉积导电层于基材上；图案化导电层上的硬罩幕层，以暴露出导电层的一区域；蚀刻导电层的暴露出的区域的第一部分，形成第一开口；形成第一钝化层于第一开口的一侧壁上；蚀刻第一开口中的导电层的暴露出的区域的第二部分，以形成第二开口，第二开口比第一开口深；以及形成第二钝化层于第二开口的一侧壁及第一钝化层上的操作。
[0319]
制造集成电路的揭露的方法的一些实施方式包含一或多个额外操作，此一或多个额外操作包含例如通过沉积金属栅极结构来形成导电层；蚀刻导电层的暴露出的区域的第三部分及形成第三钝化层于经蚀刻的第三部分的侧壁上；蚀刻导电层的暴露出的区域的第n部分，进而延伸开口穿过导电层，并暴露出介电结构的一区域；蚀刻介电结构的暴露出的区域，以在介电结构中形成凹口；蚀刻导电层的暴露出的区域的第n部分，进而延伸开口穿过导电层，并暴露出介电结构的一区域；蚀刻介电结构的暴露出的区域，进而延伸开口穿过介电结构，并暴露出基材的一区域；蚀刻基材的暴露出的区域，以在基材中形成凹口；蚀刻导电层的暴露出的区域的第n部分，进而延伸开口穿过导电层，并暴露出基材的一区域；蚀刻基材的暴露出的区域，以在基材中形成凹口；终止蚀刻基材的暴露出的部分的操作，以限制基材中的凹口的深度不超过15nm；进一步通过沉积金属或半导体的氧化物、氮化物、氮氧化物、或其混合物，来形成第一钝化层；及/或从由铝、硅、钛、钨、及其混合物所组成的群组中选择金属或半导体。
[0320]
制造集成电路的揭露的方法的一些实施方式包含图案化硬罩幕层，以暴露出介电材料之上的金属栅极层的一区域；蚀刻金属栅极层的暴露出的区域，以定义开口；形成第一钝化层于开口的一侧壁上；判断是否已在开口中暴露出介电材料；对金属栅极层的暴露出的区域重复蚀刻步骤，以形成延伸的开口，并形成第二钝化层于延伸的开口的一侧壁上，以回应未暴露出介电材料的判断；以及在介电材料中形成凹口，以回应已暴露出介电材料的
判断的操作。
[0321]
制造集成电路的揭露的方法的一些实施方式包含一或多个额外操作，此一或多个额外操作包含例如控制蚀刻制程，以使凹口具有预设轮廓；控制蚀刻步骤的持续时间，以使每次蚀刻延伸第一开口不超过金属栅极层的初始厚度的1/3；蚀刻介电材料以形成凹口，此凹口具有沿短轴的拱状轮廓；蚀刻介电材料以形成凹口，此凹口具有沿短轴的矩形拱状轮廓；以填充材料填充基材中的凹口与开口；及/或以填充材料填充开口前，从开口的侧壁移除第一钝化层。
[0322]
揭露的半导体元件的一些实施方式具有构件，这些构件包含基材；延伸于基材上方的第一鳍片结构及第二鳍片结构；位于第一鳍片结构及第二鳍片结构上的金属层；延伸穿过第一鳍片结构与第二鳍片结构之间的金属层的隔离结构，其中隔离结构配置以将第一鳍片结构上的金属层的第一部分与第二鳍片结构上的金属层的第二部分电性隔离，隔离结构具有实质垂直的侧壁；以及设于隔离结构的至少一上部分及隔离结构的相邻部分之间的钝化层，钝化层具有锥状结构，锥状结构有一较厚的部分在离基材最远的隔离结构的一部分的实质垂直的侧壁上。
[0323]
揭露的半导体元件的一些实施方式具有一或多个额外的构件，此一或多个额外的构件包含例如在基材中且与开口对齐的凹口、填充开口及凹口的介电填充材料、具有不超过2
°
的锥度的开口、及/或具有不超过15纳米(nm)的深度的凹口。
[0324]
上述已概述数个实施方式的特征，因此熟悉此技艺者可更了解本揭露的态样。熟悉此技艺者应了解到，其可轻易地利用本揭露做为基础，来设计或润饰其他制程与结构，以实现与在此所介绍的实施方式相同的目的及/或达到相同的优点。熟悉此技艺者也应了解到，这类对等架构并未脱离本揭露的精神和范围，且熟悉此技艺者可在不脱离本揭露的精神和范围下，在此进行各种的更动、取代、与修改。