显示面板及显示装置的制作方法

1.本发明的实施例涉及一种显示面板及配备该显示面板的显示装置，更为详细地讲涉及一种扩展显示区域使得在布置有作为电子元件的组件的区域也能够显示图像的显示面板及配备该显示面板的显示装置。


背景技术：

2.近来，显示装置的用途正变得多样化。并且，显示装置的厚度变薄且重量变轻，因此其使用的范围趋于广泛。
3.随着显示装置被多样地应用，在设计显示装置的形态时可以具有多样的方法，并且能够嫁接或连接到显示装置的功能正在增加。


技术实现要素：

4.本发明的实施例的目的在于提供一种扩展显示区域使得在布置有作为电子元件的组件的区域也能够显示图像的显示面板及配备该显示面板的显示装置。然而，这样的技术问题仅为示例性的，本发明的范围并不局限于此。
5.本发明的一实施例提供一种显示面板，包括：基板，包括主显示区域、配备有电路区域和组件区域的辅助显示区域以及周边区域；布置于所述主显示区域的主显示要素及分别与所述主显示要素连接的主像素电路；第一显示要素，布置于所述组件区域；第二显示要素，布置于所述电路区域；辅助像素电路，布置于所述电路区域，其中，所述电路区域布置于所述主显示区域与所述组件区域之间，所述辅助像素电路包括：第一像素电路，分别与所述第一显示要素连接；以及第二像素电路，分别与所述第二显示要素连接，所述第二显示要素中的至少一部分与所述第一像素电路重叠。
6.在一实施例中，所述显示面板还可以包括：垫部，布置于所述周边区域，其中，所述电路区域包括将所述组件区域置于之间而隔开的第一电路区域及第二电路区域，所述第一电路区域以所述组件区域为基准与所述垫部远离布置，所述第二电路区域可以以所述组件区域为基准与所述垫部靠近布置。
7.在一实施例中，所述辅助像素电路中的一个辅助像素电路所占据的面积可以大于所述主像素电路中的一个主像素电路所占据的面积。
8.在一实施例中，所述主像素电路可以包括第一晶体管，所述第一晶体管配备有包含第一沟道区域的半导体层以及第一栅极电极，所述辅助像素电路包括第二晶体管，所述第二晶体管配备有包含第二沟道区域的半导体层以及第二栅极电极，所述第一晶体管和所述第二晶体管是驱动薄膜晶体管，所述第二沟道区域的宽度大于所述第一沟道区域的宽度。
9.在一实施例中，所述第二沟道区域的长度可以小于所述第一沟道区域的长度。
10.在一实施例中，所述主像素电路可以包括与所述第一晶体管重叠的主电容器，所述辅助像素电路包括与所述第二晶体管重叠的辅助电容器，所述辅助电容器的电容量大于
所述主电容器的电容量。
11.在一实施例中，所述第二像素电路可以布置于所述主像素电路与所述第一像素电路之间。
12.在一实施例中，所述第一像素电路的数量可以多于所述第二像素电路的数量。
13.在一实施例中，所述显示面板还可以包括：第一数据线及第二数据线，将所述辅助显示区域置于之间而隔开，其中，所述第一数据线和所述第二数据线通过数据连接线连接。
14.在一实施例中，所述数据连接线可以绕过所述辅助显示区域而布置于所述主显示区域。
15.在一实施例中，所述数据连接线的至少一部分可以布置于所述周边区域。
16.在一实施例中，还可以包括：屏蔽线，与所述数据连接线重叠。
17.在一实施例中，每单位面积的所述第一显示要素的数量及每单位面积的所述第二显示要素的数量可以少于每单位面积的所述主显示要素的数量。
18.本发明的另一侧面公开一种显示装置，包括：显示面板，包括主显示区域、布置有电路区域和组件区域的辅助显示区域以及周边区域；以及组件，在所述显示面板的下部以对应于所述组件区域的方式布置，其中，所述显示面板包括：基板；布置于所述主显示区域的主显示要素及与所述主显示要素连接的主像素电路；辅助显示要素及与所述辅助显示要素连接的辅助像素电路，所述辅助显示要素包括布置于所述组件区域的第一显示要素及布置于所述电路区域的第二显示要素，其中，所述辅助像素电路包括：第一像素电路，分别与所述第一显示要素连接；以及第二像素电路，分别与所述第二显示要素连接，所述电路区域布置于所述主显示区域与所述组件区域之间，所述第二显示要素中的至少一部分与所述第一像素电路重叠。
19.在一实施例中，所述显示面板还可以包括：垫部，布置于所述周边区域，其中，所述电路区域包括将所述组件区域置于之间而隔开的第一电路区域及第二电路区域，所述第一电路区域以所述组件区域为基准与所述垫部远离布置，所述第二电路区域以所述组件区域为基准与所述垫部靠近布置。
20.在一实施例中，所述主像素电路可以包括第一晶体管，所述第一晶体管配备有包含第一沟道区域的半导体层以及第一栅极电极，所述辅助像素电路包括第二晶体管，所述第二晶体管配备有包含第二沟道区域的半导体层以及第二栅极电极，所述第一晶体管和所述第二晶体管是驱动薄膜晶体管，所述第二沟道区域的宽度大于所述第一沟道区域的宽度。
21.在一实施例中，所述第二沟道区域的长度可以小于所述第一沟道区域的长度。
22.在一实施例中，所述主像素电路可以包括与所述第一晶体管重叠的主电容器，所述辅助像素电路包括与所述第二晶体管重叠的辅助电容器，所述辅助电容器的电容量大于所述主电容器的电容量。
23.在一实施例中，所述显示面板还可以包括：第一数据线及第二数据线，将所述辅助显示区域置于之间而隔开，其中，所述第一数据线和所述第二数据线通过数据连接线连接，所述显示面板还可以包括：屏蔽线，与所述数据连接线重叠。
24.在一实施例中，每单位面积的所述第一显示要素的数量及每单位面积的所述第二显示要素的数量可以少于每单位面积的所述主显示要素的数量。
25.如上所述，根据本发明的一实施例的显示面板及显示装置可以将邻近于组件区域布置的电路区域布置于显示区域内部而确保用于组件操作的区域，并且可以确保组件区域的面板内位置的自由度。因此，即使形成用于驱动组件区域的电路，也可以不增加周边区域的面积。
26.并且，可以使透明连接布线形成工艺最小化的同时充分确保组件区域的分辨率。当然，本发明的范围不限于这些效果。
附图说明
27.图1是示意性地图示根据本发明的一实施例的显示装置的立体图。
28.图2是示意性地示出可以包括在图1的显示装置的显示面板的平面图。
29.图3是放大图2的a区域的平面图。
30.图4是沿iv-iv'剖切图3的显示面板的一部分的示意性的剖视图。
31.图5a是根据一实施例的驱动主子像素的主像素电路的等效电路图。
32.图5b是示出根据本发明一实施例的一个主像素电路的平面图。
33.图6a是根据一实施例的驱动辅助子像素的辅助像素电路的等效电路图。
34.图6b是示出根据本发明的一实施例的一个辅助像素电路的平面图。
35.图7a是示意性地图示根据一实施例的主像素电路的半导体层的剖视图。
36.图7b是示意性地图示根据一实施例的辅助像素电路的半导体层的剖视图。
37.图8a示出根据一实施例的显示面板的一部分的示意性的剖视图，并示意性地图示主显示区域、组件区域及电路区域的一部分的剖视图。
38.图8b是示出根据一实施例的显示面板的一部分的示意性的剖视图。
39.图8c是示出根据一实施例的显示面板的一部分的示意性的剖视图。
40.图9a及图9b是示出根据一实施例的显示面板的一部分的示意性的平面图。
41.图10a是放大图9a的b区域的平面图。
42.图10b是放大图9b的c区域的平面图。
43.图10c是沿x-x'剖切图10b的一部分的剖视图。
44.附图标记说明
45.1：显示装置
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
mda：主显示区域
46.ca：组件区域
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
pca：电路区域
47.pca1：第一电路区域
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
pca2：第二电路区域
48.dpa：周边区域
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
pad：垫部
49.sda：辅助显示区域
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
pm：主子像素
50.pcm：主像素电路
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
pa：辅助子像素
51.pca：辅助像素电路
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
p1：第一子像素
52.pc1：第一像素电路
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
p2：第二子像素
53.pc2：第二像素电路
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
cst：主存储电容器
54.cst'：辅助存储电容器
ꢀꢀꢀꢀꢀꢀꢀ
dl：数据线
55.dwl：数据连接线
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
sld：屏蔽线
具体实施方式
56.本发明可以进行多种变换，且可以具有多个实施例，特定实施例举例示出于附图中并在具体实施方式中进行详细说明。参考与附图一起在后面详细描述的实施例，能够明确本发明的效果与特征以及达成所述效果与特征的方法。然而，本发明并不限于以下公开的实施例，可以以多种形态实现。
57.以下，将参照附图详细说明本发明的实施例，且在参照附图进行说明时，对相同或者相应的构成要素赋予相同的附图标记并省略对它们的重复说明。
58.在以下实施例中，第一、第二等术语并不被使用为限定性含义，而是被使用为将一个构成要素与其他构成要素进行区分的目的。
59.在以下的实施例中，只要在上下文中没有明确表示其他含义，则单数的表述包括复数的表述。
60.在以下的实施例中，“包括”或者“具有”等术语表示说明书上记载的特征或者构成要素的存在，并不预先排除附加一个以上的其他特征或者构成要素的可能性。
61.在以下的实施例中，提及膜、区域、构成要素等的部分位于另一部分上或者之上时，不仅包括在另一部分的紧邻的上方的情形，还包括其中间夹设其他膜、区域、构成要素等的情形。
62.为了便于说明，附图中的构成要素的大小可以被夸大或者缩小。例如，为了便于说明，在附图中示出的各个构成的大小以及厚度被任意地示出，因此本发明并不一定限于图示的内容。
63.在某个实施例能够以不同方式实现的情形下，特定工艺顺序可以按不同于所说明的顺序而执行。例如，连续说明的两个工艺可以实质上同时进行，也可以按与说明的顺序相反的顺序进行。
64.本说明书中，“a和/或b”表示是a、是b或者是a和b的情形。并且，“a及b中的至少一个”表示是a、是b或者是a和b的情形。
65.在以下的实施例中，当提到膜、区域、构成要素等形成了连接时，包括膜、区域、构成要素直接连接的情形和/或在膜、区域、构成要素中间夹设其他膜、区域、构成要素而间接连接的情形。例如，在本说明书中，当提到膜、区域、构成要素等形成了电连接时，包括膜、区域、构成要素等直接电连接的情形和/或在其中间夹设其他膜、区域、构成要素等而间接电连接的情形。
66.x轴、y轴以及z轴不限于直角坐标系上的三个轴，可以被解释为包括其的宽泛的含义。例如，x轴、y轴以及z轴虽然也可以垂直，但也可以指代彼此不垂直但彼此不同的方向。
67.图1是示意性地图示根据本发明的一实施例的显示装置的立体图。
68.参照图1，显示装置1包括显示区域da和显示区域da外侧的周边区域dpa。显示区域da包括辅助显示区域sda和至少部分地包围辅助显示区域sda的主显示区域mda。即，辅助显示区域sda和主显示区域mda可以单独地或一起显示图像。周边区域dpa可以是不布置显示要素的一种非显示区域。显示区域da可以被周边区域dpa整体包围。
69.图1图示了在主显示区域mda内布置有一个辅助显示区域sda的情形。作为另一实施例，显示装置1可以具有两个以上辅助显示区域sda，并且多个辅助显示区域sda的形状及尺寸可以彼此不同。当从大致垂直于显示装置1的上表面的方向观察时，辅助显示区域sda
的形状可以具有圆形、椭圆形、四边形等多边形、星形或钻石形等多种形状。并且，虽然图1图示了从大致垂直于显示装置1的上表面的方向上观察时在大致具有四边形形状的主显示区域mda的( y方向)上侧中央布置有辅助显示区域sda的情形，但是辅助显示区域sda也可以布置于四边形的主显示区域mda的一侧(例如，右上侧或左上侧)。
70.辅助显示区域sda包括电路区域pca和组件区域ca。电路区域pca可以布置于组件区域ca周围，并且可以布置于主显示区域mda与组件区域ca之间。电路区域pca的形状可以为与组件区域ca共享一个面的矩形形态。作为另一示例，电路区域pca的形状为被组件区域ca隔开的两个矩形形态，可以以组件区域ca为基准布置于上侧( y轴方向)及下侧(-y轴方向)。虽然图1图示了从大致垂直于显示装置1的上表面的方向观察时在大致具有四边形形状的组件区域ca的上侧( y轴方向)及下侧(-y轴方向)布置有电路区域pca的情形，但是电路区域pca也可以布置于四边形的组件区域ca的一侧(例如，左右(x轴方向))。
71.图2是示意性地示出可以包括在图1的显示装置的显示面板的平面图。
72.图3是放大图2的a区域的平面图。
73.参照图2及图3，构成显示面板10的各种构成要素布置于基板100上。基板100包括显示区域da以及包围显示区域da的周边区域dpa。显示区域da包括显示主图像的主显示区域mda以及布置有电路区域pca和组件区域ca并显示辅助图像的辅助显示区域sda。辅助图像可以与主图像一起形成一个整体图像，也可以是独立于主图像的图像。
74.在主显示区域mda可以布置有多个主子像素pm。主子像素pm可以分别利用诸如有机发光二极管(oled)的显示要素实现。与所述多个主子像素pm分别电连接而驱动所述主子像素pm的主像素电路pcm可以布置于主显示区域mda，并且主像素电路pcm可以与主子像素pm重叠而布置。
75.各个主子像素pm例如可以发出红色、绿色、蓝色或白色的光。主子像素pm可以布置为五瓦片(pentile)结构。例如，在以绿色光的子像素的中心点为四边形的中心点的虚拟四边形的顶点中，彼此面对的第一顶点、第三顶点可以布置有红色光的子像素，在作为其余顶点的第二顶点、第四顶点可以布置有蓝色光的子像素。绿色光的子像素的尺寸可以配备为小于其余子像素的尺寸。将这种像素排列结构称为五瓦片矩阵(pentile matrix)结构或五瓦片结构，并且通过应用共享邻近的像素来表现颜色的渲染(rendering)驱动，能够以较少数量的像素实现高分辨率。
76.虽然图3中图示了主子像素pm以五瓦片矩阵结构布置的情形，但是本发明不限于此。例如，主子像素pm可以以条纹(stripe)结构、马赛克(mosaic)排列结构、德尔塔(delta)排列结构等多种形状布置。
77.主显示区域mda可以被密封组件覆盖而被保护其免受外部空气或水分等的影响。
78.在辅助显示区域sda可以布置有多个辅助子像素pa。辅助子像素pa可以分别利用诸如有机发光二极管(oled)的显示要素实现。辅助子像素pa例如可以发出红色、绿色、蓝色或白色的光。
79.布置于辅助显示区域sda的辅助子像素pa可以以多种形状布置。一部分辅助子像素pa可以聚集而形成像素组，辅助子像素pa可以在像素组内以五瓦片(pentile)结构、条纹(stripe)结构、马赛克(mosaic)排列结构、德尔塔(delta)排列结构等多种形状布置。辅助子像素pa的排列结构可以与主子像素pm的排列结构相同。布置于辅助显示区域sda的辅助
子像素pa的每单位面积的数量可以少于布置于主显示区域mda的主子像素pm的每单位面积的数量。例如，布置于相同面积的辅助子像素pa的数量与主子像素pm的数量可以以1：2、1：4、1：8、1：9的比率配备。即，辅助显示区域sda的分辨率可以是主显示区域mda的分辨率的1/2、1/4、1/8、1/9。辅助子像素pa可以包括布置于组件区域ca的第一子像素p1和布置于电路区域pca中的第二子像素p2。
80.为了使主显示区域mda与辅助显示区域sda之间的视觉差异感最小化，辅助子像素pa可以为与主子像素pm相同的排列。由于以这种规则的排列布置，辅助子像素pa中的至少一部分可以与辅助像素电路pca重叠而布置。具体而言，第二子像素p2中的至少一部分可以与第一像素电路pc1中的一部分重叠而布置。
81.为了以与主子像素pm大致相同的亮度发光，辅助子像素pa可以形成为大于主子像素pm。
82.辅助显示区域sda可以被密封组件覆盖，从而被保护为免受外部空气或水分等的影响。如上文所述，辅助显示区域sda可以位于主显示区域mda的一侧，或者布置于显示区域da的内侧而被主显示区域mda包围。辅助显示区域sda可以包括第一电路区域pca1、第二电路区域pca2及组件区域ca。
83.在组件区域ca可以布置有多个第一子像素p1。多个第一子像素p1可以发出光而提供预定的图像。组件区域ca可以具有透射区域ta。透射区域ta可以布置为包围多个第一子像素p1。或者，透射区域ta也可以与多个第一子像素p1以网格形态布置。
84.在组件区域ca显示的图像可以相比于在主显示区域mda显示的图像分辨率低。即，组件区域ca可以配备有光及声音能够透射的透射区域ta，并且在透射区域ta上不布置子像素的情况下，每单位面积能够布置的第一子像素p1的数量少于在主显示区域mda中每单位面积布置的主子像素pm的数量。
85.由于组件区域ca具有透射区域ta，因此组件区域ca的分辨率可以低于主显示区域mda的分辨率。例如，组件区域ca的分辨率可以是主显示区域mda的分辨率的约1/2、3/8、1/3、1/4、2/9、1/8、1/9、1/16等。例如，主显示区域mda的分辨率可以是约500ppi，组件区域ca的分辨率可以是约250ppi或约180ppi。
86.在电路区域pca可以布置有多个第二子像素p2。多个第二子像素p2可以发出光而提供预定的图像。在电路区域pca显示的图像可以相比于在主显示区域mda显示的图像分辨率低。例如，电路区域pca的分辨率可以是主显示区域mda的分辨率的约1/2、3/8、1/3、1/4、2/9、1/8、1/9、1/16等。例如，主显示区域mda的分辨率可以是约500ppi，电路区域pca的分辨率可以是约250ppi或约180ppi。为了消除图像的差异感，电路区域pca的分辨率可以与组件区域ca的分辨率相同。
87.第一电路区域pca1及第二电路区域pca2中的每一个的面积可以小于组件区域ca的面积。作为一例，组件区域ca可以具有横向长度为3mm、纵向长度为3mm的正方形的形态，第一电路区域pca1及第二电路区域pca2可以具有横向长度为3mm、纵向长度为0.5mm的长方形的形态。
88.由于组件区域ca的面积可以大于电路区域pca的面积，因此第一子像素p1的数量可以多于第二子像素p2的数量。因此，驱动第一子像素p1的第一像素电路pc1的数量可以多于驱动第二子像素p2的第二像素电路pc2的数量。作为一例，布置于第一电路区域pca1的辅
助像素电路pca中与组件区域ca靠近布置的七行辅助像素电路pca可以是第一像素电路pc1，在 y方向上布置于上侧的三行辅助像素电路pca可以是第二像素电路pc2。并且，布置于第二电路区域pca2的辅助像素电路pca中与组件区域ca靠近布置的七行辅助像素电路pca可以是第一像素电路pc1，在-y方向上布置于下侧的三行辅助像素电路pca可以是第二像素电路pc2。
89.辅助像素电路pca占据的面积可以大于主像素电路pcm占据的面积。作为一例，辅助像素电路pca占据的面积可以是主像素电路pcm占据的面积的约两倍。
90.第一子像素p1可以与布置于电路区域pca的第一像素电路pc1隔开布置，并且第一子像素p1可以布置于组件区域ca。第一子像素p1可以通过第二连接布线twl2与第一像素电路pc1连接。
91.第二连接布线twl2可以包括第2-1连接布线twl2-1及第2-2连接布线twl2-2。第2-1连接布线twl2-1可以布置于电路区域pca，第2-2连接布线twl2-2可以布置于组件区域ca的透射区域ta。第2-1连接布线twl2-1可以布置于与第2-2连接布线twl2-2相同的层，但是可以利用与第2-2连接布线twl2-2不同的物质配备。第2-2连接布线twl2-2的末端可以配备为覆盖第2-1连接布线twl2-1的末端。第2-1连接布线twl2-1可以包括包含钼(mo)、铝(al)、铜(cu)、钛(ti)等的导电物质，并且可以形成为包括上述材料的多层或单层。如后文参照图7b所述，第二连接布线twl2还可以包括布置于与第2-1连接布线twl2-1及第2-2连接布线twl2-2不同的层的第2-3连接布线twl2-3。在一部分实施例中，第2-1连接布线twl2-1可以与数据线的一部分布置于相同的层并包括相同的物质。第2-2连接布线twl2-2可以利用透明的导电性物质配备。例如，第2-2连接布线twl2-2可以利用透明的导电性氧化物(tco：transparent conducting oxide)配备。第2-2连接布线twl2-2可以包括诸如铟锡氧化物(ito：indium tin oxide)、铟锌氧化物(izo：indium zinc oxide)、锌氧化物(zno：zinc oxide)、铟氧化物(in2o3：indium oxide)、铟镓氧化物(igo：indium gallium oxide)或铝锌氧化物(azo：aluminum zinc oxide)之类的导电性氧化物。
92.第2-1连接布线twl2-1可以相比于第2-2连接布线twl2-2配备为导电率高。第2-1连接布线twl2-1因布置于电路区域pca而不需要确保光透射率，因此第2-1连接布线twl2-1可以相比于第2-2连接布线twl2-2采用光透射率低但电导率高的物质。据此，可以使第二连接布线twl2的电阻值最小化。
93.第二子像素p2的一部分可以与布置于电路区域pca的第二像素电路pc2隔开布置，并且通过第一连接布线twl1与第二像素电路pc2电连接。第二子像素p2的其余一部分可以与第一像素电路pc1或第二像素电路pc2重叠而布置，并且与第二像素电路pc2电连接。
94.第一连接布线twl1可以布置于电路区域pca而将第二子像素p2与第二像素电路pc2电连接。第一连接布线twl1可以包括包含钼(mo)、铝(al)、铜(cu)、钛(ti)等的导电物质，并且可以形成为包括上述材料的多层或单层。第一连接布线twl1因布置于电路区域pca而不需要确保光透射率，因此第一连接布线twl1可以相比于第2-2连接布线twl2-2采用光透射率低但电导率高的物质。据此，可以使第一连接布线twl1的电阻值最小化。
95.第一像素电路pc1可以布置于电路区域pca，并且邻近于组件区域ca而布置。第二像素电路pc2可以布置于电路区域pca，并且与组件区域ca隔开而布置。即，当在a区域的上面沿大致垂直的方向观察时，第一像素电路pc1可以以y方向为基准布置于第一子像素p1与
第二像素电路pc2之间。
96.驱动子像素pm、pa的像素电路pcm、pca中的每一个可以与布置于周边区域dpa的外围电路电连接。在周边区域dpa可以布置有第一扫描驱动电路sdrv1、第二扫描驱动电路sdrv2、垫部pad、驱动电压供应线11及公共电压供应线13。
97.第一扫描驱动电路sdrv1可以通过扫描线sl向各个像素电路pcm、pca施加扫描信号。第一扫描驱动电路sdrv1可以通过发光控制线el向各个像素电路pcm、pca施加发光控制信号。第二扫描驱动电路sdrv2可以以主显示区域mda为中心位于第一扫描驱动电路sdrv1的相对侧，并且可以与第一扫描驱动电路sdrv1大致平行。主显示区域mda的主像素电路pcm中的一部分可以与第一扫描驱动电路sdrv1电连接，其余可以与第二扫描驱动电路sdrv2电连接。
98.垫部pad可以布置于基板100的一侧。垫部pad不被绝缘层覆盖而暴露，从而与印刷电路板30连接。在印刷电路板30上可以布置有显示驱动部32。
99.显示驱动部32可以生成向第一扫描驱动电路sdrv1和第二扫描驱动电路sdrv2传递的控制信号。显示驱动部32可以生成数据信号，并且生成的数据信号可以通过扇出布线fw以及与扇出布线fw连接的数据线dl传递到像素电路pcm、pca。
100.显示驱动部32可以向驱动电压供应线11供应驱动电压elvdd，并且向公共电压供应线13供应公共电压elvss。驱动电压elvdd可以通过与驱动电压供应线11连接的驱动电压线pl施加到像素电路pcm、pca，并且公共电压elvss可以与公共电压供应线13连接而施加到显示要素的对向电极。
101.驱动电压供应线11可以在主显示区域mda的下侧(-y轴方向)沿x方向延伸而配备。公共电压供应线13可以具有环形状的一侧开放的形状，而部分地包围主显示区域mda。
102.虽然图2图示了辅助显示区域sda为一个的情形，但是辅助显示区域sda可以配备为多个。在这种情况下，多个辅助显示区域sda可以彼此隔开而布置，并且可以对应于一个辅助显示区域sda的组件区域ca而布置有第一相机，对应于另一个辅助显示区域sda的组件区域ca而布置有第二相机。或者，可以对应于一个辅助显示区域sda的组件区域ca而布置有相机，对应于另一个辅助显示区域sda的组件区域ca而布置有红外传感器。多个辅助显示区域sda的形状及尺寸可以彼此不同地配备。
103.另外，组件区域ca可以配备为圆形、椭圆形、多边形或不规则形状。在一部分实施例中，组件区域ca可以配备为八边形。组件区域ca可以配备为四边形、六边形等多种形态的多边形。组件区域ca的一部分或全部可以被主显示区域mda包围，其余一部分可以被电路区域pca包围。
104.图4是沿iv-iv'剖切图3的显示面板的一部分的示意性的剖视图。
105.参照图4，显示装置1可以包括显示面板10以及与所述显示面板10重叠的组件40。在显示面板10上部还可以布置有保护显示面板10的覆盖窗(未图示)。
106.显示面板10包括作为与组件40重叠的区域的组件区域ca以及显示主图像的主显示区域mda。显示面板10可以包括基板100、基板100上的显示层disl、触摸屏层tsl、光学功能层ofl及布置于基板100下部的面板保护组件pb。
107.显示层disl可以包括包含薄膜晶体管tft的电路层pcl、包含作为显示要素的发光元件的显示要素层edl以及薄膜封装层tfel或者诸如密封基板(未图示)的密封组件encm。
在基板100与显示层disl之间、显示层disl内可以布置有绝缘层il、il'。
108.基板100可以利用玻璃、石英、高分子树脂等绝缘物质构成。基板100可以是刚性(rigid)基板或可进行弯曲(bending)、折叠(folding)、卷曲(rolling)等的柔性(flexible)基板。
109.在显示面板10的主显示区域mda可以布置有主像素电路pcm以及与其连接的发光元件。主像素电路pcm包括至少一个薄膜晶体管tft，并且可以控制发光元件的发光。主子像素pm可以通过发光元件的发光来实现。
110.显示面板10的电路区域pca1、pca2可以布置有辅助像素电路pca以及与其连接的发光元件。辅助像素电路pca可以包括至少一个薄膜晶体管tft，并且可以控制发光元件的发光。辅助子像素pa可以通过发光元件的发光来实现。
111.在显示面板10的组件区域ca可以布置有辅助子像素pa中的第一子像素p1。在本实施例中，第一像素电路pc1可以不布置于组件区域ca，而布置于电路区域pca1、pca2。作为一实施例，在图4中，当辅助显示区域sda被分成两半时布置于右侧( x方向)的第一像素电路pc1可以与当组件区域ca被分成两半时布置于右侧( x方向)的第一子像素p1连接。并且，当辅助显示区域sda被分成两半时布置于左侧(-x方向)的第一像素电路pc1可以与当组件区域ca被分成两半时布置于左侧(-x方向)的第一子像素p1连接。
112.第二像素电路pc2可以与布置于电路区域pca1、pca2的第二子像素p2连接。在这种情况下，第二子像素p2中的至少一部分可以与第一像素电路pc1重叠而布置。
113.第一像素电路pc1可以包括至少一个薄膜晶体管tft，并且通过连接布线twl与第一子像素p1连接。连接布线twl可以利用透明导电性物质配备。
114.对应于组件区域ca，可以在显示面板10的下部布置有作为作为电子要素的组件40。组件40是利用红外线或可见光等的相机，也可以具备成像元件。或者，组件40可以是太阳能电池、闪光灯(flash)、照度传感器、接近传感器、虹膜传感器。或者，组件40也可以具有接收声音的功能。为了最小化这种组件40的功能受到限制，组件区域ca可以包括使从组件40输出到外部或从外部朝向组件40行进的光和/或声音能够透射的透射区域ta。
115.透射区域ta可以是组件区域ca中不布置第一子像素p1的区域。透射区域ta可以是从对应于组件区域ca而布置的组件40发出的光/信号或者入射到组件40的光/信号所透射(transmission)的区域。连接第一像素电路pc1与第一子像素p1的连接布线twl可以布置于透射区域ta。由于连接布线twl可以利用透射率较高的透明导电性物质配备，因此即使在透射区域ta布置有连接布线twl，也可以确保透射区域ta的透射率。在根据本发明的一实施例的显示面板及配备该显示面板的显示装置的情况下，当光通过组件区域ca而透射时，光透射率可以为约10％以上，更优选地，25％以上、或者40％以上、或者50％以上、或者85％以上、或者90％以上。
116.在本实施例中，由于在组件区域ca不布置辅助像素电路pca，因此可以确保透射区域ta的面积，从而可以进一步提高光透射率。
117.显示要素层edl可以被薄膜封装层tfel覆盖，或者被密封基板覆盖。在一部分实施例中，薄膜封装层tfel可以包括至少一个无机封装层及至少一个有机封装层。作为一个实施例，薄膜封装层tfel可以包括第一无机封装层131及第二无机封装层133以及它们之间的有机封装层132。
118.第一无机封装层131及第二无机封装层133可以包括诸如硅氧化物(sio
x
)、硅氮化物(sin
x
)、硅氮氧化物(sio
x
ny)、铝氧化物(al2o3)、钛氧化物(tio2)、钽氧化物(ta2o5)、铪氧化物(hfo2)或锌氧化物(zno2)之类的一种以上无机绝缘物，并且可以通过化学气相沉积法(cvd)等形成。有机封装层132可以包括聚合物(polymer)系列的材料。聚合物系列的材料可以包括硅系树脂、丙烯酸系树脂、环氧系树脂、聚酰亚胺及聚乙烯等。
119.第一无机封装层131、有机封装层132及第二无机封装层133可以以覆盖主显示区域mda及辅助显示区域sda的方式一体地形成。
120.在显示要素层edl被密封基板(未图示)密封的情况下，密封基板可以将显示要素层edl置于之间而布置为与基板100相面对。在密封基板与显示要素层edl之间可以存在间隙。密封基板可以包括玻璃。在基板100与密封基板之间可以布置有利用玻璃料(frit)等构成的密封剂，并且密封剂可以布置于上述的周边区域dpa。布置于周边区域dpa的密封剂可以包围显示区域da而防止水分通过侧面渗透。
121.触摸屏层tsl可以获取根据外部的输入(例如，触摸事件)的坐标信息。触摸屏层tsl可以包括触摸电极以及与触摸电极连接的触摸布线。触摸屏层tsl可以以自电容方式或互电容方式感测外部输入。
122.触摸屏层tsl可以形成于薄膜封装层tfel上。或者，触摸屏层tsl可以在单独形成于触摸基板上之后通过诸如光学透明粘结剂(oca)之类的粘结层而结合于薄膜封装层tfel。作为一实施例，触摸屏层tsl可以直接形成于薄膜封装层tfel的紧邻上方，在这种情况下，粘结层可以不夹设于触摸屏层tsl与薄膜封装层tfel之间。
123.光学功能层ofl可以包括反射防止层。反射防止层可以降低从外部朝向显示装置1入射的光(外部光)的反射率。
124.在一部分实施例中，光学功能层ofl可以是偏光膜。光学功能层ofl可以配备有与透射区域ta对应的开口ofl_op。据此，透射区域ta的光透射率可以得到显著提高。在所述开口ofl_op可以填充有诸如光学透明树脂(ocr：optically clear resin)之类的透明的物质。
125.在一部分实施例中，光学功能层ofl可以利用黑矩阵和包括滤色器的滤光板配备。
126.面板保护组件pb可以贴附于基板100的下部而起到支撑并保护基板100的作用。面板保护组件pb可以配备有与组件区域ca对应的开口pb_op。通过在面板保护组件pb配备开口pb_op，可以提高组件区域ca的光透射率。面板保护组件pb可以配备为包括聚对苯二甲酸乙二醇酯(pet：polyethylene terephthalate)或聚酰亚胺(pi：polyimide)。
127.组件区域ca的面积可以配备为大于布置组件40的面积。据此，配备于面板保护组件pb的开口pb_op的面积可以与所述组件区域ca的面积不一致。
128.并且，在组件区域ca可以布置有多个组件40。所述多个组件40的功能可以彼此不同。例如，多个组件40可以包括相机(成像元件)、太阳能电池、闪光灯(flash)、接近传感器、照度传感器、虹膜传感器中的至少两个。
129.虽然在图4中在组件区域ca的下部没有布置下部金属层(bml：bottom metal layer)，但是根据一实施例的显示装置1可以包括阻断外部光到达辅助子像素pa的下部金属层。
130.在图4中，辅助像素电路pca和主像素电路pcm被相同地图示，但是辅助像素电路
pca和主像素电路pcm可以彼此不同地构成。作为一例，相比于主像素电路pcm的存储电容器，辅助像素电路pca的存储电容器可以构成为电容量更大。作为一例，辅助像素电路pca的驱动薄膜晶体管的沟道区域可以构成为与主像素电路pcm的驱动薄膜晶体管的沟道区域的形态不同。
131.图5a是根据一实施例的驱动主子像素的主像素电路的等效电路图。
132.参照图5a，主像素电路pcm可以包括第一晶体管t1、开关薄膜晶体管t2、补偿薄膜晶体管t3、第一初始化薄膜晶体管t4、操作控制薄膜晶体管t5、发光控制薄膜晶体管t6、第二初始化薄膜晶体管t7及主存储电容器cst。
133.虽然图5a图示了每个主像素电路pcm配备有信号线sl、sl-1、sl 1、el、dl、初始化电压线vl及驱动电压线pl的情形，但是本发明不限于此。作为又一实施例，信号线sl、sl-1、sl 1、el、dl中的至少一个和/或初始化电压线vl可以在相邻的像素电路共享。
134.第一晶体管t1的驱动漏极电极d1可以经由发光控制薄膜晶体管t6而与发光元件ed电连接。第一晶体管t1的驱动源极电极s1可以与操作控制薄膜晶体管t5的操作控制漏极电极d5和开关薄膜晶体管t2的开关漏极电极d2电连接。第一晶体管t1可以根据开关薄膜晶体管t2的开关操作接收数据信号dm而向发光元件ed供应驱动电流。第一晶体管t1可以是驱动薄膜晶体管。
135.开关薄膜晶体管t2的开关栅极电极g2可以与扫描线sl连接，开关源极电极s2可以与数据线dl连接。开关薄膜晶体管t2的开关漏极电极d2可以与第一晶体管t1的驱动源极电极s1连接的同时经由操作控制薄膜晶体管t5而与驱动电压线pl连接。开关薄膜晶体管t2执行如下的开关操作：根据通过扫描线sl接收的扫描信号sn导通，来将传递到数据线dl的数据信号dm传递到第一晶体管t1的驱动源极电极s1。
136.补偿薄膜晶体管t3的补偿栅极电极g3可以连接于扫描线sl。补偿薄膜晶体管t3的补偿源极电极s3可以与第一晶体管t1的驱动漏极电极d1连接的同时经由发光控制薄膜晶体管t6而与发光元件ed的像素电极连接。补偿薄膜晶体管t3的补偿漏极电极d3可以与主存储电容器cst的一个电极(例如，下部电极ce1)、第一初始化薄膜晶体管t4的第一初始化源极电极s4及第一晶体管t1的驱动栅极电极g1一同连接。补偿薄膜晶体管t3可以根据通过扫描线sl接收的扫描信号sn而导通(turn on)，从而将第一晶体管t1的驱动栅极电极g1与驱动漏极电极d1彼此连接而使第一晶体管t1二极管连接(diode-connection)。
137.第一初始化薄膜晶体管t4的第一初始化栅极电极g4可以与先前扫描线sl-1连接。第一初始化薄膜晶体管t4的第一初始化漏极电极d4可以与初始化电压线vl连接。第一初始化薄膜晶体管t4的第一初始化源极电极s4可以与主存储电容器cst的一个电极(例如，下部电极ce1)、补偿薄膜晶体管t3的补偿漏极电极d3及第一晶体管t1的驱动栅极电极g1一同连接。第一初始化薄膜晶体管t4可以执行如下的初始化操作，即，响应于通过先前扫描线sl-1接收的先前扫描信号sn-1而导通，来将初始化电压vint传递到第一晶体管t1的驱动栅极电极g1而使第一晶体管t1的驱动栅极电极g1的电压初始化。
138.操作控制薄膜晶体管t5的操作控制栅极电极g5可以与发光控制线el连接。操作控制薄膜晶体管t5的操作控制源极电极s5可以与驱动电压线pl连接。操作控制薄膜晶体管t5的操作控制漏极电极d5与第一晶体管t1的驱动源极电极s1及开关薄膜晶体管t2的开关漏极电极d2连接。
139.发光控制薄膜晶体管t6的发光控制栅极电极g6可以与发光控制线el连接。发光控制薄膜晶体管t6的发光控制源极电极s6可以与第一晶体管t1的驱动漏极电极d1及补偿薄膜晶体管t3的补偿源极电极s3连接。发光控制薄膜晶体管t6的发光控制漏极电极d6可以与发光元件ed的像素电极电连接。操作控制薄膜晶体管t5及发光控制薄膜晶体管t6根据通过发光控制线el接收的发光控制信号en同时导通，使得驱动电压elvdd别传递到发光元件ed，并且驱动电流流过发光元件ed。
140.第二初始化薄膜晶体管t7的第二初始化栅极电极g7可以连接于后续扫描线sl 1。第二初始化薄膜晶体管t7的第二初始化源极电极s7可以与发光元件ed的像素电极连接。第二初始化薄膜晶体管t7的第二初始化漏极电极d7可以与初始化电压线vl连接。第二初始化薄膜晶体管t7可以根据通过后续扫描线sl 1接收的后续扫描信号sn 1导通而使发光元件ed的像素电极初始化。
141.在图5a中，图示了第一初始化薄膜晶体管t4和第二初始化薄膜晶体管t7分别连接于先前扫描线sl-1及后续扫描线sl 1的情形，但是本发明不限于此。作为又一实施例，第一初始化薄膜晶体管t4及第二初始化薄膜晶体管t7全部连接于先前扫描线sl-1，从而根据先前扫描信号sn-1进行驱动。
142.主存储电容器cst的另一个电极(例如，上部电极ce2)可以与驱动电压线pl连接。主存储电容器cst的一个电极(例如，下部电极ce1)可以同时连接于第一晶体管t1的驱动栅极电极g1、补偿薄膜晶体管t3的补偿漏极电极d3、第一初始化薄膜晶体管t4的第一初始化源极电极s4。
143.发光元件ed的对向电极(例如，阴极)接收公共电压elvss。发光元件ed从第一晶体管t1接收驱动电流而发光。
144.主像素电路pcm不限于参照图7说明的薄膜晶体管及存储电容器的数量以及电路设计，其数量及电路设计可以进行多样的变更。
145.图5b是示出根据本发明一实施例的一个主像素电路的平面图。
146.参照图5b，第一晶体管t1、开关薄膜晶体管t2、补偿薄膜晶体管t3、第一初始化薄膜晶体管t4、操作控制薄膜晶体管t5、发光控制薄膜晶体管t6及第二初始化薄膜晶体管t7沿半导体层1130布置。半导体层1130可以布置于形成有作为无机绝缘物质的缓冲层的基板上。
147.半导体层1130的一部分区域对应于第一晶体管t1、开关薄膜晶体管t2、补偿薄膜晶体管t3、第一初始化薄膜晶体管t4、操作控制薄膜晶体管t5、发光控制薄膜晶体管t6及第二初始化薄膜晶体管t7的半导体层。换言之，第一晶体管t1、开关薄膜晶体管t2、补偿薄膜晶体管t3、第一初始化薄膜晶体管t4、操作控制薄膜晶体管t5、发光控制薄膜晶体管t6及第二初始化薄膜晶体管t7的半导体层可以被理解为彼此连接并以多种形状弯折。
148.半导体层1130包括沟道区域以及沟道区域两侧的源极区域及漏极区域，并且源极区域及漏极区域可以被理解为对应的薄膜晶体管的源极电极及漏极电极。以下，为了方便，将源极区域及漏极区域分别称为源极电极及漏极电极。
149.第一晶体管t1包括重叠于驱动沟道区域的驱动栅极电极g1以及驱动沟道区域两侧的驱动源极电极s1及驱动漏极电极d1。与驱动栅极电极g1重叠的驱动沟道区域可以具有诸如欧米茄(ω)形状的弯曲的形状，从而可以在较窄的空间内形成较长的沟道长度。在驱
动沟道区域的长度较长的情况下，栅极电压的驱动范围(driving range)变宽，从而可以更精细地控制从作为发光元件的有机发光二极管(oled)发出的光的灰度，并且可以提高显示质量。
150.开关薄膜晶体管t2包括重叠于开关沟道区域的开关栅极电极g2以及开关沟道区域两侧的开关源极电极s2及开关漏极电极d2。开关栅极电极g2可以与扫描线sl连接，开关源极电极s2可以通过第2-1接触孔cnt2-1及第2-2接触孔cnt2-2与数据线dl连接。开关漏极电极d2可以与驱动源极电极s1连接。
151.补偿薄膜晶体管t3是双薄膜晶体管，可以配备有重叠于两个补偿沟道区域的补偿栅极电极g3，补偿栅极电极g3可以连接于扫描线sl。补偿薄膜晶体管t3可以包括布置于两个补偿沟道区域两侧的补偿源极电极s3及补偿漏极电极d3。补偿薄膜晶体管t3可以通过后文所述的节点连接线1174与第一晶体管t1的驱动栅极电极g1连接。
152.第一初始化薄膜晶体管t4是双薄膜晶体管，可以配备有重叠于两个第一初始化沟道区域的第一初始化栅极电极g4，并且包括布置于两个第一初始化沟道区域两侧的第一初始化源极电极s4及第一初始化漏极电极d4。第一初始化漏极电极d4可以通过第四接触孔cnt4连接于初始化电压线vl。
153.操作控制薄膜晶体管t5可以包括重叠于操作控制沟道区域的操作控制栅极电极g5以及位于操作控制沟道区域两侧的操作控制源极电极s5及操作控制漏极电极d5。操作控制漏极电极d5可以与驱动源极电极s1连接。操作控制栅极电极g5可以与发光控制线el连接。操作控制源极电极s5可以通过第5-1接触孔cnt5-1及第5-2接触孔cnt5-2而与驱动电压线pl连接。
154.发光控制薄膜晶体管t6可以包括重叠于发光控制沟道区域的发光控制栅极电极g6以及位于发光控制沟道区域两侧的发光控制源极电极s6及发光控制漏极电极d6。发光控制栅极电极g6可以与发光控制线el连接。发光控制薄膜晶体管t6的发光控制源极电极s6可以与第一晶体管t1的驱动漏极电极d1及补偿薄膜晶体管t3的补偿源极电极s3连接。发光控制薄膜晶体管t6的发光控制漏极电极d6可以通过第6-1接触孔cnt6-1、第6-2接触孔cnt6-2及像素接触孔cnte而与发光元件ed的像素电极电连接。
155.第二初始化薄膜晶体管t7可以包括重叠于第二初始化沟道区域的第二初始化栅极电极g7以及位于第二初始化沟道区域两侧的第二初始化源极电极s7及第二初始化漏极电极d7。第二初始化薄膜晶体管t7的第二初始化源极电极s7可以与发光元件ed的像素电极连接。第二初始化薄膜晶体管t7的第二初始化漏极电极d7可以通过第七接触孔cnt7及第四接触孔cnt4与初始化电压线vl连接。
156.上述薄膜晶体管可以连接于信号线sl、sl-1、el、dl、初始化电压线vl及驱动电压线pl。
157.扫描线sl可以沿x方向延伸。扫描线sl的一区域可以对应于开关栅极电极g2及补偿栅极电极g3。例如，扫描线sl中与开关薄膜晶体管t2及补偿薄膜晶体管t3的沟道区域重叠的区域可以分别为开关栅极电极g2及补偿栅极电极g3。
158.先前扫描线sl-1可以沿x方向延伸，并且一部分区域可以分别对应于第一初始化栅极电极g4及第二初始化栅极电极g7。例如，先前扫描线sl-1中与第一初始化薄膜晶体管t4及第二初始化薄膜晶体管t7的沟道区域重叠的区域可以分别为第一初始化栅极电极g4
及第二初始化栅极电极g7。
159.发光控制线el沿x方向延伸。发光控制线el的一区域可以分别对应于操作控制栅极电极g5及发光控制栅极电极g6。例如，发光控制线el中与操作控制薄膜晶体管t5及发光控制薄膜晶体管t6的沟道区域重叠的区域可以分别为操作控制栅极电极g5及发光控制栅极电极g6。
160.驱动栅极电极g1作为浮置电极，可以通过上述的节点连接线1174而与补偿薄膜晶体管t3连接。
161.在上述先前扫描线sl-1、扫描线sl、发光控制线el及驱动栅极电极g1上可以将(多个)绝缘层置于之间而布置有电极电压线hl及初始化电压线vl。
162.电极电压线hl可以沿x方向延伸，从而与数据线dl及驱动电压线pl交叉。电极电压线hl的一部分可以覆盖驱动栅极电极g1的至少一部分，并且可以与驱动栅极电极g1一同形成主存储电容器cst。例如，驱动栅极电极g1可以是主存储电容器cst的下部电极ce1，电极电压线hl的一部分可以是主存储电容器cst的上部电极ce2。
163.主存储电容器cst的上部电极ce2与驱动电压线pl电连接。与此相关，电极电压线hl可以通过电容器接触孔cntc及第5-2接触孔cnt5-2而与驱动电压线pl连接。因此，电极电压线hl可以具有与驱动电压线pl相同的电压电平(恒定电压)。例如，电极电压线hl可以具有 5v的恒定电压。电极电压线hl可以理解为横向驱动电压线。
164.由于驱动电压线pl沿y方向延伸，并且与驱动电压线pl电连接的电极电压线hl沿与y方向交叉的x方向延伸，因此多条驱动电压线pl和电极电压线hl可以在显示区域构成网状结构(mesh structure)。
165.初始化电压线vl通过第四接触孔cnt4连接于第一初始化薄膜晶体管t4。初始化电压线vl可以通过第七接触孔cnt7及第四接触孔cnt4连接于第二初始化薄膜晶体管t7。另外，初始化电压线vl可以具有恒定电压(例如，-2v等)。
166.在上述电极电压线hl及初始化电压线vl上可以将(多个)绝缘层置于之间而布置有节点连接线1174及横向连接布线udl_h。
167.节点连接线1174的一端可以通过第三接触孔cnt3连接于补偿漏极电极d3，另一端可以通过第一接触孔cnt1连接于驱动栅极电极g1。上部电极ce2可以配备有第一存储开口sop，所述第一接触孔cnt1可以布置于第一存储开口sop内。
168.横向连接布线udl_h作为用于电连接通过辅助显示区域sda隔开布置的数据线的数据连接线dwl的一部分，可以沿x方向延伸而布置。横向连接布线udl_h可以与将绝缘层置于之间而布置的屏蔽线sld重叠而布置。屏蔽线sld可以通过横向接触孔cnth及第5-2接触孔cnt5-2与驱动电压线pl连接，从而具有与驱动电压线pl相同的电压电平(恒定电压)。例如，屏蔽线sld可以具有 5v的恒定电压。
169.在上述节点连接线1174及横向连接布线udl_h上可以将(多个)绝缘层置于之间而布置有数据线dl、驱动电压线pl、纵向连接布线udl_v及连接电极cm。
170.数据线dl可以沿y方向延伸，并且通过第2-1接触孔cnt2-1及第2-2接触孔cnt2-2与开关薄膜晶体管t2的开关源极电极s2连接。
171.驱动电压线pl可以沿y方向延伸，并且如上文所述地通过第5-2接触孔cnt5-2及电容器接触孔cntc与电极电压线hl连接。并且，驱动电压线pl可以通过第5-2接触孔cnt5-2及
第5-1接触孔cnt5-1连接于操作控制薄膜晶体管t5。
172.纵向连接布线udl_v作为用于电连接通过辅助显示区域sda隔开布置的数据线的数据连接线dwl(参照图9a及9b)的一部分，可以沿y方向延伸而布置。
173.连接电极cm可以电连接像素电极与发光控制漏极电极d6。换言之，发光控制漏极电极d6可以通过第6-1接触孔cnt6-1及第6-2接触孔cnt6-2与连接电极cm连接，并且连接电极cm通过像素接触孔cnte与像素电极连接。
174.图6a是根据一实施例的驱动辅助子像素的辅助像素电路的等效电路图。
175.参照图6a，与主像素电路pcm相同，辅助像素电路pca可以包括第二晶体管t1'、开关薄膜晶体管t2、补偿薄膜晶体管t3、第一初始化薄膜晶体管t4、操作控制薄膜晶体管t5、发光控制薄膜晶体管t6及第二初始化薄膜晶体管t7。第二晶体管t1'可以是驱动薄膜晶体管。
176.辅助像素电路pca可以包括具有比图5a的主像素电路pcm的主存储电容器cst大的容量的辅助存储电容器cst'。辅助存储电容器cst'可以配备为包括主存储电容器cst以及与其并联连接的追加存储电容器ca。由于辅助像素电路pca还包括追加存储电容器ca，因此包括于辅助像素电路pca的辅助存储电容器cst'的容量可以配备为大于包括于主像素电路pcm的主存储电容器cst的容量。作为一例，主存储电容器cst的电容量可以是61ff(毫微微法)，辅助存储电容器cst'的电容量可以是368ff(毫微微法)。
177.包括于辅助像素电路pca的各个薄膜晶体管t1'～t7的连接关系可以与在主像素电路pcm中的连接关系相同。
178.图6b是示出根据本发明的一实施例的一个辅助像素电路的平面图。
179.参照图6b，与主像素电路pcm相同，辅助像素电路pca可以包括第二晶体管t1'、开关薄膜晶体管t2、补偿薄膜晶体管t3、第一初始化薄膜晶体管t4、操作控制薄膜晶体管t5、发光控制薄膜晶体管t6及第二初始化薄膜晶体管t7，并且各个薄膜晶体管具有与在主像素电路pcm中相同的连接关系。
180.与主像素电路pcm相比，图6b的辅助像素电路pca差异在于辅助存储电容器cst'的电容量配备为大于主存储电容器cst的电容量。并且，差异在于数据线dl将(多个)绝缘层置于之间而布置于初始化电压线vl与驱动电压线pl之间，并且发光控制漏极电极d6通过第6-1接触孔cnt6-1及第6-4接触孔cnt6-4与第2-1连接布线twl2-1连接。
181.辅助存储电容器cst'可以包括第一下部电极ce1a、第二下部电极ce1b及辅助上部电极ce2'。第一下部电极ce1a可以同时执行驱动栅极电极g1的功能。第二下部电极ce1b可以布置于与第一下部电极ce1a同一层，并且在平面上将半导体层1130置于之间而隔开布置。由于在第二下部电极ce1b与半导体层1130重叠的情况下可能发生不期望的信号，因此，优选地，第二下部电极ce1b可以与半导体层1130不重叠。辅助上部电极ce2'可以以将第一下部电极ce1a及第二下部电极ce1b全部覆盖的尺寸形成。第一下部电极ce1a可以通过桥接布线1175与第二下部电极ce1b连接。辅助上部电极ce2'可以包括单一闭合曲线形态的第二存储开口sop'，桥接布线1175可以通过第一存储开口sop内部的第一接触孔cnt1和第二存储开口sop'内部的辅助接触孔cnta分别与第一下部电极ce1a及第二下部电极ce1b连接。
182.初始化电压线vl可以沿x方向延伸而布置，并且将第一初始化漏极电极d4置于之间而隔开布置。第一初始化漏极电极d4可以通过第4-1接触孔cnt4-1、第4-2接触孔cnt4-2
及第4-3接触孔cnt4-3而与初始化电压线vl连接。
183.图7a是示意性地图示根据一实施例的主像素电路的半导体层的剖视图。图7b是示意性地图示根据一实施例的辅助像素电路的半导体层的剖视图。
184.参照图7a及图7b，主像素电路pcm的第一晶体管t1的第一沟道区域cnl1呈弯折的形状。可以将作为第一沟道区域cnl1在y方向上的宽度的主宽度wm与作为沿弯折的x方向上的长度的主长度lm的比率wm/lm称为第一沟道区域cnl1的纵横比(aspect ratio)。辅助像素电路pca的第二晶体管t1'的第二沟道区域cnl2不弯折而呈四边形的形状。可以将作为第二沟道区域cnl2在y方向上的宽度的辅助宽度wa与作为x方向上的长度的辅助长度la的比率wa/la称为第二沟道区域cnl2的纵横比。第二沟道区域cnl2的纵横比可以大于第一沟道区域cnl2的纵横比。例如，辅助宽度wa可以大于主宽度wm。辅助长度la可以小于主长度lm。作为一例，主宽度wm可以是约3μm至约4μm，主长度lm可以是约17μm至约18μm，辅助宽度wa可以是约9μm至约11μm，辅助长度la可以是约9μm至约11μm。
185.图8a示出根据一实施例的显示面板的一部分的示意性的剖视图，并示意性地图示主显示区域、组件区域及电路区域的一部分的剖视图。
186.参照图8a，在主显示区域mda布置有主子像素pm，组件区域ca及电路区域pca配备有辅助子像素pa，在组件区域ca配备有透射区域ta。在主显示区域mda可以布置有包括主薄膜晶体管tft和主存储电容器cst的主像素电路pcm以及作为与主像素电路pcm连接的显示要素的主有机发光二极管oled。在组件区域ca及电路区域pca可以布置有辅助有机发光二极管oled'。在电路区域pca可以布置有包括辅助薄膜晶体管tft'和辅助存储电容器cst'的辅助像素电路pc1、pc2。另外，在组件区域ca及电路区域pca可以布置有连接第一像素电路pc1与辅助有机发光二极管oled'的连接布线twl2-1、twl2-2。在电路区域pca可以布置有连接第二像素电路pc2与辅助有机发光二极管oled'的第一连接布线twl1。
187.在本实施例中，第一像素电路pc1可以与布置于组件区域ca的第一子像素p1连接，第二像素电路pc2可以与布置于电路区域pca的第二子像素p2连接。为了使与主显示区域mda的视觉差异感最小化并提高可视性，第二子像素p2可以规则地排列。规则排列的第二子像素p2中的一部分可以布置为与第一像素电路pc1重叠。
188.并且，辅助像素电路pc1、pc2与主像素电路pcm在驱动薄膜晶体管和/或存储电容器的结构上可以不同。
189.在本实施例中，举例了采用有机发光二极管作为显示要素的情形，但作为另一实施例，可以采用无机发光元件或量子点发光元件作为显示要素。
190.以下，对包括于显示面板10的构成堆叠的结构进行说明。显示面板10可以通过基板100、缓冲层111、电路层pcl、显示要素层edl堆叠而配备。
191.基板100可以利用玻璃、石英、高分子树脂等绝缘物质构成。基板100可以是刚性(rigid)基板或可以进行弯曲(bending)、折叠(folding)、卷曲(rolling)等的柔性(flexible)基板。
192.缓冲层111可以位于基板100上而减少或阻断异物、湿气或外部空气从基板100的下部渗透，并且可以在基板100上提供平坦面。缓冲层111可以包括诸如氧化物或氮化物的无机物或者有机物或者有机/无机复合物，并且可以构成为无机物和有机物的单层或多层结构。在基板100与缓冲层111之间还可以包括阻断外部空气的渗透的阻挡层(未图示)。在
一部分实施例中，缓冲层111可以包括硅氧化物(sio
x
)或硅氮化物(sin
x
)。
193.电路层pcl可以布置于缓冲层111上，并且包括像素电路pcm、pca、第一栅极绝缘层112、第二栅极绝缘层113、层间绝缘层115及平坦化层117。主像素电路pcm可以包括主薄膜晶体管tft及主存储电容器cst，辅助像素电路pc1、pc2可以包括辅助薄膜晶体管tft'及辅助存储电容器cst'。
194.在缓冲层111上部可以布置有主薄膜晶体管tft及辅助薄膜晶体管tft'。主薄膜晶体管tft包括第一半导体层a1、第一栅极电极g1、第一源极电极s1、第一漏极电极d1。主薄膜晶体管tft可以与主有机发光二极管oled连接而驱动主有机发光二极管oled。辅助薄膜晶体管tft'可以与辅助有机发光二极管oled'连接而驱动辅助有机发光二极管oled'。辅助薄膜晶体管tft'具有与主薄膜晶体管tft相似的构成，因此以对主薄膜晶体管tft的说明代替辅助薄膜晶体管tft'的说明。
195.第一半导体层a1可以布置于所述缓冲层111上，并且可以包括多晶硅。作为另一实施例，第一半导体层a1可以包括非晶硅(amorphous silicon)。作为另一实施例，第一半导体层a1可以包括选自包括铟(in)、镓(ga)、锡(sn)、锆(zr)、钒(v)、铪(hf)、镉(cd)、锗(ge)、铬(cr)、钛(ti)及锌(zn)的群中选择的至少一种物质的氧化物。第一半导体层a1可以包括沟道区域和掺杂有杂质的源极区域及漏极区域。
196.可以以覆盖第一半导体层a1的方式配备有第一栅极绝缘层112。第一栅极绝缘层112可以包括诸如硅氧化物(sio
x
)、硅氮化物(sin
x
)、硅氮氧化物(sio
x
ny)、铝氧化物(al2o3)、钛氧化物(tio2)、钽氧化物(ta2o5)、铪氧化物(hfo2)或锌氧化物(zno2)等无机绝缘物。第一栅极绝缘层112可以是包括上述无机绝缘物的单层或多层。
197.在第一栅极绝缘层112上部以与所述第一半导体层a1重叠的方式布置有第一栅极电极g1。第一栅极电极g1可以包括钼(mo)、铝(al)、铜(cu)、钛(ti)等并构成为单层或多层。作为一例，第一栅极电极g1可以是mo的单层。
198.第二栅极绝缘层113可以以覆盖所述第一栅极电极g1的方式配备。第二栅极绝缘层113可以包括诸如硅氧化物(sio
x
)、硅氮化物(sin
x
)、硅氮氧化物(sio
x
ny)、铝氧化物(al2o3)、钛氧化物(tio2)、钽氧化物(ta2o5)、铪氧化物(hfo2)或锌氧化物(zno2)等无机绝缘物。第二栅极绝缘层113可以是包括上述无机绝缘物的单层或多层。
199.在第二栅极绝缘层113上部可以布置有主存储电容器cst的上部电极ce2及辅助存储电容器cst'的辅助上部电极ce2'。
200.在主显示区域mda中，主存储电容器cst的上部电极ce2可以与其下方的第一栅极电极g1重叠。将第二栅极绝缘层113置于之间而重叠的第一栅极电极g1及上部电极ce2可以构成主存储电容器cst。第一栅极电极g1可以是主存储电容器cst的下部电极ce1。
201.在电路区域pca中，辅助存储电容器cst'的辅助上部电极ce2'可以与其下方的辅助薄膜晶体管tft'的栅极电极重叠。辅助薄膜晶体管tft'的栅极电极可以是辅助存储电容器cst'的第一下部电极ce1a。辅助存储电容器cst'还可以包括与第一下部电极ce1a布置于同一层的第二下部电极ce1b。辅助存储电容器cst'的辅助上部电极ce2'可以与第一下部电极ce1a及第二下部电极ce1b重叠。第一下部电极ce1a与第二下部电极ce1b可以电连接。通过这种构成，辅助存储电容器cst'的电容量可以配备为大于主存储电容器cst的电容量。
202.上部电极ce2、ce2'可以包括铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍
(ni)、钕(nd)、铱(ir)、铬(cr)、钙(ca)、钼(mo)、钛(ti)、钨(w)和/或铜(cu)，并且可以是上述物质的单层或多层。
203.层间绝缘层115可以以覆盖所述上部电极ce2、ce2'的方式形成。层间绝缘层115可以包括硅氧化物(sio
x
)、硅氮化物(sin
x
)、硅氮氧化物(sio
x
ny)、铝氧化物(al2o3)、钛氧化物(tio2)、钽氧化物(ta2o5)、铪氧化物(hfo2)或锌氧化物(zno2)等。层间绝缘层115可以是包括上述无机绝缘物的单层或多层。
204.源极电极s1及漏极电极d1可以布置于层间绝缘层115上。源极电极s1及漏极电极d1可以包括包含钼(mo)、铝(al)、铜(cu)、钛(ti)等的导电物质，并且可以形成为包括上述材料的多层或单层。作为一例，源极电极s1及漏极电极d1可以构成为ti/al/ti的多层结构。
205.在层间绝缘层115上部可以布置有与第一像素电路pc1连接的连接布线twl2-1、twl2-2。连接布线twl2-1、twl2-2可以从电路区域pca延伸至组件区域ca而布置，从而连接辅助有机发光二极管oled'与第一像素电路pc1。
206.第一连接布线twl1可以布置于电路区域pca而与第二像素电路pc2(例如，辅助薄膜晶体管tft')连接。第一连接布线twl1可以包括包含钼(mo)、铝(al)、铜(cu)、钛(ti)等的导电物质，并且可以形成为包括上述材料的多层或单层。
207.第2-1连接布线twl2-1可以布置于电路区域pca而与第一像素电路pc1(例如，辅助薄膜晶体管tft')连接。第2-2连接布线twl2-2可以与第2-1连接布线twl2-1连接，并且布置于组件区域ca的透射区域ta。第2-2连接布线twl2-2可以布置于与第2-1连接布线twl2-1相同的层，并且利用与第2-1连接布线twl2-1不同的物质配备。第2-2连接布线twl2-2的末端可以配备为覆盖第2-1连接布线twl2-1的末端。
208.第2-1连接布线twl2-1可以包括包含钼(mo)、铝(al)、铜(cu)、钛(ti)等的导电物质，并且可以形成为包括上述材料的多层或单层。第2-1连接布线twl2-1可以与第一连接布线twl1在相同的工艺中形成于相同的层。第2-1连接布线twl2-1可以包括与第一连接布线twl1相同的物质。
209.第2-2连接布线twl2-2可以利用透明的导电性物质配备。例如，第2-2连接布线twl2-2可以利用透明的导电性氧化物(tco：transparent conducting oxide)配备。第2-2连接布线twl2-2可以包括诸如铟锡氧化物(ito：indium tin oxide)、铟锌氧化物(izo：indium zinc oxide)、锌氧化物(zno：zinc oxide)、铟氧化物(in2o3：indium oxide)、铟镓氧化物(igo：indium gallium oxide)或铝锌氧化物(azo：aluminum zinc oxide)的导电性氧化物。
210.第2-1连接布线twl2-1可以相比于第2-2连接布线twl2-2配备为导电率高。由于第2-1连接布线twl2-1布置于电路区域pca，因此不需要确保光透射率，因此相比于第2-2连接布线twl2-2，第2-1连接布线twl2-1可以采用光透射率低但电导率高的物质。据此，可以使连接布线twl的电阻值最小化。
211.可以以覆盖源极电极s1、s2、漏极电极d1、d2及连接布线twl的方式布置有平坦化层117。平坦化层117可以具有平坦的上表面，使得布置于其上部的第一像素电极121及第二像素电极121'可以平坦地形成。
212.平坦化层117可以包括有机物质或无机物质，并且可以具有单层结构或多层结构。平坦化层117可以利用第一平坦化层117a及第二平坦化层117b配备。据此，可以在第一平坦
化层117a与第二平坦化层117b之间形成布线等的导电图案，从而有利于高集成化。在第一平坦化层117a上部可以布置有连接电极cm、cm'以及数据连接线dwl(参照图9a及9b)。
213.这样的平坦化层117可以包括诸如苯并环丁烯(bcb：benzocyclobuten e)、聚酰亚胺(polyimide)、六甲基二硅氧烷(hmdso：hexamethyldisiloxa ne)、聚甲基丙烯酸甲酯(pmma：polymethylmethacrylate)或者聚苯乙烯(ps)之类的一般通用高分子、具有酚类基的高分子衍生物、丙烯酸类高分子、酰亚胺类高分子、芳基醚类高分子、酰胺类高分子、氟类高分子、对二甲苯类高分子或乙烯醇类高分子等。另外，平坦化层117可以包括诸如硅氧化物(sio
x
)、硅氮化物(sin
x
)、硅氮氧化物(sio
x
ny)、铝氧化物(al2o3)、钛氧化物(tio2)、钽氧化物(ta2o5)、铪氧化物(hfo2)或锌氧化物(zno2)等无机绝缘物。当形成平坦化层117时，为了在形成层之后提供平坦的上表面，可以在该层的上表面上进行化学机械抛光。
214.第一平坦化层117a可以以覆盖像素电路的方式布置。第二平坦化层117b可以布置于所述第一平坦化层117a上，并且可以具有平坦的上表面，使得像素电极121、121'可以平坦地形成。
215.在第二平坦化层117b上布置有有机发光二极管oled、oled'。有机发光二极管oled、oled'的像素电极121、121'可以通过布置于第一平坦化层117a上的连接电极cm、cm'而与像素电路连接。
216.第一像素电极121和第二像素电极121'可以包括诸如铟锡氧化物(ito：indium tin oxide)、铟锌氧化物(izo：indium zinc oxide)、锌氧化物(zno：zinc oxide)、铟氧化物(in2o3：indium oxide)、铟镓氧化物(igo：indium gallium oxide)或铝锌氧化物(azo：aluminum zinc oxide)之类的导电性氧化物。第一像素电极121和第二像素电极121'可以包括包含银(ag)、镁(mg)、铝(al)、铂(pt)、钯(pd)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)或其化合物的反射膜。例如，第一像素电极121和第二像素电极121'可以具有在上述反射膜的上方/下方具有利用ito、izo、zno或in2o3形成的膜的结构。在这种情况下，第一像素电极121和第二像素电极121'可以具有堆叠为ito/ag/ito的结构。
217.堤层119可以在平坦化层117上覆盖第一像素电极121及第二像素电极121'中的每一个的边缘，并且配备有使第一像素电极121及第二像素电极121'的中央部暴露的第一开口op1及第二开口op2。通过所述第一开口op1及第二开口op2定义有机发光二极管oled、oled'的发光区域(即，子像素pm、pa)的尺寸及形状。
218.堤层119增加像素电极121、121'的边缘与像素电极121、121'上部的对向电极123之间的距离，从而可以起到防止在像素电极121、121'的边缘发生电弧(arc)等的作用。堤层119可以利用诸如聚酰亚胺、聚酰胺(polyamide)、丙烯酸树脂、苯并环丁烯、六甲基二硅氧烷(hmdso：hexamethyldisiloxane)及酚醛树脂等有机绝缘物质通过旋涂等方法形成。
219.在堤层119的第一开口op1及第二开口op2的内部布置有以分别对应于第一像素电极121及第二像素电极121'的方式形成的第一发光层122b及第二发光层122b'。第一发光层122b和第二发光层122b'可以包括高分子物质或低分子量物质，并且可以发出红色、绿色、蓝色或白色的光。
220.在第一发光层122b和第二发光层122b'的上部和/或下部可以布置有有机功能层122e。有机功能层122e可以包括第一功能层122a和/或第二功能层122c。第一功能层122a或第二功能层122c可以省略。
221.第一功能层122a可以布置于第一发光层122b和第二发光层122b'的下部。第一功能层122a可以是利用有机物配备的单层或多层。第一功能层122a可以是作为单层结构的空穴传输层(htl：hole transport layer)。或者，第一功能层122a可以包括空穴注入层(hil：hole injection layer)和空穴传输层(htl)。第一功能层122a可以以对应于包括在主显示区域mda和包括组件区域ca及电路区域pca的辅助显示区域sda的有机发光二极管oled、oled'的方式一体地形成。
222.第二功能层122c可以布置于所述第一发光层122b及第二发光层122b'上部。第二功能层122c可以是利用有机物配备的单层或多层。第二功能层122c可以包括电子传输层(etl：electron transport layer)和/或电子注入层(eil：electron injection layer)。第二功能层122c可以以对应于包括在主显示区域mda和包括组件区域ca及电路区域pca的辅助显示区域sda的有机发光二极管oled、oled'的方式一体地形成。
223.在第二功能层122c上部布置有对向电极123。对向电极123可以包括功函数较低的导电性物质。例如，对向电极123可以包括包含银(ag)、镁(mg)、铝(al)、铂(pt)、钯(pd)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、锂(li)、钙(ca)或它们的合金等的(半)透明层。或者，对向电极123还可以在包含上述物质的(半)透明层上包括诸如ito、izo、zno或in2o3的层。对向电极123可以以对应于包括在主显示区域mda和包括组件区域ca及电路区域pca的辅助显示区域sda的有机发光二极管oled、oled'的方式一体地形成。
224.形成于主显示区域mda的从第一像素电极121到对向电极123的层可以构成主有机发光二极管oled。形成于组件区域ca及电路区域pca的从第二像素电极121'到对向电极123的层可以构成辅助有机发光二极管oled'。
225.在对向电极123上可以形成有包括有机物质的上部层150。上部层150可以是为了在保护对向电极123的同时提高光提取效率而设置的层。上部层150可以包括折射率比对向电极123高的有机物质。或者，上部层150可以通过折射率彼此不同的层堆叠来配备。例如，上部层150可以通过高折射率层/低折射率层/高折射率层堆叠来配备。此时，高折射率层的折射率可以为1.7以上，低折射率层的折射率可以为1.3以下。
226.上部层150可以追加地包括lif。或者，上部层150可以追加地包括诸如硅氧化物(sio
x
)、硅氮化物(sin
x
)的无机绝缘物。
227.图8b是示出根据一实施例的显示面板的一部分的示意性的剖视图。在图8b中，与图8a相同的附图标记表示相同部件，因此省略其重复说明。
228.参照图8b，第2-3连接布线twl2-3可以布置于与第2-1连接布线twl2-1及第2-2连接布线twl2-2不同的层。例如，第2-1连接布线twl2-1可以布置于层间绝缘层115上部，并且第2-3连接布线twl2-3可以布置于第一平坦化层117a上部。
229.第2-1连接布线twl2-1和第2-3连接布线twl2-3可以在组件区域ca与电路区域pca的边界附近通过贯通第一平坦化层117a的接触孔连接。第2-3连接布线twl2-3可以利用导电率较高的物质配备。
230.如图8a及8b所示，第2-2连接布线twl2-2可以存在于位于层间绝缘层115上部及第二平坦化层117b下部的第一平坦化层117a。由于这样地在单层布置有第2-2连接布线twl2-2，因此可以最小化在整个工艺过程中为了形成第2-2连接布线twl2-2而需要追加的工艺。换言之，用于形成第2-2连接布线twl2-2的工艺步骤可以仅追加一个步骤。
231.图8c是示出根据一实施例的显示面板的一部分的示意性的剖视图。在图8c中，与图8a相同的附图标记表示相同部件，因此省略其重复说明。
232.显示面板10的无机绝缘层il可以配备有与组件区域ca对应的孔或槽(groove)。例如，若第一栅极绝缘层112、第二栅极绝缘层113及层间绝缘层115统称为无机绝缘层il，则无机绝缘层il可以具有对应于透射区域ta的第一孔h1。第一孔h1可以使缓冲层111或基板100的上表面的一部分暴露。第一孔h1可以为以对应于组件区域ca的方式形成的第一栅极绝缘层112的开口、第二栅极绝缘层113的开口及层间绝缘层115的开口重叠的孔。这些开口可以通过单独的工艺分别形成，或者通过同一工艺同时形成。在这些开口通过单独的工艺形成的情况下，第一孔h1的内侧面也可以不平滑而具有诸如台阶形状的阶梯差。当然，与此不同，无机绝缘层il也可以具有使缓冲层111暴露的槽(groove)，而不是第一孔h1。在无机绝缘层il的孔或槽内部可以填充有有机绝缘物质。所述有机绝缘物质可以是与第一平坦化层117a相同的物质。
233.无机绝缘层il具有与组件区域ca对应的孔或槽(groove)，从而可以增加组件区域ca的光透射率。具体而言，对应于组件区域ca的孔或槽(groove)可以被填充有机绝缘物质，所述有机绝缘物质可以相比于构成无机绝缘层il的物质而具有更高的光透射率。因此，可以增加组件区域ca的光透射率。
234.第2-2连接布线twl2-2可以与图8a不同地布置于第一平坦化层117a上。
235.图9a及图9b是示出根据一实施例的显示面板的一部分的示意性的平面图。
236.参照图9a及图9b，显示面板10可以包括向各个像素电路pcm、pca传递数据信号的数据线和传递扫描信号的扫描线sl。
237.扫描线sl可以沿x方向延伸而布置。布置于同一行的主像素电路pcm和第一像素电路pc1可以连接于同一扫描线sl而接收扫描信号。布置于同一行的主像素电路pcm和第二像素电路pc2可以连接于同一扫描线sl而接收扫描信号。
238.数据线可以沿y方向延伸而布置。一部分数据线可以被辅助显示区域sda隔开为第一数据线dl1及第二数据线dl2。第一数据线dl1及第二数据线dl2可以通过数据连接线dwl电连接。数据连接线dwl可以包括为了避免干扰而布置于彼此不同的层的横向连接布线udl_h及纵向连接布线uld_v。布置于同一列的第一像素电路pc1、第二像素电路pc2及主像素电路pcm可以连接于同一第一数据线dl1、第二数据线dl2及数据连接线dwl而接收相同的数据信号。第一数据线dl1、第二数据线dl2及数据连接线dwl可以布置于显示区域da上。
239.根据本发明的另一实施例，如图9b所示，数据连接线dwl和第二数据线dl2、dl2'的一部分可以布置于周边区域dpa。
240.图10a是放大图9a的b区域的平面图。
241.数据连接线可以包括沿x方向延伸的横向连接布线udl_h以及沿y方向延伸的纵向连接布线uld_v。横向连接布线udl_h及纵向连接布线uld_v可以为了避免干扰而布置于彼此不同的层。横向连接布线udl_h可以与屏蔽线sld重叠而布置，使得横向连接布线udl_h可以被稳定地驱动。横向连接布线udl_h可以与层间绝缘层115(图8a)形成于相同的层，并且包括相同的物质。横向连接布线udl_h可以通过接触孔与纵向连接布线uld_v连接而在y方向上传递数据信号。纵向连接布线uld_v可以与连接电极cm(图8a)形成于相同的层，并且包括相同的物质。
242.图10b是放大图9b的c区域的平面图。图10c是沿x-x'截取图10b的一部分的剖视图。
243.在图10b及图10c中，与图8a相同的附图标记表示相同部件，因此省略其重复说明。
244.参照图10b及图10c，在第一栅极绝缘层112上可以布置有第一水平线1131，在第二栅极绝缘层113上可以布置有第二水平线1151。第一水平线1131和第二水平线1151可以是数据连接线的一部分。第一水平线1131可以布置于第一栅极绝缘层112上。并且，第一水平线1131可以与存储电容器的下部电极ce1或栅极电极布置于相同的层，并且包括相同的物质。第二水平线1151可以布置于第二栅极绝缘层113上。并且，第二水平线1151可以与存储电容器的上部电极ce2布置于相同的层，并且包括相同的物质。第二水平线1151可以通过接触孔而与第一连接布线1171连接。第一连接布线1171可以布置于层间绝缘层115上。并且，第一连接布线1171可以与横向连接布线udl_h(图10a)形成于相同的层，并且包括相同的物质。第一水平线1131可以通过接触孔而与第一连接布线1171连接。第一连接布线1171可以沿y方向延伸并且在到达主显示区域mda时再次通过接触孔而与第二连接布线1173连接。第二连接布线1173可以包括与纵向连接布线uld_v(图10a)相同的物质。
245.如上以附图中所示的一实施例为参考说明了本发明，但这仅为示例性的，只要是在本技术领域中具有普通知识的人便可以据此而理解本发明能够实现多种变形且能够实现实施例的变形。因此，本发明的真正的技术保护范围应当根据所记载的权利要求书的技术思想而被确定。