像素电路及其驱动方法、显示面板与流程

1.本发明涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示面板。


背景技术：

2.发光二极管显示面板因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示面板中的主流。
3.显示面板具备多个像素电路，像素电路用于驱动发光二极管发光，发光二极管的驱动电流通过传输线会产生压降(ir drop)，影响像素电路产生的驱动电流大小，由于ir drop以及发光二极管跨压的影响，在相同灰阶电压下，发光二极管的驱动电流会不同，造成显示不均。


技术实现要素：

4.本发明提供了一种像素电路及其驱动方法、显示面板，以实现驱动晶体管的阈值电压的补偿并降低ir drop的影响，提高显示的均一性。
5.根据本发明的一方面，提供了一种像素电路，包括：驱动模块、第一存储模块、第二存储模块、数据写入模块、初始化模块和发光模块；
6.所述初始化模块用对所述驱动模块的控制端和/或第一端进行初始化；
7.所述第一存储模块连接于所述驱动模块的控制端和第二端之间；所述第二存储模块连接于所述驱动模块的第二端和第二电源之间；
8.所述数据写入模块连接于所述驱动模块的控制端和数据线之间，用于向所述驱动模块的控制端传输所述数据线输出的数据电压；
9.所述发光模块连接于所述驱动模块的第一端和第一电源之间，所述发光模块包括阳极和阴极，所述第一电源连接所述发光模块的阳极。
10.可选的，所述像素电路，还包括发光控制模块；
11.所述发光控制模块连接第三电源，所述发光控制模块用于控制所述第一电源和所述第三电源之间的路径的连通或者断开，以在所述路径连通时控制所述发光模块发光。
12.可选的，所述发光控制模块包括第一发光控制模块，所述第一发光控制模块连接于所述驱动模块的第二端和第三电源之间；所述第一电源的电压大于所述第三电源的电压；
13.优选地，所述第二电源和所述第三电源为同一电源。
14.可选的，所述驱动模块包括第一晶体管，所述第一存储模块包括第一存储电容，所述第二存储模块包括第二存储电容，所述数据写入模块包括第二晶体管，所述第一发光控制模块包括第三晶体管；
15.所述第二晶体管的第一极与所述数据线电连接，所述第二晶体管的第二极与所述第一晶体管的栅极电连接，所述第二晶体管的栅极与第一扫描线电连接；
16.所述第三晶体管的第一极与所述第三电源电连接，所述第三晶体管的第二极与所述第一晶体管的第二极电连接，所述第三晶体管的栅极与发光控制信号线电连接；
17.所述第一存储电容的第一端与所述第一晶体管的栅极电连接，所述第一存储电容的第二端与所述第一晶体管的第二极电连接，所述第二存储电容的第一端与所述第一存储电容的第二端电连接，所述第二存储电容的第二端与所述第二电源电连接。
18.可选的，所述发光控制模块还包括第二发光控制模块，所述发光模块的阴极通过所述第二发光控制模块连接所述驱动模块的第一端。
19.可选的，所述第二发光控制模块包括第四晶体管；
20.所述第四晶体管的第一极与所述发光模块的阴极电连接，所述第四晶体管的第二极与所述驱动模块的第一端电连接，所述第四晶体管的栅极与发光控制信号线电连接。
21.可选的，所述初始化模块包括第一初始化模块和第二初始化模块；所述第一初始化模块连接于第四电源与所述驱动模块的控制端之间，所述第二初始化模块连接于第五电源与所述驱动模块的第一端之间。
22.可选的，所述第一初始化模块包括第五晶体管，所述第二初始化模块包括第六晶体管；
23.所述第五晶体管的第一极与所述第四电源电连接，所述第五晶体管的第二极与所述驱动模块的控制端电连接，所述第五晶体管的栅极与第二扫描线电连接；
24.所述第六晶体管的第一极与第五电源电连接，所述第六晶体管的第二极与所述驱动模块的第一端电连接，所述第六晶体管的栅极与所述第二扫描线电连接；
25.优选地，所述第四电源与所述第二电源为同一电源；
26.优选地，所述第五电源与所述第二电源为同一电源。
27.根据本发明的另一方面，提供了一种像素电路的驱动方法，所述像素电路包括驱动模块、第一存储模块、第二存储模块、数据写入模块、初始化模块和发光模块，所述像素电路的驱动方法包括初始化阶段、补偿阶段、数据写入阶段和发光阶段；
28.在所述初始化阶段，所述初始化模块对驱动模块的控制端和第一端进行初始化；
29.在补偿阶段，所述驱动模块的第一端的电压向所述第一存储模块和所述第二存储模块充电，对所述驱动模块进行阈值补偿；
30.在所述数据写入阶段，所述数据写入模块对所述驱动模块的控制端传输数据电压；
31.在所述发光阶段，所述驱动模块响应其控制端和第二端的电压产生驱动电流以驱动所述发光模块发光。
32.根据本发明的另一方面，提供了一种显示面板，包括上述任一项所述的像素电路。
33.本发明实施例提供了一种像素电路及其驱动方法、显示面板，像素电路包括驱动模块、第一存储模块、第二存储模块、数据写入模块、初始化模块和发光模块。初始化模块用对驱动模块的控制端和第一端进行初始化，第一存储模块连接于驱动模块的控制端和第二端之间；第二存储模块连接于驱动模块的第二端和第二电源之间；数据写入模块连接于驱动模块的控制端和数据线之间，用于向驱动模块的控制端传输数据线输出的数据电压；发光模块连接于驱动模块的第一端和第一电源之间，发光模块包括阳极和阴极，第一电源连接发光模块的阳极。本发明实施例提供的像素电路，在发光阶段，驱动电流的大小仅与驱动
模块的控制端和第二端的电压有关，而发光模块连接于第一电源和驱动模块的第一端之间，发光模块的跨压不会对驱动电流的大小产生影响，改善因发光模块的跨压造成显示亮度不均的问题。同时，发光模块的阴极与驱动模块的第一端连接，而不是与提供低电压的电源连接，降低电源传输时的ir drop的影响，有利于提高显示亮度的均一性。且数据写入阶段和补偿阶段分开，阈值电压的补偿较为充分，数据写入时间短，利于高分辨率及高刷新率。
34.应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
35.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
36.图1是本发明实施例提供的一种像素电路的结构示意图；
37.图2是本发明实施例提供的另一种像素电路的结构示意图；
38.图3是本发明实施例提供的另一种像素电路的结构示意图；
39.图4是本发明实施例提供的另一种像素电路的结构示意图；
40.图5是本发明实施例提供的一种像素电路的驱动时序图；
41.图6是本发明实施例提供的一种数据电压与驱动电流的关系曲线图；
42.图7是本发明实施例提供的另一种像素电路的结构示意图；
43.图8是本发明实施例提供的另一种像素电路的驱动时序图；
44.图9是本发明实施例提供的一种像素电路的驱动方法的流程图；
45.图10是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
46.为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
47.需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
48.正如背景技术中所述现有显示会出现显示不均的问题，经发明人研究发现出现上
述问题的原因在于：在显示面板中，像素电路向发光二极管提供相应的驱动电流，驱动电流会流向发光二极管的阴极连接的电源，电源通过各导线传输至各个发光二极管的阴极，而在传输过程中，由于导线具有一定的电阻，会产生一个直流压降，即ir drop。发光二极管的跨压也即发光二极管的管压降，由于工艺等影响，不同发光二极管的跨压会有差异。由于ir drop以及发光二极管跨压的影响，导致每一像素电路中驱动晶体管的源极的电压不同，导致发光二极管发光亮度不同，发光二极管的发光亮度通常与驱动晶体管生成的驱动电流成正比，驱动电流i＝f(vgs-vth)2，其中，vgs为驱动晶体管的栅极、源极电压差，vth为驱动晶体管的阈值电压，f为与驱动晶体管的导电沟道的宽长比等有关的固定值。例如当驱动晶体管为n型晶体管时，驱动晶体管的源极连接发光二极管的阳极、发光二极管的阴极连接电源，因此发光阶段驱动晶体管的源极电压vs＝vss voled，其中，vss为电源的电压，voled为发光二极管的跨压。电源的电压在从外部输入后传输至发光二极管的阴极的过程中，因ir drop的影响，不同像素电路连接的发光二极管的阴极处的电压会产生差异，且每一发光二极管在发光阶段的跨压voled也存在差异，使得不同发光二极管在发光阶段的源极电压vs不同，进而使得在驱动晶体管的栅极电压vg相同的情况下，驱动晶体管产生的驱动电流也不相同，最终造成显示不均的问题。
49.针对上述问题，本发明实施例提供了一种像素电路，图1为本发明实施例提供的一种像素电路的结构示意图。参考图1，像素电路包括：驱动模块10、第一存储模块11、第二存储模块12、数据写入模块13、初始化模块14和发光模块15；
50.初始化模块14用对驱动模块10的控制端g和/或第一端d进行初始化；
51.第一存储模块11连接于驱动模块10的控制端g和第二端s之间；第二存储模块12连接于驱动模块10的第二端s和第二电源v2之间；
52.数据写入模块13连接于驱动模块10的控制端g和数据线data之间，用于向驱动模块10的控制端g传输数据线data输出的数据电压；
53.发光模块15连接于驱动模块10的第一端d和第一电源v1之间，发光模块15包括阳极和阴极，第一电源v1连接发光模块15的阳极。
54.数据线data用于提供数据电压，第一电源v1用于提供高电压，第二电源v2用于提供固定电压，可以为高电压，可以为低电压，本实施例对此不做具体限定，一般第二电源v2的电压低于第一电源v1的电压。本实施例中，发光模块15可以为采用底发射的有机发光二极管(organic light emitting diode，oled)(oled的阴极高透明、阳极高反射)，可以为微发光二极管(micro light emitting diode,micro led)，还可以为采用透明公共阳极的顶发射的oled(阴极高反射、阳极高透射)。显示面板包括多个子像素，每一子像素对应一个像素电路和发光模块15。本实施例中发光模块15的阳极可以为公共阳极，阴极为各发光模块15相互独立的阴极，当发光模块15为oled时，oled的制备工艺需要做对应调整。发光模块15的阴极可以采用高导电率的金属制备，例如tia/ti材料，且阴极的厚度可以较厚，以降低ir drop的影响。
55.发光模块15根据驱动模块10输出的驱动信号，例如驱动电流发光。本实施例中驱动模块10的第二端s还与第三电源v3电连接，第三电源v3的电压可以为低电压。第三电源v3的电压小于第一电源v1的电压，示例性的，第一电源v1的电压为正电压，第三电源v3的电压为负电压。第一存储模块11用于存储驱动模块10的控制端g的电压，第二存储模块12用于存
储驱动模块10的第二端s的电压。初始化模块14和数据写入模块13可分别响应于自身连接的扫描线以导通或关断，初始化模块14导通后将初始化电压传输至驱动模块10的控制端g和第一端d，数据写入模块13导通后将数据电压传输至驱动模块10的控制端g。
56.本实施例提供的像素电路的工作过程包括初始化阶段、补偿阶段、数据写入阶段和发光阶段，在相应的阶段，初始化模块14、数据写入模块13可以响应所对应的扫描线上传输的信号导通或者关断。在初始化阶段，初始化模块14导通、数据写入模块13关断，初始化模块14将初始化电压传输至驱动模块10的控制端g和第一端d，完成对驱动模块10的控制端g和第一端d的初始化，以使驱动模块10能够导通。补偿阶段，初始化模块14导通、数据写入模块13关断，驱动模块10的第一端d的电压向第一存储模块11和第二存储模块12充电，直至驱动模块10的第二端s的电压与驱动模块10的控制端g的电压差即第一存储模块11两端的压差为驱动模块10的阈值电压vth，驱动模块10的阈值电压被存储在了第一存储模块11。本实施例通过第一存储模块11和第二存储模块12，完成对驱动模块10的阈值电压存储，以对阈值电压进行补偿，解决因驱动模块10的阈值电压漂移，引起的显示亮度不均的问题。数据写入阶段，数据写入模块13导通、初始化模块14关断，数据写入模块13向驱动模块10的控制端g写入数据电压，最终驱动模块10的控制端g和第一端d的电压差与数据电压以及阈值电压关联。发光阶段，数据写入模块13关断、初始化模块14关断，驱动模块10根据控制端g和第二端s的电压产生驱动电流，驱动发光模块15发光。
57.本实施例提供的像素电路，在发光阶段，驱动电流的大小仅与驱动模块的控制端和第二端的电压有关，而发光模块连接于第一电源和驱动模块的第一端之间，发光模块的跨压不会对驱动电流的大小产生影响，改善因发光模块的跨压造成显示亮度不均的问题。同时，发光模块的阴极与驱动模块的第一端连接，而不是与提供低电压的电源连接，降低电源传输时的ir drop的影响，有利于提高显示亮度的均一性。且数据写入阶段和补偿阶段分开，阈值电压的补偿较为充分，数据写入时间短，利于高分辨率及高刷新率。
58.图2为本发明实施例提供的另一种像素电路的结构示意图，参考图2，可选的，像素电路还包括发光控制模块16；
59.发光控制模块16连接第三电源v3，发光控制模块16用于控制第一电源v1和第三电源v3之间的路径的连通或者断开，以在路径连通时控制发光模块15发光。
60.发光模块15的阴极与驱动模块10的第一端d之间可连接有发光控制模块16。在本发明的其他实施方式中，驱动模块10的第二端s与第三电源v3之间可以连接有发光控制模块16。另外，在本发明的其他实施方式中，发光模块15的阴极与驱动模块10的第一端d之间连接有发光控制模块16，且同时在驱动模块10的第二端s与第三电源v3之间连接有发光控制模块16。本实施例中示例性示出在两个位置均包括发光控制模块16。发光控制模块16可以在非发光阶段关闭，使得第一电源v1和第三电源v3之间的路径断开，发光模块15无法发光。发光控制模块16在发光阶段导通，以使第一电源v1、驱动模块10和第三电源v3连通，第一电源v1和第三电源v3之间的路径连通，进而在第一电源v1、驱动模块10、第三电源v3之间形成通路，使得发光模块15发光。
61.图3为本发明实施例提供的另一种像素电路的结构示意图，参考图3，可选的，发光控制模块包括第一发光控制模块161，第一发光控制模块161连接于驱动模块10的第二端s和第三电源v3之间；第一电源v1的电压大于第三电源v3的电压。
62.第一发光控制模块161用于在补偿阶段、数据写入阶段关断，避免第一电源v1和第三电源v3之间形成通路造成发光模块15误发光。第一发光控制模块161可以在发光阶段导通，以使驱动模块10的第二端s与第三电源v3连通，使得第一电源v1和第三电源v3之间形成通路，进而使得发光模块15发光。
63.可选的，第二电源v2和第三电源v3为同一电源。
64.第二电源v2和第三电源v3为同一电源，可以减少电源的数量，节省成本，而且简化显示面板的的电源走线布局。
65.继续参考图3，可选的，初始化模块14包括第一初始化模块141和第二初始化模块142；第一初始化模块141连接于第四电源v4与驱动模块10的控制端g之间，第二初始化模块142连接于第五电源v5与驱动模块10的第一端d之间。
66.第四电源v4的电压与第五电源v5的电压不同，第五电源v5的电压大于第三电源v3的电压，第四电源v4的电压可介于第五电源v5的电压和第三电源v3的电压之间。第一初始化模块141用于在初始化阶段导通，将第四电源v4的电压传输至驱动模块10的控制端g，完成对驱动模块10的控制端g的初始化。第二初始化模块142用于在初始化阶段导通，将第五电源v5的电压传输至驱动模块10的第一端d，完成对驱动模块10的第一端d的初始化。
67.图4为本发明实施例提供的另一种像素电路的结构示意图，参考图3和图4，可选的，驱动模块10包括第一晶体管m1，第一存储模块11包括第一存储电容cst1，第二存储模块12包括第二存储电容cst2，数据写入模块13包括第二晶体管m2，第一发光控制模块161包括第三晶体管m3；
68.第二晶体管m2的第一极与数据线data电连接，第二晶体管m2的第二极与第一晶体管m1的栅极电连接，第二晶体管m2的栅极与第一扫描线s1电连接；
69.第三晶体管m3的第一极与第三电源v3电连接，第三晶体管m3的第二极与第一晶体管m1的第二极电连接，第三晶体管m3的栅极与发光控制信号线em电连接；
70.第一存储电容cst1的第一端与第一晶体管m1的栅极电连接，第一存储电容cst1的第二端与第一晶体管m1的第二极电连接，第二存储电容cst2的第一端与第一存储电容cst1的第二端电连接，第二存储电容cst2的第二端与第二电源v2电连接。
71.第一初始化模块141包括第五晶体管m5，第二初始化模块142包括第六晶体管m6；
72.第五晶体管m5的第一极与第四电源v4电连接，第五晶体管m5的第二极与驱动模块10的控制端电连接，第五晶体管m5的栅极与第二扫描线s2电连接；
73.第六晶体管m6的第一极与第五电源v5电连接，第六晶体管m6的第二极与驱动模块10的第一端d电连接，第六晶体管m6的栅极与第二扫描线s2电连接。
74.第一晶体管m1的栅极作为驱动模块10的控制端g，第一晶体管m1的第一极作为驱动模块10的第一端d，第一晶体管m1的第二极作为驱动模块10的第二端s。本实施例中所有晶体管均为n型igzo晶体管。第一晶体管m1的第一极为漏极，第一晶体管m1的第二极为源极。
75.可选的，第四电源v4与第二电源v2为同一电源，减少电源的数量，节省成本，而且简化显示面板的电源走线布局。
76.可选的，第五电源v5与第二电源v2为同一电源，减少电源的数量，节省成本，简化显示面板的电源走线布局。
77.图5为本发明实施例提供的一种像素电路的驱动时序图，图5所示的时序图可应用于图4所示的像素电路，参考图4和图5，可选的，图5中示出了第二扫描线s2的信号时序图、发光控制信号线em的信号时序图、第一扫描线s1的信号时序图、驱动模块的控制端g以及第二端s的信号时序图、驱动模块产生的驱动电流i的时序图，除驱动电流i的纵坐标为电流值，其余信号时序图均为电压值，单位为v。驱动电流i的波形图的纵坐标单位为a,图5中所有波形图的横坐标均为时间t，单位为us。图4所示的像素电路的具体工作过程如下：
78.初始化阶段t1，第一扫描线s1上的信号为低电位，第二晶体管m2响应第一扫描线s1上的低电位关断，发光控制信号线em上的信号为高电位，第三晶体管m3响应发光控制信号线em上的高电位信号导通，将第三电源v3的电压vss传输至第一晶体管m1的第二极。第二扫描线s2上的信号为高电位，第五晶体管m5和第六晶体管m6响应第二扫描线s2上的高电位导通，第五晶体管m5将第四电源v4的电压vini传输至第一晶体管m1的栅极，同时第六晶体管m6将第五电源v5的电压vref传输至第一晶体管m1的源极，初始化阶段完成对第一晶体管m1的栅极、第一极以及第二极的初始化。示例性的，第四电源v4的电压vini介于第三电源v3的电压vss和第五电源v5的电压vref之间。
79.补偿阶段t2，第二晶体管m2、第五晶体管m5和第六晶体管m6的导通状态与初始化阶段t1相同，第二晶体管m2关断、第五晶体管和第六晶体管m6导通。发光控制信号线em上的信号为低电位，第三晶体管m3响应发光控制信号线em上的低电位关断。补偿阶段t2，第一存储电容cst1和第二存储电容cst2被充电，第一晶体管m1的阈值电压vth补偿的过程开始，直至第一晶体管m1的第二极的电压被充电到vini-vth，充电停止。在补偿阶段t2结束时刻，第一晶体管m1的第二极的电压vs1＝vini-vth。补偿阶段t2时间长，补偿较充分，第一晶体管m1的阈值电压信号写入到连接第一晶体管m1的第一极的第一存储电容cst1的第二端中。现有技术中，通过将第一晶体管m1的栅极和漏短接，实现阈值补偿的电路，如果第一晶体管t1的阈值电压小于0，在补偿时，第一晶体管m1的栅极电压不断降低，降低到等于第一晶体管m1的源极的电压时，虽然此时栅极、源极电压差大于阈值电压，第一晶体管m1导通，但是漏极与源极的差压为0，无电流产生，第一晶体管m1的补偿过程无法继续，即上述电路不能实现负的阈值电压的补偿。本实施例的像素电路，第一晶体管m1的栅极与漏极处的电压不同，针对第一晶体管m1阈值电压小于0的情况，当源极电压被不断抬升，栅极、源极电压差小于0，但是依然大于阈值电压时，第一晶体管m1处于导通状态，且漏极与源极之间存在压差，第一晶体管m1可继续完成补偿过程，直至栅极、源极电压差为阈值电压，补偿结束。因此，本实施例的像素电路可以补偿第一晶体管m1的阈值电压小于0的情况，适用性更广。
80.数据写入阶段t3，第三晶体管m3保持关断状态，第二扫描线s2上的信号为低电位，第五晶体管m5和第六晶体管m6响应第二扫描线s2上的低电位关断，第一扫描线s1上的信号为高电位，第二晶体管m2响应第一扫描线s1上的高电位导通，将数据线data上的数据电压vda传输至第一晶体管m1的栅极。在补偿阶段t2结束时刻，第一晶体管m1的栅极电压vg1＝vini，在数据写入阶段t3，第一晶体管m1的栅极电压vg2＝vda，因此，第一存储电容cst1的第一端在数据写入阶段t3的电压变化量
△
1＝vda-vini，因电容的耦合作用，第二存储电容cst2的第二端的电压变化量
△
2＝(vda-vini)*(1-λ)，其中λ＝c1/(c1 c2 cgs),c1为第一存储电容cst1的电容值，c2为第二存储电容cst2的电容值，cgs为第一晶体管m1内部寄生电容的电容值。数据写入阶段t3，第一晶体管m1的第二极的电压vs2＝vs1
△
2＝vini-vth
(vda-vini)*(1-λ)，此时第一晶体管m1的栅极和第一极的电压差vgs＝vg2-vs2＝(vda-vini)*λ vth。数据写入阶段t3是通过快速的电容耦合完成的，在短时间内即可将数据电压vda写入第一晶体管m1的栅极，数据写入阶段t3的时间短，适用于高刷新频率、高分辨率的情况。发光模块15可等效为电容，如果发光模块15连接于第一晶体管m1的第二极与第三电源v3之间时，不同的发光模块15等效成的电容的电容值不同，例如发红光的发光模块、发绿光的发光模块以及发蓝光的发光模块等效成的电容值不同，此时，λ的公式中的分母还会包含发光模块15等效成的电容的电容值，λ与发光模块15等效成的电容的电容值关联，发光模块15不同，造成上式中λ值不同，导致驱动电流存在差异。本实施例中，发光模块15连接于第一电源v1和第一晶体管m1的第一极之间，因发光模块15的位置改变，发光模块15不会对上式λ值产生影响，即λ的计算公式中不会包括发光模块15等效成的电容的电容值这一参数，进而避免不同的发光模块15对λ值的影响，保证补偿效果的一致性，有利于提升显示亮度的均一性，减少色偏。
81.发光阶段t4，第一扫描线s1上信号为低电位，第二晶体管m2响应第一扫描线s1上的低电位关断，第二扫描线s2上的信号为低电位，第五晶体管m5和第六晶体管m6响应第二扫描线s2上的低电位关断，发光控制信号线em上的信号为高电位，第三晶体管m3响应发光控制信号线em上的高电位导通，第一晶体管m1的第二极的电压被下拉，第一晶体管m1的栅极的电压也降低，第一晶体管m1的栅极和第二极的电压差不变，第一晶体管m1产生的驱动电流i＝f(vgs-vth)2＝f((vda-vini)*λ vth)2。由上述公式可知，本实施例提供的像素电路实现了对阈值电压的补偿，解决了阈值电压漂移的问题，驱动电流对第一电源v1和第三电源v3的电压均不敏感，有利于提高阈值补偿的一致性。
82.值得注意的是，虽然在数据写入阶段t3结束但并未进入发光阶段t4的时间段内，存在驱动电流i，但是驱动电流i值受第一晶体管m1的限制，不会超过此帧的灰阶电流，不会影响显示的对比度。
83.图6为本发明实施例提供的数据电压与驱动电流的关系曲线图，图6中横坐标为数据电压vda，单位为v,纵坐标为驱动电流i，单位为a。本实施例中数据电压vda在0.3-5v之间，对应的驱动电流的范围在340fa到130na之间，能覆盖所有灰阶电流。
84.图7为本发明实施例提供的另一种像素电路的结构示意图，参考图7，可选的，发光控制模块还包括第二发光控制模块162，发光模块15的阴极通过第二发光控制模块162连接驱动模块10的第一端。
85.第二发光控制模块162的控制端连接发光控制信号线em，第二发光控制模块162响应发光控制信号线em上的信号导通或关断，进而控制第一晶体管m1是否与第一电源v1连通。
86.继续参考图7，可选的，第二发光控制模块162包括第四晶体管m4；
87.第四晶体管m4的第一极与发光模块15的阴极电连接，第四晶体管m4的第二极与驱动模块10的第一端d电连接，第四晶体管m4的栅极与发光控制信号线em电连接。
88.第四晶体管m4可以为n型igzo晶体管，图8为本发明实施例提供的另一种像素电路的驱动时序图，图8与图5中横纵坐标相同，本实施例在此不再赘述。图8所示时序图应用于图7所示的像素电路，图7所示的像素电路的工作过程与图4相同，第四晶体管m4的工作过程与第三晶体管m3的工作过程相同，本实施例在此不再赘述。本实施例与图4所示的像素电路
的不同之处在于，在数据写入阶段t3结束但并未进入发光阶段t4的时间段内，由于第四晶体管m4关闭，第一电源v1的电压无法通过第四晶体管m4、第一晶体管m1向第一存储电容cst1、第二存储电容cst2充电，使得第一晶体管m1的栅极和第二极的电位稳定且发光模块15不会发光，进一步提升显示的均匀性。
89.本发明实施例还提供了一种像素电路的驱动方法，图9为本实施例提供的一种像素电路的驱动方法的流程图，参考图1和9，像素电路包括驱动模块10、第一存储模块cst1、第二存储模块cst2、数据写入模块13、初始化模块14和发光模块15，像素电路的驱动方法包括初始化阶段、补偿阶段、数据写入阶段和发光阶段；
90.s101：在初始化阶段，初始化模块对驱动模块的控制端和/或第一端进行初始化。
91.在初始化阶段，初始化模块14导通、数据写入模块13关断，初始化模块14将初始化电压传输至驱动模块10的控制端g和第一端d，完成对驱动模块10的控制端g和第一端d的初始化，以使驱动模块10能够导通。
92.s102：在补偿阶段，驱动模块的第一端的电压向第一存储模块和第二存储模块充电，对驱动模块进行阈值补偿。
93.补偿阶段，初始化模块14导通、数据写入模块13关断，驱动模块10的第一端d的电压向第一存储模块11和第二存储模块12充电，直至驱动模块10的第二端s的电压与驱动模块10的控制端g的电压差即第一存储模块11两端的压差为驱动模块10的阈值电压vth，驱动模块10的阈值电压被存储在了第一存储模块11。本实施例通过第一存储模块11和第二存储模块12，完成对驱动模块10的阈值电压存储，以对阈值电压进行补偿，解决因驱动模块10的阈值电压漂移，引起的显示亮度不均的问题。
94.s103：在数据写入阶段，数据写入模块对驱动模块的控制端传输数据电压。
95.数据写入阶段，数据写入模块13导通、初始化模块14关断，数据写入模块13向驱动模块10的控制端g写入数据电压，最终驱动模块10的控制端g和第一端d的电压差与数据电压以及阈值电压关联。
96.s104：在发光阶段，驱动模块响应其控制端和第二端的电压产生驱动电流以驱动发光模块发光。
97.发光阶段，数据写入模块13关断、初始化模块14关断，驱动模块10根据控制端g和第二端s的电压产生驱动电流，驱动发光模块15发光。
98.像素电路的驱动方法具备的有益效果与像素电路相同，本实施例在此不再赘述。
99.本发明实施还提供了一种显示面板，包括上述任一实施例中的像素电路，显示面板具备的有益效果与像素电路具备的有益效果相同，本实施例在此不再赘述。
100.本发明实施例还提供了一种显示装置，图10为本实施例提供的一种显示装置的结构示意图，参考图10，该显示装置01包括上述所述的显示面板02。显示装置01可以为图10所示的手机，也可以为电脑、电视机、智能穿戴显示装置等，本发明实施例对此不作特殊限定。
101.上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。