半导体结构及其制造方法与流程

1.本发明主要涉及电气、电子和计算机技术，更具体地，涉及改进的bipolar-cmos-dmos(bcd)结构。


背景技术：

2.20世纪50年代集成电路(ic)问世后，出现了以下几种基础技术路线的分支：发明于20世纪50年代的双极结晶体管(bipolar)技术；发明于20世纪60年代的互补金属氧化物半导体(cmos)器件；以及发明于20世纪70年代的双扩散金属氧化物半导体(dmos)器件。然而，从20世纪80年代初开始，有时候需要同时运用这三种技术，以满足更高的电压和更快的开关速度要求。顾名思义，bcd技术结合了bipolar、cmos和dmos技术的优点，将其集成在同一个ic封装中。因此，bcd技术已成为广泛应用的平台，如电源管理集成电路(pmic)、模拟集成电路和射频集成电路。
3.然而，bipolar、cmos和dmos技术的集成带来了一些设计上的挑战。例如，将低压cmos器件与高压dmos器件集成会增加整个芯片设计中的闩锁效应(latch-up)和噪声，因此必须小心有效地将低压和高压器件彼此隔离。对于固定面积芯片，低压和高压器件之间所需的隔离空间会显著减少可用的有源芯片(active chip)面积，或者以其他方式增加芯片的总体尺寸。在传统设计中，安装在电路板上或芯片封装内部的片外(off-chip)或分立电容器(discrete capacitors)通常用于降低噪声和稳定电源电压。然而，这增加了模块的尺寸。此外，电容器和高压器件之间的电气连接通常会引入显著的寄生阻抗(主要是电感和电容)，从而降低高频性能。


技术实现要素：

4.本发明在一个或多个示意性的实施例中，有益地提供了一种增强bipolar-cmos-dmos(bcd)器件，以及用于制造这种器件的方法。本发明的实施例包括三维(3d)结构，其中低压bipolar器件和cmos器件和/或电路有益地以相对于高压dmos器件和/或电路堆叠的方式进行布置。3d结构包括背面器件和无源元件，例如使用横向金属氧化物半导体(mos)技术形成的集成电容器，其有益地消除或至少减少杂散阻抗(尤其是寄生电感)，以减少开关节点(sw)上的噪声和电压尖峰，从而提供优异的高频性能。
5.根据本发明的一个实施方式，一种半导体结构至少包括第一芯片，该第一芯片包括半导体衬底和形成在该衬底上表面上的有源层，一个或多个横向金属氧化物半导体器件形成于该第一芯片的有源层中。该bcd结构至少还包括第一集成电容器，该电容器设置在该第一芯片的半导体衬底的背面。该第一集成电容器包括与所述衬底背面电连接的第一导电层、形成在至少一部分的第一导电层上表面上的绝缘层，以及形成在至少一部分绝缘层上表面上的第二导电层。
6.根据本发明的另一个实施方式，一种半导体结构的制造方法包括：至少形成第一芯片，该第一芯片包括半导体衬底和形成在该衬底上表面上的有源层，一个或多个横向mos
器件形成于该第一芯片的有源层中；以及在所述第一芯片的所述半导体衬底的背面上至少形成第一集成电容器，所述第一集成电容器包括与所述衬底的背面电连接的第一导电层、形成在第一导电层的至少一部分上表面上的绝缘层，以及形成在绝缘层至少一部分上表面上的第二导电层。
7.根据本发明的又一实施方式，一种三维bcd结构包括至少一个第一芯片，该第一芯片包括至少一个功率mos晶体管，以及至少一个第二芯片，该第二芯片包括相对于第一芯片设为堆叠布置的驱动电路。该bcd结构还至少包括第一集成电容器，该第一集成电容器布置在该第一和第二芯片之间，并电耦合到至少一个驱动电路和至少一个功率mos晶体管。
8.根据本发明的另一实施方式，一种半导体多相电源管理模块包括多相功率级芯片，该多相功率级芯片包括半导体衬底和形成在所述衬底上表面上的有源层，有多个横向mos器件形成于所述多相功率级芯片的有源层中。所述多相电源管理模块还包括多个以堆叠的方式布置在多相功率级芯片背面的驱动芯片，每个驱动芯片包括用于控制所述多相功率级芯片中形成的相应一个横向mos器件的驱动电路。至少一个集成电容器被布置在所述多个驱动芯片和所述多相功率级芯片之间，所述集成电容器包括与所述多相功率级芯片的衬底背面电连接的第一导电层，形成在第一导电层的至少一部分上表面上的绝缘层，以及形成在绝缘层的至少一部分上表面上的第二导电层。
9.本发明的技术方案可以提供实质性的有益技术效果。此处仅作为示例而不具有限制性，根据本发明一个或多个实施例的具有背面集成电容器的三维bcd结构可提供以下一个或多个优点：
10..最小化集成电容器和相关负载之间的距离；
11..有效减小应用模块的尺寸；
12.·
有效消除寄生阻抗引起的噪声；
13.·
具有较低的开关节点电过应力和增强的功率级(power stage)稳健性；
14.·
能够在不同平台上分别制造低压和高压器件；
15.·
通过复用已知的良好设计，仅更改必要的设备或组件，从而加快开发周期；
16.·
低压和高压器件之间增强的隔离效果可减少噪声和降低发生闩锁现象的风险；
17.·
由于减小或消除了低压和高压器件之间的隔离空间，在特定应用中的有源面积更大；
18.·
由于在特定应用中更高的有源区域利用率，因此具有更高的功率容量和/或更高的功率密度和更低的传导损耗；
19.·
可兼容灵活的封装设计方案。
20.下面将以明确易懂的方式，结合附图说明优选实施方式，对上述特性、技术特征、优点及其实现方式予以进一步说明。
附图说明
21.以下附图仅作为示例且不受限制进行示出，其中类似的附图标记(当使用时)在多个视图中始终指示相应的元件，并且其中：
22.图1的示意图示意性地示出了至少一部分的电源管理电路，适用于例如具有片外电容器的标准直流(dc)-dc转换器的应用；
23.图2的横截面图示意性地示出了根据本发明一个或多个实施例的至少一部分的半导体结构，包括与单个背面电容器集成的至少一个金属氧化物半导体场效应晶体管(mosfet)器件；
24.图3的流程示意图示出了根据本发明一个或多个实施例的至少一部分的示例性方法，用于包括制造至少一个mosfet器件和背面集成电容器的半导体结构；
25.图4a到4d的横截面图示意性地示出了根据本发明的一个或多个实施例的图3所示的示例性的制造方法中至少一部分的中间步骤；
26.图5的横截面图示意性地示出了根据本发明的一个或多个实施例的至少一部分的半导体结构，包括与mos结构集成的单个背面电容器，其中所述单个集成的电容器分别包括形成于一个芯片的衬底上的第一导电层和由金属膜形成的第二导电层；
27.图6的横截面图示意性地示出了根据本发明的一个或多个实施例与图5所示的示例性半导体结构一致的至少一部分的半导体结构，其中单个集成电容器包括由不同金属形成的第一和第二导电层；
28.图7的横截面图示意性地示出了根据本发明的一个或多个实施例的示例性结构，包括形成于两个堆叠半导体结构之间的单个集成电容器，其中单个集成电容器分别包括形成在第一芯片的衬底上的第一导电层和形成于第二芯片的衬底上的第二导电层；
29.图8的横截面图示意性地示出了根据本发明的一个或多个实施例的示例性半导体结构的至少一部分，包括与多个背面电容器集成的至少一个mosfet器件，其中每个背面电容器能够基于电路应用偏置为不同的电压；
30.图9a为俯视透视图，图9b和9c为横截面图，示意性地示出了根据本发明一个或多个实施例的包括至少一个集成电容器的堆叠电源管理模块；
31.图10-14是俯视透视图，从驱动芯片和功率级芯片的各种说明性方向示意性地示出了根据本发明的说明性实施例的示例性电源管理模块的至少一部分；
32.图15-18是俯视透视图，示出了根据本发明的说明性实施例的示例性电源管理模块的至少一部分，该模块具有集成电容器、功率级芯片和驱动芯片以及载体(例如，中介层)或其他衬底之间的多种说明性的连接布置；
33.图19a的示意图示出了可结合本发明的一个或多个方面的示例性的多相电源管理电路的至少一部分；
34.图19b的俯视透视图示出图19a所示的示例性多相电源管理电路的至少一部分；
35.图20a的示意图示出了根据本发明的一个或多个实施例的具有共享集成输入电容器的示例性多相功率电路的至少一部分；和
36.图20b的俯视透视图示出了根据本发明的一个或多个实施例的图20a所示的示例性多相电源管理电路的至少一部分。
37.应当理解的是，附图中要素的绘制是为了简单和清楚的表达，对于尽管可能在商业上可行的实施例中是有用或必要的，有些常见但被充分理解的元件可能没有示出，以便于对所示实施例进行较少阻碍的查看。
具体实施方式
38.如一个或多个实施例所示，本文将结合多种说明性的三维(3d)结构和制造此类结
构的方法的上下文描述本发明的原理，包括低压bipolar器件和cmos器件和/或电路，其设置在高压dmos器件和/或电路的堆叠布置中。该3d结构还包括使用与cmos或dmos处理流程兼容的半导体处理步骤形成的背面集成电容器，该半导体处理步骤有益地消除或至少减少寄生阻抗(特别是电感)，以减少开关节点(sw)上的噪声和电压峰值，从而实现优越的高频性能。然而，应当理解，本发明不限于本文中图示和描述的特定装置和/或方法。相反，在本领域技术人员看来，根据本文的教导，可以对所述发明范围内的实施例进行多种修改。也就是说，针对本文所示和描述的实施例的限制不是有意的，也不应该被推断出来。
39.为了描述和保护本发明的实施例，本文中可能使用的术语的默认含义应当被广泛地解释，并包括任何类型的金属绝缘体半导体场效应晶体管。例如，术语misfet的含义包括使用氧化物材料作为栅极电介质(即mosfet)的半导体场效应晶体管，以及不使用氧化物材料的半导体场效应晶体管。此外，尽管首字母缩略词misfet和mosfet中提及术语“金属”，但术语misfet和mosfet的含义也涵盖其中栅极由非金属材料形成的半导体场效应晶体管，例如多晶硅；术语“misset”和“mosfet”在本文中可以互换使用。
40.尽管整体上制造方法和由此形成的结构是全新的，根据本发明一个或多个实施例的方法的一部分或多部分所需的某些单独的处理步骤可以利用常规半导体制造技术和常规的半导体工艺设备。这些技术和工艺设备对于具有相关领域的技术人员来说是熟悉的。此外，许多用于制造半导体器件的加工步骤和工艺设备也在一些现成出版物中进行了说明并可通过引用将其纳入整体，包括：p.h.holloway等人的《复合半导体手册：生长、加工、特性和器件》，剑桥大学出版社，2008；和r.k.willardson等人的《复合半导体的加工和性能》，学术出版社，2001。需要强调的是，虽然本文阐述了一些单独的处理步骤，但这些步骤只是说明性的，本领域的技术人员熟悉若干同样适合的替代方案，这些替代方案也属于本发明的范围。
41.应理解，附图所示的各个层和/或区域不一定是按照比例绘制。此外，为了更精简地进行描述，在给定的图中可能没有明确地示出这种集成电路器件中常用的一种或多种类型的半导体层。然而，这并不意味着在实际集成电路设备中省略未明确示出的半导体层。
42.图1的示意图示出了示例性电源管理电路100的至少一部分，适用于例如标准dc-dc转换器应用。电源管理电路100包括与驱动器104耦合的控制器102。驱动器104被配置为根据控制器102生成至少一个信号生成用于激活高侧mosfet器件hs和/或低侧mosfet器件ls的控制信号。更具体地，由驱动器104生成的第一控制信号被提供给高侧mosfet器件的栅极(g)，并且由驱动器生成的第二控制信号被提供给低侧mosfet器件的栅极。高侧mosfet器件的源极(s)与低侧mosfet器件的漏极(d)在开关节点sw处相连接。高侧mosfet器件的漏极与电源管理电路100的输入电压端子v
in
相连接，而低侧mosfet器件的源极与电路的电压回线(voltage return)相耦合，其优选接地线(gnd)。
43.通常在输入电压端子v
in
和接地电位之间设置外部输入电容器c
in
，以减少电源管理电路100的输入电压端子处的电压尖峰。输入电容器c
in
通常位于电源管理电路100的外部，因为降低电压尖峰所需的电容值通常太大，无法在不消耗大量芯片面积的情况下在芯片内部制造。然而，因为输入电容器c
in
相对于电源管理电路100位于外部，所以它不能与功率mosfet器件hs和ls紧密地连接。因此，将在输入电容器c
in
和功率mosfet器件hs和ls之间串联引入显著的杂散(即寄生)电感l
stray
和电阻r
stray
。这种杂散阻抗(l
stray
和r
stray
)将导致
开关节点振铃，这是不可取的。
44.图2的横截面图示出根据本发明一个或多个实施例的示例性半导体结构200的至少一部分，其包括与单个背面电容器集成的至少一个mosfet器件。在一个或多个实施方式中，使用横向mos技术形成mosfet器件和集成电容器。参考图2，结构200包括具有有源层204的衬底202，其中一个或多个mosfet器件在衬底的上表面附近形成。结构200还包括布置在202背面的集成电容器206。
45.以这种方式将输入电容器与功率器件集成，可有利地消除对外部输入电容器的需要，进而消除(或至少减少)输入电容器与功率器件之间的寄生电感和电阻，从而提供更稳定的输入电压和产生更好的电压尖峰抑制效果以及其他好处。集成电容器可以使用简单的生长工艺制造，因此非常适合采用标准横向mos技术进行集成。此外，由于输入电容器是在衬底的背面形成的，因此它不会消耗大量额外的芯片面积。
46.在该说明性实施例中，电容器206包括在衬底202背面形成的第一导电层208、在与衬底背面相对的第一导电层的表面上形成的介电层210，以及在与第一导电层相对的介电层的表面上形成的第二导电层212。第一和第二导电层208、212优选由金属(例如铝、钛或tin)形成，尽管本发明的实施例不限于任何特定导电材料。此外，在一些实施例中，第一和第二导电层208、212可以由不同的材料形成。介电层210被配置为将第一和第二导电层彼此电隔离，优选由氧化物(例如，二氧化硅等)或氮化硅或具有更高介电常数的其他介电/绝缘材料形成，尽管本发明的实施例不限于任何特定的绝缘材料。
47.图3的流程图示意性示出根据本发明一个或多个实施例的示例性方法300的至少一部分，用于制造包括至少一个mosfet器件和背面集成输入电容器的半导体结构。图4a至4d的横截面图示出了根据本发明的一个或多个实施例，按图3所示的说明性制造方法300中至少一部分的中间步骤。
48.现在参考图3，方法300从步骤302开始，在例如图4a所示的半导体衬底404的上表面执行通常用于形成有源层的特定的初始处理(例如光刻、蚀刻、沉积等)，例如图4a所示的有源层402。在步骤304中制造了至少一个mosfet器件，而更优选的是制造用于功率管理电路(例如图1所示的100)或类似应用的高侧和低侧mosfet器件。
49.在步骤306中，将晶片倒转，使得有源层402布置为向下方，并且如图4b所示，衬底404的背面布置为向上方。在步骤308中，在衬底的背面(图4b中404)上形成第一导电层，例如图4b所示的导电层406。在一个或多个实施例中，可以使用标准沉积工艺(例如，金属气相沉积、硅化过程等)形成第一导电层(图4b中的406)。在一些实施例中，第一导电层406可以通过掺杂具有规定掺杂浓度的杂质(例如，使用离子注入等)在衬底404的背面形成，从而使衬底至少接近背面的表面具有低电阻率(例如，0.001至10欧姆-厘米)。在步骤310中，在第一导电层406的上表面上形成绝缘层，例如图4c所示的绝缘层408。绝缘层408可包括氧化物或其他介电材料，优选地使用化学气相沉积(cvd)或物理气相沉积(pvd)等工艺形成。
50.在步骤312中，在绝缘层408的上表面上形成第二导电层，例如图4d中所示的导电层410。第二导电层可以使用与形成第一导电层(例如金属沉积)的过程相一致的过程形成，尽管本发明的实施例不限制用于形成第二导电层的任何特定工艺或材料。如前所述，第一和第二导电层可以由不同材料形成，因此，在一个或多个实施例中，用于形成第一和第二导电层的过程也可能不同。制造方法300结束于步骤314，该步骤可包括后端(beol)处理，以形
成与集成电容器的电气连接。
51.此处仅以示例的方式示出而不受限制，图5至7的横截面图示出了根据本发明实施例的可以形成示例性单个集成电容器的某些方式。正如本领域技术人员将在本文中给出的教导中可以知晓，还有各种其他方法可将电容器与mos结构进行集成，这些也属于本发明的范围。
52.图5的横截面图是示出根据一个或多个实施例的示例性半导体结构500的至少一部分，该示例性半导体结构500包括与mos结构集成的单个背面电容器。该半导体结构500包括半导体结构502，例如掺杂硅，其具有有源层504，其中一个或多个mosfet器件在靠近衬底上表面的位置形成。在制造过程中，将半导体结构500翻转过来，并且在衬底502的背面形成集成电容器，与有源层504相对。在说明性的半导体结构500中，集成电容器包括第一导电层506，在本实施例中所述第一导电层506是作为衬底502背面的一部分形成的。在形成第一导电层506时，至少一部分的衬底502背面掺杂有规定掺杂浓度水平的n型或p型杂质，从而降低衬底背面部分的电阻率。这样减少了使用与衬底不同的材料(例如金属)形成第一导电层所需的沉积步骤。
53.集成电容器还包括在第一导电层506的上表面上形成的绝缘层508。如前所述，在一个或多个实施例中，可使用热氧化或沉积工艺形成绝缘层508。第二导电层510在绝缘层508的上表面的至少一部分上形成。在本实施例中，第二导电层510优选包括金属，并且可以使用沉积或类似工艺形成。在一个或多个实施例中，可在结构500的beol处理期间形成第二导电层510。
54.图6示出了根据本发明一个或多个实施例的包括由不同金属形成的第一和第二导电层的单个集成电容器的示例性实施例。具体地，可参看图6，半导体结构600包括第一导电层602，布置在衬底502的背面，与有源层504相对。在该实施例中，第一导电层602包括第一金属材料，可使用沉积工艺(例如，金属沉积)在至少一部分衬底502的背面上形成。然后在第一导电层602的上表面的至少一部分上形成绝缘层604。与图5所示的绝缘层508类似，可以采用例如热氧化或沉积工艺来形成绝缘层604。第二导电层606布置在绝缘层604的至少一部分上表面上，该第二导电层606在本实施例中包括第二金属材料。在第二导电层606中使用的第二金属材料可以与形成第一导电层602的第一金属材料相同或者不同。在一个或多个实施例中，可在结构600的beol处理期间形成第一和第二导电层602、606。
55.图7的横截面图示出根据本发明一个或多个实施例的示例性结构700，包括两个堆叠半导体结构之间形成的单个集成电容器。参考图7，结构700包括具有第一有源层504的第一衬底502，其中一个或多个mosfet器件在第一衬底的上表面附近形成。如图所示，优选地将第一衬底翻转过来，使得第一衬底的背面朝上。
56.与图5所示的示例性集成电容器实施例类似地，第一导电层506作为集成电容器的第一极板，在第一衬底502背面的一部分形成，例如，通过使用具有预定掺杂浓度水平(例如，1
×
10
15
至1
×
10
19
cm-3
)的n型或p型杂质掺杂第一衬底502背面的至少一部分。离子注入或类似工艺可用于掺杂衬底502的背面。包括氧化物(例如，二氧化硅)在内的绝缘层508可在第一导电层506的上表面的至少一部分上形成，例如通过以与图5和6分别所示的绝缘层508和604类似的形成方式使用热氧化或沉积工艺实现。
57.结构700还包括第二衬底702，布置在绝缘层508的至少一部分的上表面上。第二衬
底702类似于第一衬底502，包括第二有源层704，其中第二衬底的上表面附近形成一个或多个mosfet器件。第二衬底702背面的至少一部分设置在绝缘层508的上表面上，并形成第二导电层706，用作集成电容器的第二极板。
58.在一个或多个实施例中，第一和第二衬底502、702是第一和第二半导体管芯(semiconductor dies)的一部分，所述第一和第二半导体管芯被堆叠成使得其背面相互面对并且被夹在其间的绝缘层508隔开。例如，第一管芯可包含使用dmos技术制造的功率mosfet器件，第二管芯可包括使用低压cmos技术制造的驱动电路。以这种方式形成的两个堆叠管芯之间的区域有利地用于构建集成电容器，而不消耗额外的芯片面积。绝缘层可包括环氧树脂或粘合膜或其他标准的管芯附接材料。在这方面，在一个或多个实施例中，第二管芯与第一管芯分开形成，并在封装处理期间堆叠在一起。
59.尽管根据本发明的一个或多个实施例已经结合图5-7描述了各种示例性实施例的单个集成电容器，这些相同的步骤可以扩展以形成多个集成电容器。仅作为示例且不限制地，图8的横截面图示出根据本发明一个或多个实施例的示例性半导体结构800的至少一部分，包括与多个背面电容器集成的至少一个mosfet器件。在一个或多个实施例中，以与图2所示的半导体结构200一致的方式，优选地使用横向mos技术形成mosfet器件和集成电容器。
60.现在参考图8，半导体结构800包括具有有源层804的衬底802，其中一个或多个mosfet器件在衬底的上表面附近形成。结构800还包括多个集成电容器，其使用交替导电层和绝缘层形成，布置在衬底802的背面。具体地，例如通过使用沉积工艺等，在衬底802的背面的至少一部分上形成第一导电层806。
61.在第一导电层806的上表面(也即与衬底相对的表面)上形成第一绝缘层808，例如通过使用热氧化、cvd或pvd沉积等。第一绝缘层808优选具有小于第一导电层806的横向宽度，以允许形成用于将第一导电层连接到第一偏置源(偏置1)的一个或多个导电端子(例如金属)。
62.类似地，第二导电层810可以在第一绝缘层808的上表面的至少一部分上形成。然后，在第二导电层810的上表面上形成第二绝缘层812，例如通过使用热氧化、沉积等。第二绝缘层812优选具有小于第二导电层810的横向宽度，以允许形成用于将第二导电层电连接到第二偏置源(偏置2)的一个或多个导电端子。第三导电层814优选地以与第一和第二导电层806、810一致的形成方式在第二绝缘层812的上表面的至少一部分上形成。在第三导电层814的上表面上形成的一个或多个导电端子提供到第三偏置源(偏置3)的电连接。
63.将该相同方法推广到包括n个导电层的多个集成电容器，其中n是整数，在第(n-1)导电层(未明确示出，但隐含)的上表面上形成第(n-1)绝缘层816。与半导体结构800中的其他绝缘层808、812一样，第(n-1)绝缘层816优选具有小于第(n-1)导电层的横向宽度，从而被布置成允许形成用于将第(n-1)导电层电连接到对应的第(n-1)偏置源的一个或多个导电端子。然后在第(n-1)绝缘层816的上表面的至少一部分上形成第n导电层818。在第n导电层818的上表面上形成一个或多个导电端子，用于将第n导电层818电连接到第n偏置源(偏置n)。
64.第一导电层806形成第一集成电容器的第一极板。第一集成电容器的第二极板和第二集成电容器的第一极板由公共的第二导电层810共享。同样，第二集成电容器的第二极
板和第三集成电容器的第一极板由公共的第三导电层814共享，等等。如图所示，电容器的每一层都可以连接到一个单独的偏置源。或者，两个或多个多层电容器可以并联连接在一起，以形成更大的电容器。例如，在一个或多个实施例中，偏置1、偏置3和偏置n可以连接到vdd，偏置2、偏置4和偏置(n-1)可以连接到地。
65.半导体结构800中的绝缘层808、812、816中的每一个优选地包括氧化物(例如二氧化硅)或其他介电材料(例如氮化物等)；绝缘层可以全部由相同的材料形成，可选地，可以由不同的材料形成一个或多个绝缘层。类似地，导电层806、810、814、818中的每一层包括导电材料，例如但不限于金属、多晶硅、掺杂硅等。在一个或多个实施例中，半导体结构800中的所有导电层均由相同材料形成；基于本文的教导，本领域技术人员将清楚地了解，在其他实施例中，一个或多个导电层可以由不同的材料形成。
66.如前所述，本发明的实施例非常适合在系统应用中使用，例如，dc-dc转换器，其中至少一个包括使用bipolar和/或cmos技术制造的电路(例如驱动电路)的第一管芯与至少一个包括一个或多个使用dmos技术制造的功率器件和/或电路的第二管芯集成。图9a是俯视透视图，图9b和9c分别是横截面图，示出了根据本发明的一个或多个实施例的包括至少一个集成电容器的堆叠电源管理模块。电源管理模块900包括可使用低压bipolar和/或cmos技术制造的驱动芯片，以及使用高压dmos技术制造的功率级芯片(例如功率mosfet器件)。驱动芯片和功率级芯片被配置为布置在衬底或中介层(interposer)的上表面上的堆叠结构。如图9a所示，在功率级芯片的背面形成至少一个集成电容器，其形成方式与之前结合图5-8描述的单个和多个集成电容器一致。
67.在一个或多个实施例中，功率级芯片的衬底背面(例如，图9b中的902)的一部分可以形成为集成电容器的第一极板，例如，与图5中所示的集成电容器类似，通过使用具有预定掺杂浓度水平的n型或p型杂质掺杂衬底背面的至少一部分。功率级芯片衬底背面的该掺杂部分基本上形成图9b所示的第一导电层906。集成电容器的第二导电层(例如图9b中的910)优选包括金属。在一个或多个实施例中，集成电容器第一极板的连接端子与功率级芯片的相应端子(例如，gnd)共用同一垫片(pad)，该相应端子位于功率级芯片的底部垫片上，图9a-18中未明确示出(如图10中的1004)。可选地，可以设想集成电容器的第一极板可以连接到其他端子，例如自举电容器。标记为“电容器引脚”的垫片是一个端子，用于向集成电容器的第二极板(例如图9b中的第二导电层910)提供电气连接。
68.图9b示出了根据本发明的一个或多个实施例的示例性实施例，其中未集成电容器的驱动芯片被布置在具有集成电容器的功率级芯片上。参考图9b，电源管理模块900中的功率级芯片包括具有有源层904的衬底902(例如硅、锗、砷化镓等)，其中在衬底的上表面附近形成一个或多个功率mosfet器件(例如，横向扩散mos(ldmos)器件)。在制造过程中，功率级芯片被倒置(也即有源层904朝下)，并且在衬底902的背面形成至少一个集成电容器，与有源层904相对。
69.在示例性的电源管理模块900中，集成电容器包括在衬底902背面的至少一部分上形成的第一导电层906。在一个或多个实施例中，第一导电层906包括使用金属沉积等工艺形成的金属；在其他实施例中，第一导电层906由衬底902背面的一部分形成，例如通过在衬底背面掺杂具有规定掺杂浓度水平和深度的n型或p型杂质以降低衬底背面部分的电阻率。集成电容器还包括在第一导电层906的上表面上形成的绝缘层908。在一个或多个实施例
中，绝缘层908包括氧化物，其可使用热氧化或沉积工艺形成。第二导电层910在绝缘层908的上表面的至少一部分上形成。在一个或多个实施例中，第二导电层910包括可使用沉积或类似工艺形成的金属。第一和第二导电层可以包括相同的材料(例如金属)，或者在一些实施例中，可以由不同的材料(例如金属和多晶硅)形成。尽管图9b中示出了单个集成电容器，但是应当理解，可以类似地采用多个集成电容器(例如，与图8中所示的示例性的多个集成电容器一致)。
70.继续参考图9b，电源管理模块900中的驱动芯片包括具有有源层924的衬底922(例如硅、锗、砷化镓等)，其中在衬底922的上表面附近形成一个或多个bipolar和/或cmos器件和/或电路。在制造完成后，在该说明性的实施例中，将功率级芯片和驱动芯片堆叠起来，使其各自的背面彼此面对，并且将集成电容器布置在堆叠的功率级芯片和驱动芯片之间。更具体地，驱动芯片的衬底922的背面优选地附接到第二导电层910的上表面。驱动芯片和功率级芯片的连接可以使用管芯附接层926(例如环氧树脂等)或类似方式进行。
71.应了解，在一个或多个替代实施例中，在连接到功率级芯片之前可在驱动芯片的背面上形成集成电容器。在这种情况下，可以倒置包括驱动芯片和集成电容器的结构，使得电容器的前侧(即上部)导电层通过芯片附接层926连接到功率级芯片的后侧。也即，集成电容器不需要首先在功率级芯片的背面形成。
72.图9c示出了根据本发明一个或多个实施例的示例性电源管理模块950，其中具有第二集成电容器的驱动芯片布置在具有第一集成电容器的功率级芯片上。与图9b所示的示例性集成电容器实施例一致，电源管理模块950中的功率级芯片包括具有有源层904的衬底902，其中在衬底的上表面附近形成一个或多个功率mosfet器件。使用相同或类似的制造工艺，将功率级芯片翻转过来，并且在衬底902的背面形成至少一个集成电容器，与有源层904相对。
73.每个第一和第二集成电容器中的结构优选地与图9b所示的集成电容器一致。在示例性电源管理模块950中，第一集成电容器包括在衬底902背面的至少一部分上形成的第一导电层906、在第一导电层906的表面上形成的绝缘层908，以及在绝缘层908的上表面的至少一部分上形成的第二导电层910。
74.继续参考图9c，电源管理模块950中的驱动芯片包括具有有源层924的衬底922(例如硅、锗、砷化镓等)，其中在衬底922的上表面附近形成一个或多个bipolar和/或cmos器件和/或电路。在制造完成之后，在该示例性实施例中，将功率级芯片和驱动芯片堆叠，使其各自的背面彼此面对，并且在堆叠的功率级芯片和驱动芯片之间布置第一和第二集成电容器。
75.与驱动芯片相关联的第二集成电容器包括在衬底922背面的至少一部分上形成的第一导电层952、在第一导电层952的上表面上形成的绝缘层954，以及在绝缘层954的上表面的至少一部分上形成的第二导电层956，其形成方式分别与功率级芯片相关的第一集成电容器的层906、908和910一致。
76.驱动芯片和功率级芯片及其相应的集成电容器堆叠在一起，形成电源模块950。更具体地说，布置在驱动芯片的衬底922背面的第二集成电容器的第二导电层956的正面优选地附接到功率级芯片的第一集成电容器的第二导电层910的正面。在一个或多个实施例中，如图所示，可以使用设置在第一和第二集成电容器的前侧表面之间的管芯附接层926(例如
环氧树脂等)或类似手段来连接驱动芯片和功率级芯片。
77.可以使用几种设想的方法来实现驱动芯片和功率级芯片上的器件和/或电路之间的电连接，包括通过硅通孔(tsv)、接合线、焊料凸点/可控塌陷芯片连接(c4)连接等，这将结合图10-18中所示的示例性实施例来进一步详细描述。此外，如下文将进一步详细描述的，在一个或多个其他实施例中，驱动芯片和功率级芯片不一定以其各自的背面彼此面对的方式连接。
78.图10-18的俯视透视图根据本发明的示例性实施例描绘了示例性电源管理模块的至少一部分在驱动芯片和功率级芯片的各种方向和连接布置上的情况；图10-14描述了功率级芯片、集成电容器和驱动芯片的示例性方向，以及图15-18描述了集成电容器、功率级芯片和驱动芯片与载体(例如中介层)或其他衬底之间的示例性连接布置。如图10-18所示的方向和连接布置仅作为示例，并非限制性的。本文中未明确示出的电源管理模块的其他布置可以通过类似的方式被设想到，并且属于本发明的范围，因为鉴于本文中的教导这对于本领域技术人员来说将变得显而易见。
79.现在参考图10的俯视透视图，根据本发明的一个或多个实施例示出了示例性电源管理模块1000的至少一部分。电源管理模块1000包括驱动芯片(可使用bipolar和/或cmos技术制造)、功率级芯片(可使用dmos技术制造)，以及布置在驱动芯片和功率级芯片之间的集成电容器。在本实施例中，电源管理模块1000包括载体(例如中介层)或衬底1002，其可由具有布置在衬底上表面上的多个导电垫1004的刚性材料(例如硅等)形成。功率级芯片的方向朝下，使得在功率级芯片(未明确显示但隐含)前侧形成的连接结构(例如焊料凸点等)与在衬底1002上形成的相应垫片1004对齐，以提供与功率级芯片的有源层中形成的器件和/或电路的电气连接，其靠近功率级芯片的正面。
80.集成电容器设置在功率级芯片背面的至少一部分上。集成电容器可以以与上文所述的集成电容器一致的方式形成，例如如图9a和9b所示。设置在衬底上表面上的导电垫1004和在功率级芯片背面上形成的导电垫1008各自提供集成电容器的第一和第二导电层的电连接。
81.在该示例性实施例中，电源管理模块1000中的驱动芯片方向朝下，使得在驱动芯片(未明确显示但隐含)前侧形成的连接结构(例如焊料凸点等)与在功率级芯片后侧形成的相应导电垫1006对齐，可用于提供与驱动芯片的电气连接(如在驱动芯片和功率级芯片之间和/或在驱动芯片和集成电容器之间)，例如，通过使用图10中未明确示出的焊点、接合线或通过硅通孔(tsv)等。驱动芯片可以使用各种已知的连接方式附接到功率级芯片，例如，芯片附接层(如环氧树脂、焊料等)。
82.图11的俯视透视图示出根据本发明的一个或多个替代实施例的示例性电源管理模块1100的至少一部分。与图10所示的示例性电源管理模块1000类似，电源管理模块1100包括驱动芯片(可使用bipolar和/或cmos技术制造)、功率级芯片(可使用dmos技术制造)，以及布置在驱动芯片和功率级芯片之间的集成电容器。在本实施例中，电源管理模块1100包括载体或衬底1102，其可由布置在衬底上表面上的具有多个导电垫1104的多层pcb或层压材料(如硅等)形成。应了解，根据本发明实施例，衬底1102可包括电pcb、tsv所用中介层或其他可用于实现功率级芯片与驱动芯片之间电连接的材料。功率级芯片方向朝下，使得在功率级芯片(未明确显示，但隐含)前侧形成的连接结构(如焊料凸点等)与在衬底1102上
形成的相应垫片1104对准，以向在靠近功率级芯片上表面形成的有源层中的器件和/或电路提供电连接。
83.集成电容器设置在功率级芯片背面的至少一部分上。集成电容器可以以与上文所述的集成电容器一致的方式形成，例如如图9a和9b所示。在功率级芯片背面形成的导电垫1106提供到集成电容器的顶部导电层的电气连接。在本实施例中，集成电容器的顶部导电层未完全覆盖功率级芯片的背面，而是形成为l形结构，从而在功率级芯片的背面留下区域1108，其中设置了驱动芯片而没有集成电容器。
84.在本实施例中，驱动芯片方向朝上并布置在区域1108中功率级芯片的背面，使得驱动芯片的背面和功率级芯片的背面彼此面对。驱动芯片可以使用各种已知的连接方式连接到功率级芯片，例如，芯片附接层(如环氧树脂、焊料等)。在驱动芯片的上表面上形成的导电垫1110提供与驱动芯片的有源层中形成的器件和/或电路(例如，在驱动芯片和功率级芯片之间和/或在驱动芯片和集成电容器之间)的电连接，例如通过使用图11中未明确示出的焊点、接合线、tsv等。
85.图12的俯视透视图示出根据本发明的一个或多个替代实施例的示例性电源管理模块1200的至少一部分。电源管理模块1200包括驱动芯片(可使用bipolar和/或cmos技术制造)、功率级芯片(可使用dmos技术制造)，以及布置在驱动芯片和功率级芯片之间的集成电容器。在本实施例中，电源管理模块1200包括载体或衬底1202，其可由具有形成在衬底上表面上的多个导电垫1204的刚性材料(如硅等)形成。在该示例性的实施例中，功率级芯片方向朝下，因此，在功率级芯片(未明确显示，但隐含)前侧形成的连接结构(例如焊点等)与在衬底1202上形成的相应垫片1204对准，以提供与在靠近功率级芯片前侧形成有源层中的器件和/或电路的电连接。
86.集成电容器可以以与上文所述的集成电容器类似的方式形成，例如如图9a和9b所示。在功率级芯片背面形成的导电垫1206提供与集成电容器的顶部导电层的电气连接。这个方面，电源管理模块1200的布置类似于图10所示的示例性电源管理模块1000，只是电源管理模块1200中的集成电容器没有在功率级芯片的整个背面上形成。相反，集成电容器的顶部导电层形成为l形结构，在功率级芯片的背面留下区域1208，其中布置了驱动芯片而没有集成电容器。
87.在本实施例中，驱动芯片方向向下并布置在区域1208中功率级芯片的背面，使得驱动芯片的正面朝向功率级芯片的背面。在驱动芯片(未明确显示但隐含)正面形成的连接结构(如焊点等)最好与在功率级芯片背面形成的相应导电垫1210对齐，用于提供与驱动芯片的电气连接(如在驱动芯片和功率级芯片之间和/或在驱动芯片和集成电容器之间)，例如，可通过使用未在图12中明确示出的焊点、接合线、tsv等。驱动芯片可以使用各种已知的连接方式附接到功率级芯片，例如，通过芯片附接层(如环氧树脂、焊料等)。
88.图13的俯视透视图示出根据本发明的一个或多个替代实施例的示例性电源管理模块1300的至少一部分。电源管理模块1300包括驱动芯片(可使用bipolar和/或cmos技术制造)、功率级芯片(可使用dmos技术制造)，以及布置在驱动芯片和功率级芯片之间的集成电容器。在本实施例中，电源管理模块1300包括载体或衬底1302，其可由具有布置在衬底上表面上的多个导电垫1304的刚性材料(如硅等)形成。功率级芯片方向朝下，使得在功率级芯片(未明确显示但隐含)前侧形成的连接结构(如焊料凸点等)与在衬底1302上形成的相
应垫片1304对齐，用于向形成在靠近功率级芯片前侧的有源层中的器件和/或电路提供电连接。
89.集成电容器设置在功率级芯片背面的至少一部分上。集成电容器可以以与上文所述的集成电容器一致的方式形成，例如如图9a和9b所示。在功率级芯片背面形成的导电垫1306提供与集成电容器的顶部导电层的电气连接。在该实施例中，集成电容器的顶部导电层未完全覆盖功率级芯片的背面，而是形成为环绕功率级芯片背面上的区域1308的圆环形结构，该区域布置驱动芯片而没有集成电容器。
90.在本实施例中，驱动芯片方向朝上并布置在区域1308中功率级芯片的背面，使得驱动芯片的背面和功率级芯片的背面彼此面对。在该示例性实施例中，集成电容器完全包围驱动芯片。驱动芯片可以使用各种已知的连接方式附接到功率级芯片，例如，芯片附接层(如环氧树脂、焊料等)。在驱动芯片的正面形成的导电垫1310提供与驱动芯片的有源层中形成的器件和/或电路的电连接(如在驱动芯片和功率级芯片之间和/或在驱动芯片和集成电容器之间)，例如通过使用图13中未明确示出的焊料凸点、接合线、tsv等。
91.图14的俯视透视图示出根据本发明的一个或多个替代实施例的示例性电源管理模块1400的至少一部分。电源管理模块1400包括驱动芯片(可使用bipolar和/或cmos技术制造)、功率级芯片(可使用dmos技术制造)，以及布置在驱动芯片和功率级芯片之间的集成电容器。在本实施例中，电源管理模块1400包括载体或衬底1402，其可由具有布置在衬底上表面上的多个导电垫1404的刚性材料(例如，硅等)形成。功率级芯片方向朝下，使得形成在功率级芯片(未明确显示但隐含)前侧的连接结构(如焊料凸点等)与在衬底1402上形成的相应垫片1404对齐，用于向在功率级芯片的有源层中形成的装置和/或电路提供电连接，其靠近功率级芯片的正面。
92.电源管理模块1400中的集成电容器布置在功率级芯片背面的至少一部分上。集成电容器可以以与图9a和9b所示的集成电容器一致的方式形成。在功率级芯片背面形成的导电垫1306提供与集成电容器的顶部导电层的电气连接。在本实施例中，与图13所示的示例性电源管理模块1300中的集成电容器一样，集成电容器的顶部导电层并不完全覆盖功率级芯片的背面，而是形成为环绕功率级芯片背面上的区域1408的环形结构，该区域设置驱动芯片而没有集成电容器。
93.在示例性电源管理模块1400中，驱动芯片方向朝下并布置在区域1408中功率级芯片的背面，使得驱动芯片的正面朝向功率级芯片的背面。在驱动芯片(未明确显示但隐含)的正面形成的连接结构(如焊点等)最好与在功率级芯片背面形成的相应导电垫1410对齐，用于提供到驱动芯片的电气连接(如在驱动芯片和功率级芯片之间和/或在驱动芯片和集成电容器之间)，例如，通过使用未在图14中明确示出的焊点、接合线、tsv等。驱动芯片可以使用各种已知的连接方式附接到功率级芯片，例如，芯片附接层(如环氧树脂、焊料等)。
94.图15俯视透视图示出了根据本发明一个或多个实施例的功率级芯片、驱动芯片和集成电容器之间的示例性连接布置的电源管理模块1500的至少一部分。电源管理模块1500可以以与图9a所示的示例性电源管理模块900一致的方式制造。
95.具体地，电源管理模块1500包括载体或衬底1502，其可由刚性材料(如硅等)形成，所述刚性材料中包括布置在衬底上表面上的多个导电垫1504。在本实施例中，功率级芯片方向朝下，使得在功率级芯片上表面(未明确显示但隐含)上形成的连接结构(如焊料凸点
等)与衬底1502上的相应垫片1504对齐以向功率级芯片的有源层中形成的器件和/或电路提供电气连接，其接近功率级芯片的上表面。
96.电源管理模块1500中的集成电容器布置在功率级芯片背面的至少一部分上。集成电容器可以以与图9a和9b所示的集成电容器一致的方式形成。在功率级芯片背面形成的导电垫1506提供到集成电容器的顶部导电层的电气连接。在本实施例中，与图9a所示的示例性电源管理模块900中的集成电容器类似，集成电容器的顶部导电层完全覆盖功率级芯片的背面，尽管在其他实施例中，集成电容器可以仅在功率级芯片背面的一部分上形成，导致在功率级芯片的背面有一个没有集成电容器的区域(例如，如图11-14所示的)。
97.在一个或多个实施例中，如图15所示，驱动芯片面向上并布置在功率级芯片的背面，使得驱动芯片的背面和功率级芯片的背面彼此面对。驱动芯片可以使用各种已知的连接方式连接到功率级芯片，例如，芯片附接层(如环氧树脂、焊料等)。在驱动芯片的上表面上形成的导电垫1508在驱动芯片的上表面上提供与在驱动芯片的有源层中形成的器件和/或电路、驱动芯片与功率级芯片之间和/或驱动芯片与集成电容器之间的电气连接，可使用通过驱动芯片的衬底形成的一个或多个tsvs 1510形成所述电气连接。
98.tsvs(例如1510)对于许多异构集成(heterogeneous integration，也即hi)系统的使能技术非常重要，因为在先进微电子封装方法中需要进行三维(3d)芯片堆叠，故此最近在例如生物医学、光电子、光子、显示技术和微电子机械系统(mems)中得到了广泛应用。tsvs允许芯片之间的直接信号垂直布线，而不是布线到外围和引线键合到中介层或印刷电路板。这种垂直布线可以缩短信号路径长度，通过降低寄生阻抗和相应的阻容(rc)延迟以及其他好处，而改善高频性能。除了电气方面的改进，tsvs还可以提供更多的输入和输出，因为它们可以排列在芯片的整个区域，而不是只利用芯片的外围。
99.类似地，通过功率级芯片的衬底形成的一个或多个tsvs 1512提供在功率级芯片和驱动芯片的有源层中形成的器件和/或电路之间、和/或在功率级芯片和集成电容器之间的电连接。tsvs 1510、1512有益地消除了对接合线或其他连接方式的要求。
100.图16的俯视透视图示出根据本发明一个或多个实施例的功率级芯片、驱动芯片和集成电容器之间的示例性连接布置的电源管理模块1600的至少一部分。电源管理模块1600可以以与图15中所示的说明性电源管理模块1500类似的方式制造，除了用接合线取代tsvs 1510、1512。
101.更具体地，参考图16，电源管理模块1600包括载体或衬底1602，其优选地由刚性材料(例如硅等)形成，其中含有布置在衬底上表面上的多个导电垫1604。在本实施例中，功率级芯片方向朝下，使得在功率级芯片上表面(未明确显示但隐含)上形成的连接结构(如焊料凸点等)与衬底1602上的相应垫片1604对齐，以提供与形成于功率级芯片的有源层中，靠近上表面的器件和/或电路的电气连接。
102.电源管理模块1600中的集成电容器布置在功率级芯片背面的至少一部分上。集成电容器可以以与图9a和9b所示的集成电容器一致的方式形成。在功率级芯片背面形成的导电垫1606提供到集成电容器的顶部导电层的电气连接。在本实施例中，与图15所示的说明性电源管理模块1500中的集成电容器类似，集成电容器的顶部导电层覆盖功率级芯片的整个背面，尽管在其他实施例中，集成电容器可以仅在功率级芯片背面的一部分上形成，从而使得功率级芯片背面有一个区域没有集成电容器。
103.在图16所示的示例性实施例中，驱动芯片面向上并以堆叠方式布置在功率级芯片的背面，使得驱动芯片的背面和功率级芯片的背面彼此面对。驱动芯片可以使用各种已知的连接方式连接到功率级芯片，例如，芯片附接层(如环氧树脂、焊料等)。在驱动芯片的上表面上形成的一个或多个导电垫1608在驱动芯片的上表面上提供与在驱动芯片的有源层中形成的器件和/或电路的电连接。
104.一条或多条连接线1610连接集成电容器的导电垫1606和衬底1602上相应的导电垫1604，或连接驱动芯片的导电垫1608和相应的导电垫1604，从而分别在集成电容器和功率级芯片之间或在驱动芯片和功率级芯片之间提供电气连接。
105.图17的俯视透视图示出根据本发明的一个或多个实施例的功率级芯片、驱动芯片和集成电容器之间的示例性连接布置的电源管理模块1700的至少一部分。电源管理模块1700可以以与图10所示的说明性的电源管理模块1000一致的方式制造。
106.参考图17，电源管理模块1700包括载体或衬底1702，该载体或衬底1702优选由刚性材料(例如，硅等)形成，其含有布置在其上表面上的多个导电垫1704。在本实施例中，功率级芯片面向下，使得在功率级芯片上表面(未明确显示但隐含)上形成的连接结构(如焊料凸点等)与衬底1702上的相应垫片1704对齐，以提供与形成于功率级芯片的有源层中，靠近其上表面的器件和/或电路的电气连接。
107.电源管理模块1700中的集成电容器，与如图16所示的电源管理模块1600中的集成电容器类似，布置在功率级芯片背面的至少一部分上。集成电容器可以以与图9a和9b所示的集成电容器一致的方式形成。在功率级芯片背面形成的导电垫1706提供到集成电容器的顶部导电层的电气连接。在本实施例中，与图15所示的说明性电源管理模块1500中的集成电容器类似，集成电容器的顶部导电层覆盖功率级芯片的整个背面，尽管在其他实施例中，集成电容器可以仅形成在功率级芯片背面的一部分上。
108.电源管理模块1700中的驱动芯片面向下，并以堆叠布置设置在功率级芯片的背面，使得驱动芯片的上部朝向功率级芯片的背面。在驱动芯片(未明确显示但隐含)的上表面上形成的连接结构(如焊点等)优选与在功率级芯片背面形成的相应导电垫1708对齐，用于提供与驱动芯片的电气连接(如驱动芯片与功率级芯片之间和/或驱动芯片与集成电容器之间)。驱动芯片可以使用各种已知的连接方式连接到功率级芯片，例如，芯片连接层(如环氧树脂、焊料等)。
109.功率级芯片和集成电容器之间以及功率级芯片和驱动芯片之间的电气连接通过功率级芯片的衬底形成的一个或多个tsvs 1710提供。每个tsv 1710分别与在衬底1702和功率级芯片背面形成的相应导电垫1704和1708对准。
110.图18的俯视透视图示出根据本发明一个或多个实施例的功率级芯片、驱动芯片和集成电容器之间的示例性连接布置的电源管理模块1800的至少一部分。电源管理模块1800可以以与图17中所示的说明性电源管理模块1700一致的方式制造，除了用接合线取代tsvs 1710。
111.具体地，参考图18，电源管理模块1800包括载体或衬底1802，其优选地由刚性材料(如硅等)形成，其含有布置在其上表面上的多个导电垫1804。功率级芯片面向下，使得在功率级芯片上表面(未明确显示但隐含)上形成的连接结构(如焊料凸点等)与衬底1802上的相应导电垫1804对齐，以提供与形成于功率级芯片的有源层中，靠近其上表面的器件和/或
电路的电气连接。
112.电源管理模块1800中的集成电容器，与如图17所示的电源管理模块1700中的集成电容器类似，被布置在功率级芯片背面的至少一部分上。集成电容器可以以与图9a和9b所示的集成电容器一致的方式形成。在功率级芯片背面形成的导电垫1806提供到集成电容器的顶部导电层的电气连接。在本实施例中，与图17所示的说明性电源管理模块1700中的集成电容器一样，集成电容器的顶部导电层覆盖功率级芯片的整个背面，尽管在其他实施例中，集成电容器可以仅在功率级芯片背面的一部分上形成。
113.电源管理模块1800中的驱动芯片方向朝下，并以堆叠布置设置在功率级芯片的背面，使得驱动芯片的上部朝向功率级芯片的背面。在驱动芯片(未明确显示但隐含)的上表面上形成的连接结构(如焊料凸点等)优选地与在功率级芯片背面形成的相应导电垫1808对齐，用于提供与驱动芯片的电气连接(例如，驱动芯片与功率级芯片之间和/或驱动芯片与集成电容器之间)。驱动芯片可以使用各种已知的连接方式连接到功率级芯片，例如，管芯连接层(如环氧树脂、焊料等)。
114.与图17所示的说明性电源管理模块1700不同，图18的电源管理模块1800中的驱动芯片面向下，从而消除了对驱动芯片中tsvs的要求；相反，可以例如使用直接的芯片连接方式(例如倒装芯片接合、球栅阵列等)或类似方式来实现与驱动芯片中的器件和/或电路的电连接。至于电源管理模块1800中的功率级芯片，功率级芯片和集成电容器之间以及功率级芯片和驱动芯片之间的电气连接，则通过一条或多条接合线1810提供。也就是说，导电垫1806(与集成电容器相关联)和功率级芯片之间、以及导电垫1808(与驱动芯片相关联)和功率级芯片之间的电气连接由相应的接合线1810提供。
115.如之前结合图1所述的，如本发明的一个或多个实施例所示，本发明的原理非常适合在dc-dc转换器应用中以及其他有益应用中使用。图19a的示意图示出示例性多相电源管理电路1900的至少一部分，其中可以应用本发明的一个或多个方面。多相电源管理电路1900包括多个驱动电路，包括第一驱动电路(驱动器1)1902、第二驱动电路(驱动器2)1904和第n驱动电路(驱动器n)1906，其中n是整数。每个驱动电路1902、1904、1906被配置成接收控制器1908生成的一个或多个控制信号，用于驱动与驱动电路耦合的相应功率mosfet器件。
116.更具体地说，每个驱动电路1902、1904、1906被配置为根据控制器1908产生的至少一个控制信号来生成偏置信号，用于激活高侧mosfet器件hs和/或低侧mosfet器件ls。由每个驱动电路1902、1904、1906产生的第一偏置信号提供给高侧mosfet器件的栅极(g)，由驱动电路产生的第二偏置信号提供给低侧mosfet器件的栅极。在相应的驱动电路1902、1904或1906中，高侧mosfet器件的源极(s)分别与低侧mosfet器件的漏极(d)在开关节点sw1、sw2或swn处相连接。每个驱动电路1902、1904、1906中的高边mosfet器件的漏极与多相功率管理电路1900的相应相位的输入电压端子v
in
相连接，而低侧mosfet器件的源极则与电压回线相耦合，该电压回线优选接地线(gnd)。
117.驱动电路和相应的高侧和低侧mosfet器件形成多相功率管理电路1900的给定相电路(1，2，
…
，n)。图19b的俯视透视图示出图19a中所示的示例性多相电源管理电路1900的至少一部分。参考图19b，第一相位电路(相位-1)1952包括第一驱动电路1902和相应的高侧和低侧mosfet器件，第二相位电路(相位-2)1954包括第二驱动电路1904和相应的高侧和低
侧mosfet器件，第n相电路(第n相)1956包括第n驱动电路1906和相应的高侧和低侧mosfet器件。每个相位电路1952、1954、1956和控制器1908都被制作为独立的芯片。
118.如图19a和19b所示，外部输入电容器c
in1
、c
in2
、c
inn
，通常被放置在多相电源管理电路1900的每相电路的输入电压端子v
in
和地之间，以减少电源管理电路的输入电压终端的电压尖峰。每个输入电容器c
in1
、c
in2
、c
inn
中通常位于电源管理电路1900的外部，因为减少电压尖峰所需的电容值通常太大，无法在不消耗大量芯片面积的情况下在片上制造。然而，由于分别与每个相电路1952、1954、1956相关联的输入电容器c
in1
、c
in2
、c
inn
位于电源管理电路1900的外部，它不能与功率mosfet器件hs和ls紧密连接。因此，在相应的输入电容器c
in1
、c
in2
、c
inn
和与每个相位电路1952、1954、1956相关的功率mosfet器件hs和ls之间将串联引入大量的杂散(即寄生)电感l
stray
和电阻r
stray
。如前所述，这种杂散阻抗(l
stray
和r
stray
)将导致不期望的开关节点振铃。
119.在本发明的一个或多个实施例中，多相电源管理电路可以被制造为公共晶片上的多相电源模块，并且可以通过背面集成来形成共享输入电容器，这与本文结合图3-18中的任何一个描述的说明性集成电容器的形成是一致的。仅作为示例而不具有局限性地，图20a的示意图示出根据本发明一个或多个实施例的具有共享集成输入电容器的示例性多相电源管理电路2000的至少一部分。与图19a中所示的电源管理电路1900类似，示例性电源管理电路2000包括多个驱动电路，包括第一驱动电路(驱动器1)2002、第二驱动电路(驱动器2)2004和第n驱动电路(驱动器n)2006，其中n是整数。每个驱动电路2002、2004、2006中被配置成接收由控制器2008产生的一个或多个控制信号，用于驱动与驱动电路耦合的相应功率mosfet器件。
120.具体地，每个驱动电路2002、2004、2006被配置成根据控制器2008产生的至少一个控制信号来生成偏置信号，用于激活高侧mosfet器件hs和低侧mosfet器件ls。由每个驱动电路2002、2004、2006生成的第一偏置信号提供给高侧mosfet器件的栅极(g)，由驱动电路生成的第二偏置信号提供给低侧mosfet器件的栅极。在驱动电路2002、2004或2006中，高侧mosfet器件的源极(s)分别与低侧mosfet器件的漏极(d)在相应的开关节点sw1、sw2或swn处相连接。每个驱动电路2002、2004、2006中的高侧mosfet器件的漏极与多相电源管理电路2000的输入电压端子v
in
相连接，而低侧mosfet器件的源极则与电路的电压回线相耦合，该电压回线优选接地线(gnd)；也就是说，各个高侧mosfet器件的漏极连接在一起，形成公共输入电压端子v
in
。
121.驱动电路2002、2004、2006和相应的高侧和低侧mosfet器件形成多相功率管理电路2000的给定相电路(1、2、
…
、n)。图20b的俯视透视图示出根据本发明一个或多个实施例的图20a所示的示例性多相电源管理电路2000的至少一部分。参考图20b，第一相电路(相-1)2052包括第一驱动电路2002和相应的高侧和低侧mosfet器件，第二相电路(相-2)2054包括第二驱动电路2004和相应的高侧和低侧mosfet器件，第n相电路(n相)2056包括第n驱动电路2006和相应的高侧和低侧mosfet器件。相位电路2052、2054和2056均制造在公共芯片2060上。相位电路2052、2054和2056也可以实施为n个单独的芯片，堆叠在公共功率级芯片的背面。尽管显示为单独的芯片，但在一个或多个实施例中，控制器2008也可以与相位电路2052、2054、2056制造在同一芯片上。
122.与图19a和19b中所示的多相电源管理电路1900对比，如图20a和20b所示的示例性
多相电源管理电路2000包括与相位电路2052、2054、2056集成的共享输入电容器2062也即c
in
。在一个或多个实施例中，输入电容器2062包括由布置在其间的绝缘层隔开的第一和第二导电层(如金属、掺杂多晶硅等)，其形成方式与图4d所示的说明性集成电容器一致。尽管在图20b中被描绘为单个集成电容器，但是应当理解，在其他实施例中，集成输入电容器2062可以包括多个背面电容器，类似于图8中描绘的集成电容器结构800。
123.参考图20a和20b，输入电容器c
in
置于输入电压端子v
in
和地之间，以减少电源管理电路2000的输入电压终端的电压尖峰。在功率管理电路2000中，由于输入电容器c
in
与相位电路2052、2054、2056相集成，优选紧靠功率mosfet器件，因此消除了杂散电感(l
stray
)和电阻(r
stray
)或至少显著降低，从而有益地改善功率管理器件2000中的高频性能。
124.本发明的至少部分技术可以在集成电路中实现。在形成集成电路时，相同的管芯通常是在半导体晶片表面上以反复图形化的方式制造的。每个管芯包括本文描述的器件，并且还可能包括其它结构和/或电路。单个管芯从晶片上切割下来，然后封装为集成电路。本领域技术人员将知道如何从晶片切割并封装管芯以形成集成电路。附图中所示的任何示例性结构或电路，或者其一部分，都可以是集成电路的一部分。这样的集成电路制造方法也被认为是本发明的一部分。
125.本领域技术人员应当理解，受益于本发明的一个或多个实施例中集成电容器的高密度半导体器件，上述示例性的结构，可以原始形式(即具有多个未封装芯片的单个晶片)、裸芯片、或以封装形式，或作为中间产品或终端产品的组成部分应用于不同产品中，例如dc-dc转换器，射频(rf)功率放大器等。
126.符合本发明所公开的集成电路可用于任何高频、高功率应用和/或电子系统。适用于实施本发明各实施例的系统可以包括，但不限于，dc-dc转换器/调压器。包含这种集成电路的系统被认为是本发明的一部分。鉴于本文所提供的本发明的启示，本领域普通技术人员将能够考虑到本发明实施例的其它实现与应用。
127.本文中对于本发明的实施方式的示例旨在对多个实施方式提供总体上的理解，并非是对可使用本发明的电路和技术之装置和系统的所有元素和特征的完整描述。基于本文的启示，对于本领域技术人员而言，许多其它实施例将变得显而易见，或由此派生出来，这样就可以在不偏离本发明所披露的范围的情况下，进行结构和逻辑上的替换和更改。附图也仅具有代表性，而并不是按比例绘制的。因此，说明书和附图都应被视为说明性的，而非限制性的。
128.本文所列举的本发明的各实施例，单独和/或共同地提及“实施例”一词，“实施例”仅仅是为了方便，而不是将本发明的应用的范围限制在任何单一的或几个实施例或发明概念上。因此，虽然在本文中对具体实施例进行了说明和描述，但应理解的是，实现相同发明目的的安排可以取代所示的具体实施例；也就是说，本发明旨在涵盖各种实施例的任何和所有适应或变化。对于本领域技术人员而言，上述实施例的组合，以及在这里没有具体描述的其它实施例，也将是显而易见的。
129.本文所使用的术语仅用于描述特定实施例，而不是对于本发明的限制。如本文所使用的冠词单数形式也可包括复数形式，除非上下文清楚地表示另一种情况。进一步的，在本文说明书中所使用的“包括”和/或“组成”时，仅指定存在所述特征、步骤、操作、元素和/或组件的存在，而不排除存在或添加一个或多个其它的特征、步骤、操作、元素、组件和/或
其组件。而诸如“之上”，“之下”，“上面”和“下面”等术语被用来表示元素或结构之间的相对位置关系，而不是绝对位置。
130.权利要求中相应的结构、材料、行为和所有方法或功能性限定的步骤等元素的等价物旨在包括用于与其他具体权利要求的元素结合执行功能的任何结构、材料或行为。对各种实施例的描述是为了说明和描述的目的而提出的，但并不打算详尽无遗或限于所披露的形式。在不脱离本发明的范围和精神的情况下，许多修改和变化对本领域的普通技术人员来说是显而易见的。选择和描述这些实施例是为了最好地解释本发明的原理和实际应用，并使本领域的普通技术人员能够理解各种实施例，并对其进行适合于所设想的特定用途的各种修改。
131.提交摘要的目的是使读者迅速确定技术公开的性质。提交本摘要的前提是它不应被用来解释或限制权利要求的范围或含义。此外，在前面的详细描述中，可以看出，为了简化公开的目的，各种特征被归纳在一个实施例中。这种公开方法不应解释为反映了一种意图，也即所要求的实施方式比每项权利要求中明确叙述的需要更多的特征。相反，正如所附的权利要求书所反映的，创造性的主题不在于单个实施例的所有特征。因此，权利要求特此并入说明书中，每项权利要求作为单独的要求保护的主题而独立存在。
132.基于本发明各实施例的启示，本领域普通技术人员能够考虑到本发明实施例技术的其它实现和应用。虽然本发明的说明性实施例已在本文中参照附图进行了描述，但应理解的是，本发明的实施例并不限于这些精确的实施例，在不偏离权利要求的范围的情况下，本领域技术人员可以对其中的实施例进行各种其它的变化和修改。