一种APD-TIA电路及TIA芯片的制作方法

一种apd-tia电路及tia芯片
技术领域
1.本发明涉及一种apd-tia电路及tia芯片。


背景技术：

2.光通信中，特别是10gbps以上速率的应用中，apd(雪崩光电二极管)配合 tia(跨阻放大电路)容易出现高频振荡(振荡频率与信道带宽接近)的问题。
3.如图1所示：典型apd-tia整体电路包括三大部分：1.外部高压与外部高压滤波网络；2.雪崩光电二极管apd，它的寄生电容为c
apd
；3.跨阻放大电路tia：它包括i0与rf形成的跨阻放大输入级，以及全差分电路i1与r0c0形成的单端转差分级电路。
4.其中c1c2c3为信号线寄生电容。pink为apd的阴极偏置，pina为apd的阳极偏置，也是tia输入端，vss为tia接地脚。a0为i0的增益，a1为i1的增益。外部高压滤波网络的接地端是连接至外部地，而tia中的接地脚vss是经过地线接外部地。
5.这个整体电路中，包含着以地线电感l
gnd
为反馈器件的环路，正是这个环路引入了高频振荡风险。
6.为了简要说明环路性能，假设c1＝c2＝c3，而且一般情况下，c
hi
为几百pf，因此pink端实际为交流地，图1电路的环路信号等效模型可以简化为图2，其中 r
in
为i0的输入阻抗，ξ代表i1的失配系数，这个失配包含全差分电路中输入管及负载的失配，在工艺生产中是一个随机量。以电阻的失配系数为例，因此，ξ*a1是因为i1失配而产生共模增益，即v
out,cm_i1
和v
in_i1
分别是i1的输出共模信号和i1的输入信号。
7.为了分析环路性能，从a点断开输入信号v
in_a
，探测b点的输出信号v
out_b
, 环路增益可以写作(如果考虑i0与i1的带宽,设他们的整体带宽为f-3db_i0i1
)：
[0008][0009]
当f＜f-3db_i0i1
时，|g
loop
(f)|随着频率的加大而加大。
[0010][0011]
可以看出f-3db_i0i1
越大，|g
loop
(f)|
max
越大，如果|g
loop
(f)|
max
＞1,就存在振荡风险，这就是为何信号通道的带宽越高，越容易出现高频振荡且振荡频率与带宽接近的原因。
[0012]
为了解决这个问题,现有技术通常采用更先进的tsv/dsv工艺，vss通过 tsv/dsv与外部地连接。其等效电路见图3。
[0013]
由于tsv/dsv的寄生电感(ph级)l
tsv_dsv
远远小于键合线的地线电感(几百 ph)
l
bonding
，即l
gnd
＝l
bonding
//l
tsv_dsv
≈0。那么有
[0014]gloop
(f)≈0
[0015]
环路无增益，自然是稳定的。
[0016]
但现有技术方案存在以下缺点：
[0017]
1.不是所有工艺都支持dsv/tsv，特别是cmos工艺，基本不支持dsv/tsv。
[0018]
2.采用dsv/tsv工艺选项，必然增加成本，而且dsv/tsv工艺还必须配合背金工艺，不仅增加生产周期与生产成本，多一道额外工序也会降低良率。


技术实现要素：

[0019]
本发明提供了一种apd-tia电路及tia芯片，其克服了背景技术中所述的现有技术的不足。
[0020]
本发明解决其技术问题所采用的技术方案之一是：
[0021]
一种apd-tia电路，它包括外部高压电路、apd和tia，该外部高压电路包括外部高压源和连接在外部高压源输出端的高压滤波网络，该高压滤波网络的正输出端连接apd的负极，该apd的正极连接tia的输入端，tia具有用于连接外部地的接地公共端,该高压滤波网络的接地端直接连接至tia的接地公共端。
[0022]
一实施例之中：该高压滤波网络为由滤波电阻r
hi
和滤波电容c
hi
构成的rc滤波网络。
[0023]
一实施例之中：该高压滤波网络为由滤波电容c
hi
构成的滤波网络。
[0024]
本发明解决其技术问题所采用的技术方案之二是：
[0025]
一种tia芯片，具有tia和高压滤波网络，tia具有用于连接外部地的接地公共端，该高压滤波网络的接地端连接至tia的接地公共端，该芯片具有引接该接地公共端的接地脚vss、引接该tia的输入端的pina脚、引接tia的正输出端的voutp和引接tia的负输出端的voutn脚、引接高压滤波电路的正输出端的pink 脚、引接高压滤波电路的正输入端的vapd脚。
[0026]
一实施例之中：该高压滤波网络为由滤波电阻r
hi
和滤波电容c
hi
构成的rc滤波网络。
[0027]
一实施例之中：该高压滤波网络为由滤波电容c
hi
构成的滤波网络。
[0028]
一实施例之中：该滤波电阻r
hi
为金属线，金属线与衬底之间的介质层不具 p 掺杂或n 掺杂。
[0029]
一实施例之中：该金属线为单层金属绕线或叠层金属绕线，且与衬底之间不具p 掺杂或n 掺杂。
[0030]
一实施例之中：该滤波电容c
hi
为mom电容。
[0031]
一实施例之中：该滤波电容c
hi
为单层mom电容或多层mom电容并联。
[0032]
本发明解决其技术问题所采用的技术方案之三是：
[0033]
一种apd-tia电路，它包括外部高压源、apd和如权利要求4-10中任一项所述的tia芯片，该外部高压源连接tia芯片的vapd脚，该apd的负极连接tia 芯片的pink脚，该apd的正极连接tia芯片的pina脚,该tia芯片的vss脚接地。
[0034]
本技术方案与背景技术相比，它具有如下优点：
[0035]
1、本案把高压滤波网络的接地端直接连接至tia的接地公共端，把高压滤波网络集成进tia芯片内部，避免产生地线电感l
gnd
为反馈器件的环路，解决了高频振荡问题。
[0036]
2、本案将高压滤波网络集成进tia芯片内部，筒tia芯片一同制作，相对于现有技术方案，无需制作高成本的外部高压滤波网络，因此减小了高压滤波网络和apd-tia电路的制作成本。
[0037]
3、将滤波电阻r
hi
设计成金属线，且与衬底之间的介质层不具p 掺杂或n 掺杂，提高滤波电阻与衬底之间的介质层的耐压值，将滤波电容c
hi
设计为mom 电容，从而提高芯片中滤波电容c
hi
的耐压值。从而解决了低压工艺下滤波电容c
hi
和滤波电阻r
hi
的可靠性问题。
附图说明
[0038]
下面结合附图和实施例对本发明作进一步说明。
[0039]
图1为背景技术中所述的典型apd-tia整体电路的示意图。
[0040]
图2为典型apd-tia电路的高频环路等效模型图。
[0041]
图3为采用tsv/dsv接地的高频环路等效模型图。
[0042]
图4为本实施例所述的apd-tia电路结构示意图。
[0043]
图5为本实施例所述的apd-tia电路的高频环路等效模型图。
[0044]
图6为rcrc滤波网络结构图。
[0045]
图7为本实施例所述的滤波电阻r
hi
的一结构示意图。图8为本实施例所述的滤波电容c
hi
的一结构示意图。
具体实施方式
[0046]
请查阅图4，一种apd-tia电路，它包括外部高压电路、apd和tia，该外部高压电路包括外部高压源和连接在外部高压源输出端的高压滤波网络，该高压滤波网络的正输出端连接apd的负极，该apd的正极连接tia的输入端，tia具有用于连接外部地的接地公共端,该高压滤波网络的接地端直接连接至tia的接地公共端，使高压滤波网络的接地端与tia的接地公共端等电位，从而避免产生地线电感l
gnd
为反馈器件的环路，解决了高频振荡问题。
[0047]
在采用tia芯片构建的apd-tia电路中，为了消除产生地线电感l
gnd
为反馈器件的环路，需要将高压滤波网络集成进tia芯片内部，形成本案所述的tia芯片，该tia芯片中具有tia和高压滤波网络，tia具有用于连接外部地的接地公共端，该高压滤波网络的接地端连接至tia的接地公共端，该芯片具有引接该接地公共端的接地脚vss、引接该tia的输入端的pina脚、引接tia的正输出端的voutp 和引接tia的负输出端的voutn脚、引接高压滤波电路的正输出端的pink脚、引接高压滤波电路的正输入端的vapd脚。这样，即可实现高压滤波网络的接地端与 tia的接地公共端连接，形成等电位。
[0048]
本案所述的tia芯片相对于传统tia芯片，内部多集成了高压滤波网络，同时需要增加pink与vapd两个管脚。
[0049]
采用该tia芯片构建的apd-tia电路，它包括外部高压源、apd和tia芯片，该外部高压源连接tia芯片的vapd脚，该apd的负极连接tia芯片的pink脚，该apd的正极连接tia芯片的pina脚,该tia芯片的vss脚接地。
[0050]
请查阅图5，为了分析本案所述的apd-tia电路的环路性能，从a点断开输入信号vin_a
，探测b点的输出信号v
out_b
,可以得到环路增益为：
[0051]gloop
(f)≈0，这是因为c
apd
两端没有信号差，因此环路增益为0，可以解决振荡问题。
[0052]
该高压滤波网络可以为由滤波电阻r
hi
和滤波电容c
hi
构成的rc滤波网络。可以是简单的rc滤波，也可以是rcrc滤波网络,如图6。还可以是仅由滤波电容c
hi (r
hi
＝0)构成的滤波网络。
[0053]
当把高压滤波网络集成进tia芯片中时，需要解决高压滤波网络中的滤波电阻r
hi
和/或滤波电容c
hi
的可靠性问题，主要是克服滤波电阻r
hi
和滤波电容c
hi
的耐压问题。
[0054]
apd的偏置电压v
hi
一般为20v～60v不等，而普通低压工艺提供的器件耐压一般不超过5.5v。本专利提供了滤波电阻r
hi
和滤波电容c
hi
的设计方案：
[0055]
滤波电阻r
hi
不能采用工艺库提供的阱电阻，注入电阻或多晶硅电阻，因此这些电阻与衬底间的间距较近，而衬底一般与接地脚vss相连，接地脚vss电平为 0，如果滤波电阻r
hi
一端加高压，那么滤波电阻r
hi
与衬底间的介质层容易被击穿，不能满足可靠性要求。
[0056]
本技术中的滤波电阻r
hi
采用金属线，金属线下面不能做p 或n 掺杂，即金属线与衬底之间的介质层不具p 掺杂或n 掺杂。这样的话，金属线离衬底较远，介质层较厚，不易被击穿，金属线所在层具体选用哪一层或哪几层要根据不同工艺来评估。
[0057]
一较佳应用实例中，滤波电阻r
hi
采用的是金属绕线电感来实现，图7为一个滤波电阻r
hi
的实现结构，p1与p2即为滤波电阻r
hi
的两端。滤波电阻r
hi
不仅可以用单层绕线，也可以用叠层绕线，也可以用其它形状，比如长直线，核心在于滤波电阻r
hi
离衬底的距离足够远以满足耐压要求。
[0058]
滤波电容c
hi
也不能选择工艺库提供mim，pip或mos电容，因为这些电容的介质层较薄，无法满足几十伏的高压要求。本技术解决方案是采用mom电容，即利用同层金属的边缘寄生电容来实现。同层金属的间距越大，耐压就越大，但容值越小。其实现方案如图8,a和b为c
hi
的两端。c
hi
采用mom电容可以用单层也可以用多层并联。
[0059]
以上所述，仅为本发明较佳实施例而已，故不能依此限定本发明实施的范围，即依本发明专利范围及说明书内容所作的等效变化与修饰，皆应仍属本发明涵盖的范围内。