半导体装置和包括半导体装置的电子系统的制作方法

技术特征：
1.一种半导体装置，包括：多个栅极堆叠结构，其位于衬底上；多个分离结构，其在所述衬底上在第一方向上延伸，并且将所述多个栅极堆叠结构彼此分离；以及多个竖直结构，其穿透所述多个栅极堆叠结构，其中，所述多个栅极堆叠结构中的每一个包括：交替地堆叠的多个电极和多个单元介电层，所述多个电极包括多个上电极；阻挡层，其在所述多个电极与所述多个单元介电层之间延伸；分离介电图案，其在所述第一方向上延伸，所述分离介电图案穿透所述多个上电极，以将所述多个上电极中的每一个分离成多个段，所述多个段在与所述第一方向相交的第二方向上彼此间隔开；以及多个封盖图案，其位于所述分离介电图案与所述多个上电极之间，其中，所述多个封盖图案位于所述多个上电极中的每一个的侧壁上，并且在垂直于所述衬底的顶表面的第三方向上彼此间隔开，并且其中，所述多个封盖图案中的每一个位于所述阻挡层的侧壁上。2.根据权利要求1所述的半导体装置，其中，所述多个封盖图案关于所述分离介电图案镜像对称，并且其中，所述多个封盖图案不覆盖所述单元介电层的任何侧壁。3.根据权利要求1所述的半导体装置，其中，所述分离介电图案包括第一分离介电图案，并且其中，所述多个栅极堆叠结构中的每一个还包括第二分离介电图案。4.根据权利要求1所述的半导体装置，其中，所述多个封盖图案为导体。5.根据权利要求4所述的半导体装置，其中，所述导体包括多晶硅。6.根据权利要求1所述的半导体装置，其中，所述多个封盖图案中的每一个包括：第一部分，其覆盖所述多个上电极中的一个上电极的侧壁；以及第二部分，其从所述第一部分竖直地延伸并且覆盖所述阻挡层的侧壁。7.根据权利要求6所述的半导体装置，其中，所述第一部分在所述第二方向上的第一厚度大于所述第二部分在所述第二方向上的第二厚度。8.根据权利要求6所述的半导体装置，其中，所述多个封盖图案中的每一个还包括第三部分，所述第三部分从所述第一部分突出到所述多个上电极中的所述一个上电极中。9.根据权利要求1所述的半导体装置，其中，所述多个封盖图案中的每一个包括与所述多个上电极中的一个上电极接触的第一侧壁和与所述分离介电图案接触的第二侧壁，其中，所述第一侧壁在远离所述分离介电图案的方向上具有凸形。10.根据权利要求9所述的半导体装置，其中，所述第二侧壁在朝向所述分离介电图案的方向上具有凸形。11.根据权利要求9所述的半导体装置，其中，所述第二侧壁在远离所述分离介电图案的方向上具有凸形。12.根据权利要求1所述的半导体装置，其中，所述多个封盖图案在所述第一方向和所
述第二方向上彼此间隔开。13.根据权利要求12所述的半导体装置，其中，所述多个竖直结构包括与所述分离介电图案重叠的多个虚设竖直结构，并且其中，所述多个封盖图案和所述多个虚设竖直结构沿着所述第一方向彼此交替。14.一种半导体装置，包括：多个栅极堆叠结构，其位于衬底上；多个分离结构，其在所述衬底上在第一方向上延伸，并且将所述多个栅极堆叠结构彼此分离；以及多个竖直结构，其穿透所述多个栅极堆叠结构，其中，所述多个栅极堆叠结构中的每一个包括：交替地堆叠的多个电极和多个单元介电层，所述多个电极包括多个上电极；分离介电图案，其在所述第一方向上延伸，所述分离介电图案穿透所述多个上电极，以将所述多个上电极中的每一个分离成多个段，所述多个段在与所述第一方向相交的第二方向上彼此间隔开；以及多个封盖图案，其位于所述分离介电图案与所述多个上电极之间，并且其中，所述多个封盖图案中的共同地与所述多个上电极中的同一个上电极接触的一些封盖图案沿着所述第一方向彼此间隔开。15.根据权利要求14所述的半导体装置，其中，所述分离介电图案包括第一分离介电图案，并且其中，所述多个栅极堆叠结构中的每一个还包括第二分离介电图案。16.根据权利要求14所述的半导体装置，其中，所述多个封盖图案位于所述多个上电极中的每一个的侧壁上，并且在垂直于所述衬底的顶表面的第三方向上彼此间隔开。17.根据权利要求14所述的半导体装置，其中，所述多个封盖图案中的每一个包括与所述多个上电极中的一个上电极接触的第一侧壁和与所述分离介电图案接触的第二侧壁，并且其中，所述第一侧壁在远离所述分离介电图案的方向上具有凸形。18.根据权利要求17所述的半导体装置，其中，所述第二侧壁在朝向所述分离介电图案的方向上具有凸形。19.一种电子系统，包括：主板；半导体装置，其位于所述主板上；以及控制器，其位于所述主板上，并且电连接到所述半导体装置，其中，所述半导体装置包括：衬底；多个栅极堆叠结构，其位于所述衬底上；多个分离结构，其在所述衬底上在第一方向上延伸，并且将所述多个栅极堆叠结构彼此分离；以及多个竖直结构，其穿透所述多个栅极堆叠结构，其中，所述多个栅极堆叠结构中的每一个包括：
交替地堆叠的多个电极和多个单元介电层，所述多个电极包括多个上电极；阻挡层，其在所述多个电极与所述多个单元介电层之间延伸；分离介电图案，其在所述第一方向上延伸，所述分离介电图案穿透所述多个上电极，以将所述多个上电极中的每一个分离成多个段，所述多个段在与所述第一方向相交的第二方向上彼此间隔开；以及多个封盖图案，其位于所述分离介电图案与所述多个上电极之间，其中，所述多个封盖图案位于所述多个上电极中的每一个的侧壁上，并且在垂直于所述衬底的顶表面的第三方向上彼此间隔开，并且其中，所述多个封盖图案中的每一个位于所述阻挡层的侧壁上。20.根据权利要求19所述的电子系统，其中，所述多个竖直结构包括在所述第一方向上彼此间隔开的多个虚设竖直结构，其中，所述分离介电图案在所述第一方向上连续地延伸，以与所述多个虚设竖直结构中的每一个重叠，并且其中，所述多个封盖图案和所述多个虚设竖直结构沿着所述第一方向彼此交替。

技术总结
公开了半导体装置和电子系统。该半导体装置包括衬底上的栅极堆叠结构、在衬底上在第一方向上延伸并且将栅极堆叠结构分离的分离结构、以及穿透栅极堆叠结构的竖直结构。每个栅极堆叠结构包括单元介电层和包括上电极的电极、在电极与单元介电层之间延伸的阻挡层、在第一方向上延伸并且穿透上电极以将每个上电极分离成在与第一方向相交的第二方向上彼此间隔开的段的分离介电图案、以及分离介电图案与上电极之间的封盖图案。封盖图案位于每个上电极的侧壁上，并且在垂直于衬底的顶表面的第三方向上彼此间隔开。每个封盖图案位于阻挡层的侧壁上。的侧壁上。的侧壁上。


技术研发人员：金成吉 金廷奂 延国贤
受保护的技术使用者：三星电子株式会社
技术研发日：2021.12.01
技术公布日：2022/6/10